CN110320427A - 芯片测试方法和装置 - Google Patents

芯片测试方法和装置 Download PDF

Info

Publication number
CN110320427A
CN110320427A CN201810263241.3A CN201810263241A CN110320427A CN 110320427 A CN110320427 A CN 110320427A CN 201810263241 A CN201810263241 A CN 201810263241A CN 110320427 A CN110320427 A CN 110320427A
Authority
CN
China
Prior art keywords
test
chip
controller
signal
under test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810263241.3A
Other languages
English (en)
Inventor
洪涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Ingenic Semiconductor Co Ltd
Original Assignee
Beijing Ingenic Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Ingenic Semiconductor Co Ltd filed Critical Beijing Ingenic Semiconductor Co Ltd
Priority to CN201810263241.3A priority Critical patent/CN110320427A/zh
Publication of CN110320427A publication Critical patent/CN110320427A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/01Subjecting similar articles in turn to test, e.g. "go/no-go" tests in mass production; Testing objects at points as they pass through a testing station
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834Automated test systems [ATE]; using microprocessors or computers

Abstract

本发明提供了一种芯片测试方法和装置,其中,该方法包括:接收来自控制器的上电使能信号;响应于所述上电使能信号被测芯片进行测试;测试完成后,被测芯片向所述控制器发送测试结束信号和测试结果信息;接收所述控制器响应于所述测试结束信号下发的下电使能信号。通过上述方案解决了现有的芯片测试方式中所存在的测试效率低、测试结果准确度低的技术问题,达到了有效提高测试效率和测试准确度的技术效果。

Description

芯片测试方法和装置
技术领域
本发明涉及设备控制技术领域,特别涉及一种芯片测试方法和装置。
背景技术
芯片在封装完成后,一般都会对其进行测试,以便将良品和不良品分开。现有的芯片测试方法一般是采用人工测试的方式。一般是在每个测试人员的面前设置2~3个测试台,通过人工查看测试台的指示灯的信息(例如:指示灯绿色代表良品,红色代表不良品)进行测试,从而判断出被测芯片是否是良品。
这种测试方式不仅效率低下,而且人工在拿放芯片时还有可能将芯片放错,造成良品和不良品混淆,且测试成本较高。
针对现有的人工测试芯片的方式所存在的效率低下、准确率低的问题,目前尚未提出有效的解决方案。
发明内容
本发明实施例提供了一种芯片测试方法,以达到高效高准确率的芯片测试的目的,该方法包括:
接收来自控制器的上电使能信号;
响应于所述上电使能信号被测芯片进行测试;
测试完成后,被测芯片向所述控制器发送测试结束信号和测试结果信息;
接收所述控制器响应于所述测试结束信号下发的下电使能信号。
在一个实施方式中,在接收所述控制器响应于所述测试结束信号下发的下电使能信号之后,还包括:所述被测芯片被放置进与所述测试结果信息对应的分类装置中。
在一个实施方式中,所述测试结果信息包括以下之一:测试通过、测试未通过。
在一个实施方式中,所述上电使能信号为TTL_3.3V的信号。
在一个实施方式中,所述被测芯片为封装后的芯片。
本发明实施例还提供了一种芯片测试装置,位于被测芯片中,以达到高效高准确率的芯片测试的目的,该装置包括:
接收模块,用于接收来自控制器的上电使能信号;
测试模块,用于响应于所述上电使能信号被测芯片进行测试;
发送模块,用于测试完成后,被测芯片向所述控制器发送测试结束信号和测试结果信息;
接收模块,用于接收所述控制器响应于所述测试结束信号下发的下电使能信号。
在一个实施方式中,在接收所述控制器响应于所述测试结束信号下发的下电使能信号之后,所述被测芯片被放置进与所述测试结果信息对应的分类装置中。
在一个实施方式中,所述测试结果信息包括以下之一:测试通过、测试未通过。
在一个实施方式中,上电使能信号为TTL_3.3V的信号。
在一个实施方式中,被测芯片为封装后的芯片。
在本发明实施例中,通过机械手发起芯片测试流程,并在完成测试之后,机械手通过测试结果将被测芯片放至需要放至的位置,从而完成芯片自动化测试。通过上述方案解决了现有的芯片测试方式中所存在的测试效率低、测试结果准确度低的技术问题,达到了有效提高测试效率和测试准确度的技术效果。
附图说明
此处所说明的附图用来提供对本发明的进一步理解,构成本申请的一部分,并不构成对本发明的限定。在附图中:
图1是根据本发明实施例的自动化芯片测试系统的结构框图;
图2是根据本发明实施例的自动化芯片测试系统的另一结构框图;
图3是根据本发明实施例的芯片自动化测试方法流程图;
图4是根据本发明实施例的信号传输流示意图;
图5是根据本发明实施例的信号电平时序图;
图6是根据本发明实施例的芯片测试装置的结构框图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,下面结合实施方式和附图,对本发明做进一步详细说明。在此,本发明的示意性实施方式及其说明用于解释本发明,但并不作为对本发明的限定。
考虑到现有的芯片测试方法存在测试效率低、准确率不高的技术问题,在本例中提供了一种自动化芯片测试系统,通过自动化芯片测试提高了测试效率和测试结果的准确性。如图1所示,该自动化芯片测试系统可以包括:抓取装置101、测试装置102、控制器103,其中:
测试装置102上放置有被测芯片,用于对被测芯片10进行测试;
抓取装置101,用于在所述被测芯片测试完成后,按照测试结果信息放至目标位置;
控制器103,与抓取装置101和测试装置102相连,用于对抓取装置101和测试装置102进行控制。
具体的,上述测试装置102可以是一个操作台,或者是一个放置东西的平板等等都可以,只要可以放置被测芯片10即可。
在一个实施方式中,上述抓取装置101可以是机械手,即,可以抓取芯片的机械手,通过控制,可以控制抓取装置101抓取芯片,将其放至目标位置。
为了实现数据的锁存,即,对被测芯片的测试结果进行锁存,上述测试系统还可以包括:状态锁存器,与测试装置102和控制器103相连,用于接收来自测试装置102的测试结果信息,并响应于所述控制器103的控制对测试结果信息进行锁存。其中,对于具体的测试结果可以是芯片自身测试得到的测试结果,可以将该测试结果发送至状态锁存器。
考虑到在实现的时候,因为一般从机械手发送出的信号为低电平的,也仅可能接收低电平的。因此,可以设置一个电平转换电路,从而实现信号电平的转换,以保证机械手与其它设备部件之间有效的数据传输。即,上述测试系统还可以包括:电平转换器,与所述测试装置(或被测芯片)相连,用于对来自所述抓取装置或者发送至所述抓取装置的信号进行电平转换。
具体的,上述电平转换器可以用于将TTL_3.3V的信号转换为TTL_5V的信号,或者,将TTL_5V的信号转换为TTL_3.3V的信号。
上述的目标位置可以为分类盒,例如,可以如图2所示,该分类盒可以包括:第一分类盒201和第二分类盒202,其中,所述第一分类盒201用于放置测试通过的芯片,所述第二分类盒202用于放置测试未通过的芯片。
基于上述的测试系统,还提供了一种测试方法,如图3所示,可以包括如下步骤:
S301:机械手发送测试开始信号至控制器(或者控制逻辑);
S302:控制器将开始信号发送至被测芯片,以触发被测芯片进行测试;
S303:被测芯片在测试完成后,向控制器发送测试结束信号;
S304:控制器响应于测试结束信号,向机械手发送测试结束信号;
S305:机械手响应于测试结束信号,获取所述被测芯片的测试结果信息;
S306:机械手根据所述测试结果信息,将被测芯片放至分类装置中。
具体的,在上述步骤S304中,制器响应于测试结束信号,向机械手发送测试结束信号可以包括:
S1:控制器接收TTL_3.3V的测试结束信号;
S2:控制器将所述TTL_3.3V的测试结束信号转换为TTL_5V的测试结束信号;
S3:控制器将所述TTL_5V的测试结束信号发送至所述机械手。
即,控制器先对测试结束信号进行电平转换,将其转换为机械手可以接受的信号,然后再传送给机械手,以告知机械手测试完成。
在上述步骤S306中,机械手根据所述测试结果信息,将所述被测芯片放至分类装置中,可以包括:
S1:机械手根据所述测试结果信息判断所述被测芯片是否通过测试;
S2:在确定通过测试的情况下,将所述被测芯片放至用于放置测试通过芯片的分类装置;
S3:在确定未通过测试的情况下,将所述被测芯片放至用于放置测试未通过芯片的分类装置。
也就是说,设置两个分类区域,一个分类区域用于放置测试通过的芯片,一个分类区域用于放置测试未通过的芯片。这样通过一套测试流程,测试通过的芯片就会被放至用于盛放测试通过芯片的装置中,测试未通过的芯片就会被放至用于盛放测试未通过芯片的装置中。通过这种分类方式消除了由于人为因素导致的分类错误的技术问题,达到了简单高效实现芯片分类,提高分类结果准确性的技术效果。
在一个实施方式中,芯片的测试结果可以通过状态锁存器传送至机械手。具体的,在被测芯片在测试完成后,向控制器发送测试结束信号之后,被测芯片可以将测试结果信息传送至状态锁存器;然后,状态锁存器对测试结果信息进行锁存,并将测试结果信息发送至机械手。
具体的,将测试结果信息发送至机械手可以包括:
S1:状态锁存器通过电平转换电路将TTL_3.3V的测试结果信息,转换为TTL_5V的测试结果信息;
S2:将TTL_5V的测试结果信息发送至机械手。
针对上述芯片测试系统,基于控制器侧描述可以包括:
S1:控制器接收被测芯片在测试完成后,返回的测试结束信号;
S2:控制器向所述被测芯片发送下电使能信号;
S3:控制器向机械手发送测试结束信号,其中,所述测试结束信号用于控制所述机械手根据所述被测芯片的测试结果信息放置所述被测芯片。
具体的,在控制器接收被测芯片在测试完成后,返回的测试结束信号之后,还可以向状态锁存器发送锁存信号,其中,所述锁存信号用于控制所述状态锁存器对所述被测芯片发出的测试结果信息进行锁存。
基于被测芯片侧描述可以包括:
S1:接收来自控制器的上电使能信号;
S2:响应于所述上电使能信号被测芯片进行测试;
S3:测试完成后,被测芯片向所述控制器发送测试结束信号和测试结果信息;
S4:接收所述控制器响应于所述测试结束信号下发的下电使能信号。
在上述步骤S4接收所述控制器响应于所述测试结束信号下发的下电使能信号之后,被测芯片将被放置进与测试结果信息对应的分类装置中。
其中,上述测试结果信息可以包括以下之一:测试通过、测试未通过。
上述上电使能信号可以机械手发出的TTL_5V的信号,不过会先通过电平转换器转换为TTL_3.3V的信号,然后再被传送至被测芯片中。
上述的被测芯片可以是封装后的芯片。
基于机械手侧描述可以包括:
S1:机械手发送测试开始信号;
S2:接收被测芯片响应于所述测试开始信号返回的测试结束信号;
S3:机械手响应于所述测试结束信号,调取测试结果信息,并根据所述测试结果信息将所述被测芯片放至目标位置。
具体的,机械手根据所述测试结果信息将所述被测芯片放至所述目标位置可以包括:机械手获取所述测试结果信息,根据测试结果信息判断所述被测芯片是否通过测试;在确定通过测试的情况下,将所述被测芯片放至对应于测试通过的分类装置中;在确定未通过测试的情况下,将所述被测芯片放至对应于测试未通过的分类装置中。
上述测试开始信号为TTL_5V的信号。机械手将被测芯片放至所述目标位置可以包括:机械手抓起所述被测芯片,将被测芯片放至所述目标位置。机械手调取测试结果信息可以包括:机械手从状态锁存器读取所述测试结果信息。
下面结合一个具体实施例对上述的芯片测试系统和方法进行说明,然而,值得注意的是,该具体实施例仅是为了更好地说明本申请,并不构成对本申请的不当限定。
在本例中,提供了一种自动测试芯片的方法,例如,可以通过机械手臂抓取芯片以进行测试。基于此,可以建立一套对机械手臂进行控制的方法,使得机械手臂可以根据正确的测试流程抓取芯片并进行测试,从而达到提高测试效率,提高测试准确性,降低测试成本的效果。
在芯片测试开始时,机械手可以发出一个“开始”信号(可以是一个低电平信号),例如,可以是TTL_5V标准电平信号。考虑到需要将机械手发出的信号与被测芯片的电平进行匹配,可以将“开始”信号降低至TTL_3.3V电平标准。
为了将信号由TTL_5V标准电平信号降低至TTL_3.3V电平标准,可以增加一个电平转换电路。经过转换后的电平信号进入控制逻辑,控制逻辑在收到信号之后,可以给被测芯片发出一个上电使能信号,被测芯片在收到上电使能信号后,开始进行测试。
在测试完成后,被测芯片返回测试状态信息,并向控制逻辑返回测试结束信号。控制逻辑收到测试结束信号之后,向状态锁存器发出锁存信号,之后会向被测芯片发出下电使能信号。状态锁存器收到控制逻辑发出的锁存信号后,将被测芯片发出的测试状态信息进行锁存,并将测试状态信息通过电平转换电路转成TTL_5V电平发送给机械手。与此同时,控制逻辑发出TTL_3.3V电平的测试结束信号,经过电平转换电路转换成TTL_5V电平的测试结束信号发送给机械手。机械手在收到测试结束信号之后,查询测试状态信息,之后将被测芯片抓起,按照测试状态信息将被测芯片分类放置。
基于同一发明构思,本发明实施例中还提供了一种芯片测试装置,如下面的实施例所述。由于芯片测试装置解决问题的原理与芯片测试方法相似,因此芯片测试装置的实施可以参见芯片测试方法的实施,重复之处不再赘述。以下所使用的,术语“单元”或者“模块”可以实现预定功能的软件和/或硬件的组合。尽管以下实施例所描述的装置较佳地以软件来实现,但是硬件,或者软件和硬件的组合的实现也是可能并被构想的。图6是本发明实施例的芯片测试装置的一种结构框图,如图6所示,可以包括:第一接收模块601、测试模块602、发送模块603和第二接收模块604,下面对该结构进行说明。
第一接收模块601,用于接收来自控制器的上电使能信号;
测试模块602,用于响应于所述上电使能信号被测芯片进行测试;
发送模块603,用于测试完成后,被测芯片向所述控制器发送测试结束信号和测试结果信息;
第二接收模块604,用于接收所述控制器响应于所述测试结束信号下发的下电使能信号。
在一个实施方式中,在接收所述控制器响应于所述测试结束信号下发的下电使能信号之后,所述被测芯片将被放置进与所述测试结果信息对应的分类装置中。
在一个实施方式中,所述测试结果信息可以包括以下之一:测试通过、测试未通过。
在一个实施方式中,上电使能信号可以是TTL_3.3V的信号。
在一个实施方式中,被测芯片可以是封装后的芯片。
在另外一个实施例中,还提供了一种软件,该软件用于执行上述实施例及优选实施方式中描述的技术方案。
在另外一个实施例中,还提供了一种存储介质,该存储介质中存储有上述软件,该存储介质包括但不限于:光盘、软盘、硬盘、可擦写存储器等。
从以上的描述中,可以看出,本发明实施例实现了如下技术效果:通过机械手发起芯片测试流程,并在完成测试之后,机械手通过测试结果将被测芯片放至需要放至的位置,从而完成芯片自动化测试。通过上述方案解决了现有的芯片测试方式中所存在的测试效率低、测试结果准确度低的技术问题,达到了有效提高测试效率和测试准确度的技术效果。
在本说明书中,诸如第一和第二这样的形容词仅可以用于将一个元素或动作与另一元素或动作进行区分,而不必要求或暗示任何实际的这种关系或顺序。在环境允许的情况下,参照元素或部件或步骤(等)不应解释为局限于仅元素、部件、或步骤中的一个,而可以是元素、部件、或步骤中的一个或多个等。
显然,本领域的技术人员应该明白,上述的本发明实施例的各模块或各步骤可以用通用的计算装置来实现,它们可以集中在单个的计算装置上,或者分布在多个计算装置所组成的网络上,可选地,它们可以用计算装置可执行的程序代码来实现,从而,可以将它们存储在存储装置中由计算装置来执行,并且在某些情况下,可以以不同于此处的顺序执行所示出或描述的步骤,或者将它们分别制作成各个集成电路模块,或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样,本发明实施例不限制于任何特定的硬件和软件结合。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明实施例可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种芯片测试方法,其特征在于,包括:
接收来自控制器的上电使能信号;
响应于所述上电使能信号被测芯片进行测试;
测试完成后,被测芯片向所述控制器发送测试结束信号和测试结果信息;
接收所述控制器响应于所述测试结束信号下发的下电使能信号。
2.根据权利要求1所述的方法,其特征在于,在接收所述控制器响应于所述测试结束信号下发的下电使能信号之后,还包括:
所述被测芯片被放置进与所述测试结果信息对应的分类装置中。
3.根据权利要求1所述的方法,其特征在于,所述测试结果信息包括以下之一:测试通过、测试未通过。
4.根据权利要求1所述的方法,其特征在于,所述上电使能信号为TTL_3.3V的信号。
5.根据权利要求1至4中任一项所述的方法,其特征在于,所述被测芯片为封装后的芯片。
6.一种芯片测试装置,位于被测芯片中,其特征在于,包括:
第一接收模块,用于接收来自控制器的上电使能信号;
测试模块,用于响应于所述上电使能信号被测芯片进行测试;
发送模块,用于测试完成后,被测芯片向所述控制器发送测试结束信号和测试结果信息;
第二接收模块,用于接收所述控制器响应于所述测试结束信号下发的下电使能信号。
7.根据权利要求6所述的装置,其特征在于,在接收所述控制器响应于所述测试结束信号下发的下电使能信号之后,所述被测芯片被放置进与所述测试结果信息对应的分类装置中。
8.根据权利要求6所述的装置,其特征在于,所述测试结果信息包括以下之一:测试通过、测试未通过。
9.根据权利要求6所述的装置,其特征在于,所述上电使能信号为TTL_3.3V的信号。
10.根据权利要求6至9中任一项所述的装置,其特征在于,所述被测芯片为封装后的芯片。
CN201810263241.3A 2018-03-28 2018-03-28 芯片测试方法和装置 Pending CN110320427A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810263241.3A CN110320427A (zh) 2018-03-28 2018-03-28 芯片测试方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810263241.3A CN110320427A (zh) 2018-03-28 2018-03-28 芯片测试方法和装置

Publications (1)

Publication Number Publication Date
CN110320427A true CN110320427A (zh) 2019-10-11

Family

ID=68109766

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810263241.3A Pending CN110320427A (zh) 2018-03-28 2018-03-28 芯片测试方法和装置

Country Status (1)

Country Link
CN (1) CN110320427A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110824338A (zh) * 2019-10-17 2020-02-21 苏州长光华芯光电技术有限公司 一种自动测试芯片的方法及系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103341452A (zh) * 2013-07-25 2013-10-09 肇庆爱晟电子科技有限公司 Ntc热敏芯片测试分选机
CN104459518A (zh) * 2014-11-27 2015-03-25 北京时代民芯科技有限公司 基于SoPC芯片的功能自动化测试系统及其测试方法
CN105467256A (zh) * 2015-05-14 2016-04-06 华润赛美科微电子(深圳)有限公司 芯片测试分选方法
CN205199969U (zh) * 2015-10-30 2016-05-04 广东利扬芯片测试股份有限公司 一种可实现芯片测试后自动分类的测试设备
CN206804822U (zh) * 2017-03-21 2017-12-26 深圳市华宇半导体有限公司 银行安全芯片自动化测试系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103341452A (zh) * 2013-07-25 2013-10-09 肇庆爱晟电子科技有限公司 Ntc热敏芯片测试分选机
CN104459518A (zh) * 2014-11-27 2015-03-25 北京时代民芯科技有限公司 基于SoPC芯片的功能自动化测试系统及其测试方法
CN105467256A (zh) * 2015-05-14 2016-04-06 华润赛美科微电子(深圳)有限公司 芯片测试分选方法
CN205199969U (zh) * 2015-10-30 2016-05-04 广东利扬芯片测试股份有限公司 一种可实现芯片测试后自动分类的测试设备
CN206804822U (zh) * 2017-03-21 2017-12-26 深圳市华宇半导体有限公司 银行安全芯片自动化测试系统

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110824338A (zh) * 2019-10-17 2020-02-21 苏州长光华芯光电技术有限公司 一种自动测试芯片的方法及系统

Similar Documents

Publication Publication Date Title
TWI266196B (en) Apparatus and method for testing motherboard having PCI express devices
CN102549443B (zh) 可编程协议发生器
CN110492906A (zh) 一种hplc载波模块性能快速自动检测方法
CN101141317B (zh) 用于多jtag链的自动测试装置及方法
EP2053515B1 (en) A boundary scan method, system and device
CN105717439A (zh) 芯片测试方法及系统
US7132823B2 (en) Design for test for a high speed serial interface
US6721923B2 (en) System and method for generating integrated circuit boundary register description data
WO2003003033A2 (en) Semiconductor programming and testing method and apparatus
US7676698B2 (en) Apparatus and method for coupling a plurality of test access ports to external test and debug facility
CN104569794A (zh) 一种基于边界扫描结构的fpga在线测试仪及测试方法
CN101193326A (zh) 用于多jtag链的自动测试装置及方法
CN107331421A (zh) 一种基于fpga的sd卡测试系统及方法
CN109426594A (zh) 一种芯片调试装置、方法及计算机可读存储介质
CN110389571A (zh) 一种总线自动化测试系统及方法
CN110320427A (zh) 芯片测试方法和装置
CN110314864A (zh) 基于机械手的芯片测试方法和装置
CN110320459A (zh) 芯片自动化测试方法和装置
CN109815073A (zh) 一种基于pxi平台的高速串口srio的测试方法
US20160282414A1 (en) Boundary scan testing with loopbacks
CN106501705A (zh) 牵引综自系统保护cpu板自动检测系统及其检测方法
CN110320457A (zh) 芯片抓取控制方法和装置
CN110320458A (zh) 自动化芯片测试系统
CN104678292B (zh) 一种复杂可编程逻辑器件cpld测试方法和装置
CN116663490A (zh) 一种异步存储芯片的验证方法、平台、装置及介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20191011

RJ01 Rejection of invention patent application after publication