CN110299838B

CN110299838B - 一种dc-dc电路的平均电流控制电路

Info

Publication number: CN110299838B
Application number: CN201810245937.3A
Authority: CN
Inventors: 关彦青; 陈鸣; 帅应红; 向鹏
Original assignee: Shanghai Sansi Technology Co Ltd; Shanghai Sansi Electronic Engineering Co Ltd; Jiashan Sansi Photoelectric Technology Co Ltd
Priority date: 2018-03-23
Filing date: 2018-03-23
Publication date: 2021-06-22
Anticipated expiration: 2038-03-23
Also published as: CN110299838A

Abstract

本发明提供的DC‑DC电路的平均电流控制电路，包括：开关电路、采样电阻、峰值限制比较器、纹波采样电路、峰值采样保持电路、误差放大电路、时序产生电路、关断时间调制电路、锁存器、及驱动电路；通过检测和稳定电流纹波和限制峰值电流方式控制输出电流，消除输出电压、电感、关断时间等因素变化对输出电流的影响，提高输出精度和集成度。

Description

一种DC-DC电路的平均电流控制电路

技术领域

本发明涉及电子电路技术领域，特别是涉及DC-DC电源技术领域，具体为一种DC-DC电路的平均电流控制电路。

背景技术

DC-DC降压型开关电源结构简单，转换效率高，是LED驱动电源常用的拓扑结构。为了应对小体积的需求，电源可设计工作在电感电流连续模式(CCM)，由于LED是电流驱动器件，因此要求驱动电源必须具有良好的恒流输出特性，由此带来CCM工作的降压型DC-DC开关电源恒流控制的设计问题。

在CCM降压型DC-DC电源的恒流控制方式中，固定关断时间方式具有结构简单，稳定性好，工作占空比范围宽等诸多优点，是一种非常流行的方案。图1给出了这种方案的模块简图。

图1中，包括：开关电路1，采样电阻R1，关断时间产生电路2，锁存器3，驱动电路4，峰值限制比较器5和关断时间设定电阻Rtoff。

开关电路的第一输入端连接至输入电源和输出电源的正端，第二输入端连接至驱动电路的输出端，第一输出端连接至输出电源的负端，第二输出端连接至采样电阻R1的第一端；采样电阻第二端接地；峰值限制比较器的同相输入端连接至开关电路第二输出端和R1第一端的公共端，反相输入端连接至一参考电压源，输出端连接至锁存器的第二输入端；关断时间产生电路第一输入端连接至锁存器的输出端，第二输入端连接至Rtoff的第一端，输出端连接至锁存器的第一输入端；Rtoff的第二端接地；锁存器的输出端连接至驱动电路的输入端；驱动电路的输出端连接至开关电路的第二输入端，为其提供开关控制信号。

开关电路1包括：电感L1，二极管D1，开关K1；电感L1的第一端同时作为第一输出端的输出负端，第二端连接至K1的第一端，作为储能元件；D1的阳极连接至L1和K1的公共端，阴极连接至输入电源，在K1关断后为L1电流继续流通提供通路；K1的第二端同时作为开关电路的第二输出端连接至采样电阻的第一端，第三端同时作为开关电路的第二输入端为控制端，作为开关器件，K1可以用NMOS或NPN实现。

图2给出了正常工作时的主要节点电压和电感电流的波形图，结合图2对该种方案的工作过程进行描述。

参考图2，在t1时刻，由关断时间电路产生开通信号toff，锁存器被置位，输出端变为高电平，开关信号ton被驱动电路放大后输出高电平驱动信号drv，打开开关K1。K1打开后，电流经由输入电源Vin，输出负载Vout，电感L1，开关K1，采样电阻R1到地。电感L1两端的电压近似为

VL+＝Vin-Vout (1)

通过L1的电流I_L完全流过采样电阻R1，R1第一端电压为：

CS＝I_L*R1 (2)

由于VL+保持基本不变，电感电流I_L随开通时间线性增加，因此CS也随开通时间呈线性增加，在t2时刻当CS达到vref_pk时，峰值限制比较器5输出端翻转，oc信号变为高电平，是锁存器3复位，ton信号由高电平变为低电平，经过驱动电路后drv驱动信号由高变低，是K1由开通状态转换为断开状态。

在t2时刻K1关断时，流过电感的电流达到最大值，为：

I_LPEAK＝vref_pk/R1 (3)

t2时刻K1转换为断开状态后，L电流不会立即到零，由于K1已经断开无法提供电流通路，电流流向发生改变，由L通过二极管D1流到vin。在ton由高电平转换为低电平时，关断时间产生电路开始定时，在t3时刻定时结束，输出端toff给出脉冲信号再次打开锁存器，通过驱动电路将开关K1重新打开。

在t2-t3之间，电感L1两端的电压大小近似为输出电压：

VL-＝-Vout (4)

因此在t2-t3器件电感电流I_L的减小量为：

ΔI_L＝Vout*(t3-t2)/L (5)

由于输出电压Vout基本保持不变，t3-t2由Rtoff决定，Rtoff是固定不变的，因此t3-t2也保持不变。在此条件下电感电流I_L的平均值可表示为：

I_L(AVG)＝I_LPEAK-(1/2)*ΔI_L＝vref_pk/R1-(1/2)*Vout*T(Rtoff)/L (6)

(6)式中vref_pk是固定参考电压，保持不变，R1、Rtoff和L也为固定值，如果输出负载固定则Vout也保持变，在此条件下则I_L(AVG)大小可以确定。由于输出负载和电感串联，因此输出电流既是电感的平均电流。

上述恒流方案实现简单，工作稳定，具有良好的线调整率，但缺点也十分突出：由于输出电流和Rtoff，Vout和L有关，因此负载电压变化时输出电流将发生变化，在批量加工时电感L电感量发生变化也会影响输出电流，Rtoff变化及定时精度也会影响输出电流精度。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供DC-DC电路的平均电流控制电路，用于解决现有技术中恒流驱动电源由于输出电压、电感变化带来的输出电流不恒定的问题。

为实现上述目的及其他相关目的，本发明提供一种开关电路、采样电阻、峰值限制比较器、纹波采样电路、峰值采样保持电路、误差放大电路、时序产生电路、关断时间调制电路、锁存器、及驱动电路；所述开关电路，第一输入端接输入电源和控制电路输出端正极，第二输入端接驱动电路的输出端，第一输出端接控制电路输出端负极，第二输出端接采样电阻的第一端；所述开关电路，包括：电感，第一端连接至开关电路的第一输出端，第二端连接至开关电路开关的第一端，在开关开通时充电；所述开关电路开关，第二端连接至开关电路的第二输出端，第三端连接至开关电路的第二输入端，所述第三端根据所接收信号的高低控制其第一端和第二端连通或断开；二极管，阳极连接至所述电感和开关的公共端，阴极连接至开关电路的第一输入端，在开关关断后为电感提供电流续流通路；所述采样电阻的第一端连接至所述开关电路的第二输出端，第二端接地；所述纹波采样电路的第一输入端连接至采样电阻的第一输入端，第二输入端连接时序产生电路的第三输出端，输出端连接至峰值采样保持电路的第一输入端，以生成采样电阻上的纹波电压并输出到峰值采样保持电路；所述峰值限制比较器的同相输入端连接至采样电阻的第一端，反相输入端连接至一参考电压源，输出端连接至锁存器的第二输入端，用以产生峰值电流信号；所述峰值采样保持电路第一输入端连接至纹波采样电路的输出端，第二输入端连接至时序产生电路的第二输出端，输出端连接至误差放大电路的第一输入端，用以采样保持纹波电压的峰值；所述误差放大电路第一输入端连接至峰值采样保持电路的输出端，第二输入端连接一参考电压源，第三输入端连接至时序产生电路的第一输出端，输出端连接至关断时间调制电路的输入端，用以放大误差信号；所述时序控制电路输入端连接锁存器的输出端，第一输入端连接至误差放大电路的第三输入端，第二输出端连接至峰值采样保持电路的第二输入端，第三输出端连接至纹波采样电路的第二输入端，用以根据锁存器的输出信号产生相应控制信号实现对所述误差放大器、峰值采样保持电路、纹波采样电路的控制；所述关断时间调制电路第一输入端连接至锁存器的输出端，第二输入端连接至误差放大电路的输出端，输出端连接至锁存器的第一输入端，用以根据误差放大电路输出电压高低实现对关断时间的调制，产生开通信号打开锁存器；所述锁存器的第一输入端连接至关断时间调制电路的输出端，第二输入端连接至峰值比较器的输出端，输出端连接至驱动电路的输入端，用以根据峰值比较器和关断时间调制电路的输出产生相应开关控制信号；所述驱动电路的输入端连接至锁存器的输出端，输出端连接至开关电路的第二输入端，用以对开关控制信号的放大和驱动能力增强。

于本发明的一实施例中，所述纹波采样电路包括：耦合电容，用于耦合纹波电压信号，纹波采样电路开关，用于在闭合时对耦合电容放电；所述耦合电容第一端连接至纹波采样电路输入端，第二端连接至纹波采样电路开关的第一端，所述纹波采样电路开关的第二端接地；所述纹波采样电路开关的第三端连接至纹波采样电路第二输入端，根据所接收信号的高低控制其第一端和第二端连通或断开。

于本发明的一实施例中，所述开关电路开关和/或纹波采样电路开关采用NMOS、NPN或者采用NMOS和PMOS组成的传输门。

于本发明的一实施例中，所述峰值采样保持电路包括第一运算放大器、PMOS管、峰值电压保持电容和放电开关；所述第一运算放大器的反相输入端连接至所述纹波采样电路的输出端，同相输入端连接至所述PMOS管的漏极和峰值电压保持电容的第一端，并作为所述峰值采样保持电路的输出端，第一运算放大器的输出端连接至PMOS管的栅极；PMOS管的源极与电源相连；峰值电压保持电容的第二端接地；放电开关的第一端和第二端分别连接至保持电容的第一端和第二端；放电开关的第三端连接至峰值采样保护电路的输入端，根据所接收信号的高低控制其第一端和第二端连通或断开。

于本发明的一实施例中，所述放电开关采用NMOS、NPN或者采用NMOS和PMOS组成的传输门。

于本发明的一实施例中，所述误差放大电路包括第二运算放大器、误差放大电路电容、误差放大电路电阻和误差放大电路开关；所述误差放大电路开关第一端作为误差放大电路第一输入端连接至峰值采样保持电路输出端，第二端连接至电阻第一端，第三端根据所接收信号的高低控制其第一端和第二端连通或断开，误差放大电路开关第三端作为误差放大电路第二输入端连接至时序产生电路的第一输出端，误差放大电路电阻第二端连接至第二运算放大器的反相输入端和电容的第二端，第二运算放大器的同相输入端作为误差放大电路第二输入端连接到一参考电压源作为纹波电压的参考电压，第二运算放大器的输出端作为误差放大电路的输出端连接至误差放大电路电容的第一端。

于本发明的一实施例中，所述误差放大电路开关采用NMOS、NPN或者采用NMOS和PMOS组成的传输门。

于本发明的一实施例中，所述时序产生电路，包括：输入端、第一输出端、第二输出端和第三输出端；在其输入端上升沿到来时，令其第二输出端产生一个放电脉冲，控制峰值采样保持电路中的放电开关打开，使峰值电压保持电容放电到零；且令所述时序产生电路的第三输出端产生一个控制脉冲，控制纹波采样电路中的纹波采样电路开关打开，使纹波采样电路中耦合电容第二端并且也是峰值采样保持电路的输入端连接到地；所述时序产生电路的输入端在低电平期间其第一输出端产生控制信号将误差放大电路的误差放大电路开关接通。

于本发明的一实施例中，所述关断时间调制电路根据其输入端控制电压的高低产生不同大小的定时信号，定时从锁存器输出端输出低电平时开始。

于本发明的一实施例中，所述锁存器包括第一与非门及第二与非门，第一与非门的第一输入端作为锁存器的第一输入端，第一与非门的第二输入端连接至第二与非门的输出端同时作为锁存器的输出端，输出端连接至第二与非门的第一输入端，第二与非门的第二输入端作为锁存器的第二输入端，输出端连接至锁存器输出端。

于本发明的一实施例中，所述开关电路工作在电感的电流连续模式。

如上所述，本发明提供的DC-DC电路的平均电流控制电路，包括：开关电路、采样电阻、峰值限制比较器、纹波采样电路、峰值采样保持电路、误差放大电路、时序产生电路、关断时间调制电路、锁存器、及驱动电路；通过检测和稳定电流纹波和限制峰值电流方式控制输出电流，消除输出电压、电感、关断时间等因素变化对输出电流的影响，提高输出精度和集成度。

附图说明

图1显示为现有技术中固定关断时间方式实现恒流框图。

图2显示为现有技术中固定关断时间恒流工作时序图。

图3显示为本发明一实施例中的DC-DC电路的平均电流控制电路结构示意图。

图4显示为本发明于一实施例中的DC-DC电路的平均电流控制电路工作时序图。

图5显示为本发明于一实施例中的DC-DC电路的平均电流控制电路恒流过程时序图。

元件标号说明

200 开关电路

L1 电感

C1 输出滤波电容

D1 续流二极管

K1 功率开关

R1 采样电阻

210 关断时间调制电路

220 锁存器

230 驱动电路

240 误差放大电路

241 补偿电容

242 放大器

243 补偿电阻

244 开关

250 峰值限制比较器

260 时序产生电路

270 峰值采样保持电路

271 PMOS

272 放大器

273 开关

274 保持电容

280 纹波采样电路

281 耦合电容

282 开关

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。

需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

本发明所提供的平均电流控制电路是一种用于CCM工作模式的DC-DC恒流输出开关电源电路，采用限制峰值电流和控制纹波电流的方式实现平均电流控制。采用峰值限制比较器限制峰值电流，使电感峰值电流保持不变，采用纹波采样电路检测出纹波电流并和参考电压相比较，进而调节关断时间大小来调节纹波电流，从而使纹波电流大小达到恒定大小，最终使电感的平均电流达到恒定值。

本实施例采用低端驱动和低端采样方式，采用一连接在开关下方的采样电阻实现电流采样，采样出的电压信号分别被送到峰值电流限制比较器和纹波采样电路。峰值电流比较器限制采样电压信号的峰值，纹波采样电路检出采样电压信号的纹波值，并送到峰值采样保持电路以输出纹波电压，纹波电压送到误差放大电路和一参考电压比较和放大，放大后的输出电压通过关断时间调制电路调节关断时间，从而改变纹波电压，最终使纹波电压大小稳定到误差电压放大电路的参考电压大小。稳定后电压的输出电流由峰值限制比较器参考电压、误差放大电路参考电压以及采样电阻决定。

本实施例的平均电流控制电路实现对电感峰值电流和纹波电流的分别控制，在任何输入、输出状态下均保持峰值电流和纹波电流不变，从而平均电流可保持恒定不变，大大增强电路的适应性和集成度。

具体地，如图3所示，本发明提供一种平均电流控制电路，包括：开关电路200、采样电阻R1、关断时间调制电路210、锁存器220、动电路230、误差放大电路240、峰值限制比较器250、时序产生电路260、峰值采样保持电路270、以及纹波采样电路280。

于本实施例中，开关电路100第一端接输入电源Vin和输出端Vout正极，第二端是输出端Vout负极，第三端输入端接驱动电路的输出，第四端接采样电阻R1的第一端。

所述开关电路100包括：电感L1，续流二极管D1，功率开关K1和输出滤波电容C1。C1接输出端Vout的正负极之间，L1的第一端接输出端负极，第二端接K1第一端；D1阳极接K1和L1的公共端，阴极接输入电源端；K1第二端接采样电阻R1的第一端，K1控制端接驱动电路的输出端。

所述开关K1根据驱动电路230的输出驱动信号drv高低周期性的闭合/断开，实现能量从Vin到Vout传递，Vout接一恒压特性负载(例如LED)可输出直流电流。所述开关K1优选为为半导体功率器件，例如功率MOSFET、功率三极管等。

于本实施例中，所述采样电阻串联在开关电路100的K1第二端和地之间，在K1开通期间电流从Vin经L1，K1完全流经R1并流到GND，R1将电流转换为电压信号CS送给峰值限制比较器250和纹波电流采样电路280。

于本实施例中，所述峰值限制比较器第一同相输入端接R1第一端，反相输入端接一参考电压vref_pk，输出端与锁存器的第二输入端相连。

于本实施例中，参考电压vref_pk可以由其他电路产生。

于本实施例中，当所述峰值电压比较器250同相输入端电压高于反相输入端电压时，所述250输出端输出高电平，当同相输入端电压低于反相输入端电压时，所述250输出端输出低电平。

于本实施例中，所述纹波采样电路280包括：耦合电容281，开关282。281用于耦合输入纹波信号，第一端连接到采样信号CS，第二端作为输出端同时连接到开关282的第一端；282第一端连接到281第二端，第二端接地，控制端连接来自于时序产生电路260的控制信号p3，用于控制281只耦合纹波部分。

于本实施例中，所述开关282可以采用NMOS、NPN或者NMOS和PMOS组成的传输门实现，在p3高电平时282开关接通，低电平时断开。

于本实施例中，所述峰值采样保持电路270第一输入端与纹波采样电路280的输出端相连，用于采样280输出的纹波电压信号峰值并保存至峰值采样保持电容274中，第二输入端与时序产生电路260的第二输出端相连，260在每个开关信号ton上升沿到来时产生一个放电脉冲信号p2，控制开关273导通使保持电容274放电。

所述峰值采样保持电路270包含放大器272、PMOS晶体管271、开关273和保持电容274。272反相输入端连接至所述纹波采样电路280输出端，272同相输入端连接至271的漏极和保持电容274以及开关273的第一端，并作为峰值采样保持电路270的输出端输出纹波峰值电压vpkr，输出端连接至271的栅极；271的源极与电源相连；273和274的第二端接地；273的控制端连接至所述时序产生电路260的第二输出端p2。271、272和274形成一个负反馈电路，在开关信号ton的每个上升沿，p2产生一个放电脉冲，打开273将274放电到0，在纹波电压信号vr上升过程中，如果vpkr低于vr，则272输出电压降低，控制271打开为274充电；如果vpkr高于纹波电压vr，则272输出电压升高使271关断，274上电压保持不变。由于271、272和274组成的环路具有很高的电压增益，因此在纹波信号电压vr升高期间，可使vpkr跟随vr的变化而变化。当开关电路中K1关断后，vr快速减小到0，272输出电压快速升高使271关断，274上的电压保持不变，从而实现峰值采样保持功能。

所述开关273可以采用NMOS、NPN或者NMOS和PMOS组成的传输门实现，在p2高电平时273开关接通，低电平时断开。

于本实施例中，所述时序产生电路260输入端与锁存器输出端相连，第一输出端连接至误差放大电路的开关244控制端，输出控制信号p1；第二输出端连接至峰值采样保持电路的开关273控制端，输出控制信号p2，第三输出端连接至纹波采样电路的282控制端，输出控制信号p3。

所述时序产生电路260根据输入开关信号ton的变化产生控制信号，控制开关244、273、282的通断。每一个开关信号ton的上升沿，p3产生一个持续时间为Tleb的脉冲信号控制282导通，p2产生一个持续时间为Tdis的脉冲信号控制273导通，当开关信号ton低电平期间，p1输出高电平信号控制244导通。

Tleb和Tdis持续时间设计从几十到几百nS不等。对于本领域技术人员而言，时序产生电路260属于常规电路，有各种成熟实现形式，故在此不再详细阐述其具体结构。

于本实施例中，所述误差放大电路240第一输入端连接至峰值采样保持电路270输出vpkr，第二输入端连接至时序产生电路第一输出端p1，输出端vc连接至关断时间调制电路第二输入端。

所述误差放大电路240包括放大器242(运算放大器)、补偿电容241、补偿电阻243和开关244。放大器242的同相输入端接一参考电压vref_r，242反相输入端接241第二端和243第一端；241第一端连接到242输出端作为240的输出vc；243第二端连接到244第一端；244第二端作为240第一输入端接峰值采样保持电路270输出vpkr，244控制端连接到时序控制电路260第一输出端p1。241、242、243和244构成一个受开关控制的积分器，当p1高电平期间开关244导通，vpkr和vref_r的误差电压对241积分，使vc改变，p1低电平期间244断开，积分器不工作，处于保持状态。

所述误差放电电路中，开关244可以采用NMOS，NPN或者采用NMOS和PMOS组成的传输门实现。

于本实施例中，所述关断时间调制电路210第一输入端连接至锁存器输出端ton，第二输入端连接误差放大电路240输出端vc，输出端toff连接至锁存器第一输入端。

所述关断时间调制电路210在开关信号ton低电平到来时启动定时，定时结束后输出端给出定时结束信号，toff变高以使锁存器220置位，开关信号ton由低变高时toff由高变低。210定时时间的长短受vc大小控制，在本实施例中，vc越高，定时时间越长。

对于本领域技术人员而言，所述关断时间调制电路210属于成熟技术，在此不再详细阐述其具体结构。

于本实施例中，所述锁存器第一输入端为置位端连接至关断时间调制电路输出toff，第二输入端为复位端连接至峰值限制比较器250的输出oc，输出端给出开关信号ton给驱动电路230。220根据toff和oc状态输出周期性的开关信号ton，当ton为高电平时，驱动电路230输出高电压驱动信号drv，控制开关电路200的K1打开，流过L1-K1-R1的电流增加至CS增加，当CS超过vref_pk时oc变高，使220复位，ton由高电平变低电平，drv变为0使K1关断，与此同时210启动定时，当定时结束后toff由低电平变高电平，是220置位，ton由低电平变高电平，如此往复不断。

于本实施例中，驱动电路230输入端连接到锁存器输出端ton，输出端drv连接到K1，将开关信号ton进行放大以驱动开关K1通断。

对于本实施例展示的恒流方法工作原理及稳定工作时的时序描述参考图4，在图4中，各信号的描述如下：

I_L 200中电感L1电流，大小等于输出电流

drv 驱动电路230输出信号，即功率开关K1的控制信号

ton 锁存器220输出信号

toff 关断时间调制电路210输出信号，即锁存器置位信号

oc 峰值限制比较器250的输出信号，即锁存器复位信号

vref_pk 峰值电流参考电压

CS 采样电阻R1第一端电压

p3 纹波采样电路280中开关282控制端信号，由时序产生电路输出

p2 峰值采样保持电路270中开关273控制端信号，由时序产生电路输出

vr 纹波采样电路280输出信号电压

vpkr 峰值采样保持电路270输出信号电压

参考图4，在t1时刻，toff高电平信号使锁存器220置位，ton输出高电平，被驱动电路230放大后drv输出高电平驱动信号，打开开关K1，电流从vin-Vout-L1-K1-R1流到地，并在R1第一端转换为采样电压信号CS。由于工作在CCM模式，K1打开时电感L1的电流I_L不为0，在K1打开瞬间CS从0变为一个初始值。随后电感电流呈线性增加，CS也随之增加，在t2时刻当CS电压达到vref_pk时峰值限制比较器250输出端oc变为高电平使锁存器220复位，ton由高电变为低电平，由于K1关断，R1电流变为0，CS电压立即变为0。K1关断后电感电流流动路径经由二极管D1流到vin，由于L1两端电压反向，因此L1中电流I_L随时间呈线性下降。在t2时刻ton由高变低时关断时间调制电路210启动定时，在t3时刻定时结束，toff再次输出高电平信号使锁存器220置位，打开功率开关K1。如此不断循环往复，维持稳定的开关和输出电流。

在每一个ton上升沿到来时，p3经过一段时间延迟Tleb后由高电平变为低电平，使纹波采样电路280中开关282断开，开始采样CS的纹波电压。当p3为高电平时282开通将耦合电容281的第二端短路到地，因此vr为0，当p3由高电平变为低电平时282断开，耦合电容281的第二端电压vr将跟随CS变化而变化，t2时vr的大小等于CS的变化量，即纹波电流与采样电阻的乘积

vr(t2)＝△I_L*R1 (7)

在ton由低电平变为高电平的同时p2产生一个放电脉冲信号，打开峰值采样保持电路270中开关273，使274放电到0，在t1-t2期间vr上升阶段，270输出电压vpkr跟随vr，在t2时刻ton变低电平时vpkr保持vr在t2时刻的峰值，并送到无差放大电路240的输入端。

输出电流稳定过程描述参考图5，在图5中，各信号的补充描述如下：

vc 误差放大电路240的输出电压即关断时间调制电路210的控制电压

p1 误差放大电路240中开关244的控制端信号由时序产生电路260产生

vref_r 纹波电压参考信号，连接到误差放大电路240的放大器同相端

参考图5，电流的稳定过程描述如下：在每一个开关周期，当驱动信号drv由高变低时，p1由低电平变为高电平，所述误差放大电路240中开关244被打开，误差放大电路有效并比较vref_r和vpkr，当vpkr高于vref_r时，240的输出电压vc降低，反之升高以调节关断时间并进一步调整vpkr的大小。

如图5中t1时刻，电路刚启动时，vc比价高，关断时间长，因此电感L1的放电时间长，纹波电流△I_L也相应较大，通过纹波采样电路280和峰值采样保持电路270采样到的纹波信号电压vpkr高于纹波参考第电压vref_r，促使误差放大电路输出电压vc不断下降，是关断时间不断减小，最终使输出电流I_L不断增加。在t2时刻vpkr的峰值降到与vref_r相等，vc保持稳定，达到稳定工作状态，在稳定工作状态下：

vref_r＝vpkr＝△I_L*R1 (8)

△I_L＝vref_r/R1 (9)

由于I_LPEAK＝vref_pk/R1 (10)

所以输出电流的平均值为：

I_L(AVG)＝I_LPEAK-(1/2)*△I_L

＝vref_pk/R1-(1/2)*vref_r/R1

＝(vref_pk-(1/2)*vref_r)/R1 (11)

由上式可知输出电流大小只与vref_pk和vref_r以及采样电阻R1有关，vref_pk和vref_r是固定电压值保持不变的情况下，输出电流可由R1精确设定。

综上所述，本发明的DC-DC电路的平均电流控制电路工作在电感电流连续模式，电感峰值电流固定，通过采样电感纹波电流并调节关断时间，使纹波电流控制到固定水平大小，从而达到精确控制输出电流的目的。具有很宽的适应范围，在改善输出电流精度方面优势明显，所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims

1.一种DC-DC电路的平均电流控制电路，其特征在于，包括：开关电路、采样电阻、峰值限制比较器、纹波采样电路、峰值采样保持电路、误差放大电路、时序产生电路、关断时间调制电路、锁存器、及驱动电路；

所述开关电路，第一输入端接输入电源和控制电路输出端正极，第二输入端接驱动电路的输出端，第一输出端接控制电路输出端负极，第二输出端接采样电阻的第一端；

所述开关电路，包括：电感，第一端连接至开关电路的第一输出端，第二端连接至开关电路开关的第一端，在开关开通时充电；所述开关电路开关，第二端连接至开关电路的第二输出端，第三端连接至开关电路的第二输入端，所述第三端根据所接收信号的高低控制其第一端和第二端连通或断开；二极管，阳极连接至所述电感和开关的公共端，阴极连接至开关电路的第一输入端，在开关关断后为电感提供电流续流通路；

所述采样电阻的第一端连接至所述开关电路的第二输出端，第二端接地；

所述纹波采样电路的第一输入端连接至采样电阻的第一输入端，第二输入端连接时序产生电路的第三输出端，输出端连接至峰值采样保持电路的第一输入端，以生成采样电阻上的纹波电压并输出到峰值采样保持电路；

所述峰值限制比较器的同相输入端连接至采样电阻的第一端，反相输入端连接至一参考电压源，输出端连接至锁存器的第二输入端，用以产生峰值电流信号；

所述峰值采样保持电路第一输入端连接至纹波采样电路的输出端，第二输入端连接至时序产生电路的第二输出端，输出端连接至误差放大电路的第一输入端，用以采样保持纹波电压的峰值；

所述误差放大电路第一输入端连接至峰值采样保持电路的输出端，第二输入端连接一参考电压源，第三输入端连接至时序产生电路的第一输出端，输出端连接至关断时间调制电路的输入端，用以放大误差信号；

所述时序控制电路输入端连接锁存器的输出端，第一输出端连接至误差放大电路的第三输入端，第二输出端连接至峰值采样保持电路的第二输入端，第三输出端连接至纹波采样电路的第二输入端，用以根据锁存器的输出信号产生相应控制信号实现对所述误差放大器、峰值采样保持电路、纹波采样电路的控制；

所述关断时间调制电路第一输入端连接至锁存器的输出端，第二输入端连接至误差放大电路的输出端，输出端连接至锁存器的第一输入端，用以根据误差放大电路输出电压高低实现对关断时间的调制，产生开通信号打开锁存器；

所述锁存器的第一输入端连接至关断时间调制电路的输出端，第二输入端连接至峰值比较器的输出端，输出端连接至驱动电路的输入端，用以根据峰值比较器和关断时间调制电路的输出产生相应开关控制信号；

所述驱动电路的输入端连接至锁存器的输出端，输出端连接至开关电路的第二输入端，用以对开关控制信号的放大和驱动能力增强。

2.根据权利要求1所述的DC-DC电路的平均电流控制电路，其特征在于，所述纹波采样电路包括：耦合电容，用于耦合纹波电压信号，纹波采样电路开关，用于在闭合时对耦合电容放电；所述耦合电容第一端连接至纹波采样电路输入端，第二端连接至纹波采样电路开关的第一端，所述纹波采样电路开关的第二端接地；所述纹波采样电路开关的第三端连接至纹波采样电路第二输入端，根据所接收信号的高低控制其第一端和第二端连通或断开。

3.根据权利要求2所述的DC-DC电路的平均电流控制电路，其特征在于，所述开关电路开关和/或纹波采样电路开关采用NMOS、NPN或者采用NMOS和PMOS组成的传输门。

4.根据权利要求1所述的DC-DC电路的平均电流控制电路，其特征在于，所述峰值采样保持电路包括第一运算放大器、PMOS管、峰值电压保持电容和放电开关；所述第一运算放大器的反相输入端连接至所述纹波采样电路的输出端，同相输入端连接至所述PMOS管的漏极和峰值电压保持电容的第一端，并作为所述峰值采样保持电路的输出端，第一运算放大器的输出端连接至PMOS管的栅极；PMOS管的源极与电源相连；峰值电压保持电容的第二端接地；放电开关的第一端和第二端分别连接至保持电容的第一端和第二端；放电开关的第三端连接至峰值采样保护电路的输入端，根据所接收信号的高低控制其第一端和第二端连通或断开。

5.根据权利要求4所述的DC-DC电路的平均电流控制电路，其特征在于：所述放电开关采用NMOS、NPN或者采用NMOS和PMOS组成的传输门。

6.根据权利要求1所述的DC-DC电路的平均电流控制电路，其特征在于，所述误差放大电路包括第二运算放大器、误差放大电路电容、误差放大电路电阻和误差放大电路开关；所述误差放大电路开关第一端作为误差放大电路第一输入端连接至峰值采样保持电路输出端，第二端连接至电阻第一端，第三端根据所接收信号的高低控制其第一端和第二端连通或断开，误差放大电路开关第三端作为误差放大电路第二输入端连接至时序产生电路的第一输出端，误差放大电路电阻第二端连接至第二运算放大器的反相输入端和电容的第二端，第二运算放大器的同相输入端作为误差放大电路第二输入端连接到一参考电压源作为纹波电压的参考电压，第二运算放大器的输出端作为误差放大电路的输出端连接至误差放大电路电容的第一端。

7.根据权利要求6所述的DC-DC电路的平均电流控制电路，其特征在于：所述误差放大电路开关采用NMOS、NPN或者采用NMOS和PMOS组成的传输门。

8.根据权利要求1所述的DC-DC电路的平均电流控制电路，其特征在于，所述时序产生电路，包括：输入端、第一输出端、第二输出端和第三输出端；在其输入端上升沿到来时，令其第二输出端产生一个放电脉冲，控制峰值采样保持电路中的放电开关打开，使峰值电压保持电容放电到零；且令所述时序产生电路的第三输出端产生一个控制脉冲，控制纹波采样电路中的纹波采样电路开关打开，使纹波采样电路中耦合电容第二端并且也是峰值采样保持电路的输入端连接到地；所述时序产生电路的输入端在低电平期间其第一输出端产生控制信号将误差放大电路的误差放大电路开关接通。

9.根据权利要求1所述的DC-DC电路的平均电流控制电路，其特征在于，所述关断时间调制电路根据其输入端控制电压的高低产生不同大小的定时信号，定时从锁存器输出端输出低电平时开始。

10.根据权利要求1所述的DC-DC电路的平均电流控制电路，其特征在于，所述锁存器包括第一与非门及第二与非门，第一与非门的第一输入端作为锁存器的第一输入端，第一与非门的第二输入端连接至第二与非门的输出端同时作为锁存器的输出端，输出端连接至第二与非门的第一输入端，第二与非门的第二输入端作为锁存器的第二输入端，输出端连接至锁存器输出端。

11.根据权利要求1所述的DC-DC电路的平均电流控制电路，其特征在于，所述开关电路工作在电感的电流连续模式。