CN110297618A - 一种用于数据传输的接口互通方法及装置 - Google Patents

一种用于数据传输的接口互通方法及装置 Download PDF

Info

Publication number
CN110297618A
CN110297618A CN201910527922.0A CN201910527922A CN110297618A CN 110297618 A CN110297618 A CN 110297618A CN 201910527922 A CN201910527922 A CN 201910527922A CN 110297618 A CN110297618 A CN 110297618A
Authority
CN
China
Prior art keywords
data
interface
bit wide
cached
caching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910527922.0A
Other languages
English (en)
Inventor
董文忠
欧昌东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Jingce Electronic Group Co Ltd
Wuhan Jingli Electronic Technology Co Ltd
Wuhan Jingce Electronic Technology Co Ltd
Original Assignee
Wuhan Jingce Electronic Group Co Ltd
Wuhan Jingli Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Jingce Electronic Group Co Ltd, Wuhan Jingli Electronic Technology Co Ltd filed Critical Wuhan Jingce Electronic Group Co Ltd
Priority to CN201910527922.0A priority Critical patent/CN110297618A/zh
Publication of CN110297618A publication Critical patent/CN110297618A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/01—Methods or arrangements for data conversion without changing the order or content of the data handled for shifting, e.g. justifying, scaling, normalising
    • G06F5/015—Methods or arrangements for data conversion without changing the order or content of the data handled for shifting, e.g. justifying, scaling, normalising having at least two separately controlled shifting levels, e.g. using shifting matrices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明公开了一种用于数据传输的接口互通方法及装置，其依据第一指令缓存来自第一数据接口的待缓存数据，依据第二指令输出缓存数据给第二数据接口；第一指令为依据当前时钟周期内待缓存数据的缓存移位位宽对待缓存数据进行移位；第二指令为判断当前时钟周期内已缓存数据是否不小于第二数据接口位宽，不小于第二数据接口位宽时，输出长度为第二数据接口位宽的缓存数据给第二数据接口；以实现第一数据接口和第二数据接口的数据互通。

Description

一种用于数据传输的接口互通方法及装置
技术领域
本发明属于数据传输领域，具体涉及一种用于数据传输的接口互通方法及装置。
背景技术
数据接口就是进行数据传输时向数据连接线输出数据的接口。数据接口位宽就是一个系统时钟周期内该数据接口一次能传输的数据量，位数越大则瞬间所能传输的数据量越大。由于数据接口的位宽依据不同的需要设置并不相同，因而，需要实现不同位宽接口的互通以实现不同位宽的数据接口之间的数据传输。
目前，基于不同的位宽，xilinx官方提供了一种实现不同位宽的数据接口之间的数据传输，然而由于其利用byte对齐的方式进行数据传输，即各种类型数据按照一定的规则在空间上排列，而不是顺序的一个接一个的排放，输入接口位宽和输出接口位宽需要满足2的N次方的关系，输入接口位宽和输出接口位宽不满足2的N次方的关系时无法实现数据互通，因而，具有一定的局限性。
发明内容
针对现有技术的以上缺陷或改进需求，本发明提供了一种用于数据传输的接口互通方法及装置，其依据当前时钟周期内待缓存数据的缓存移位位宽对待缓存数据进行移位，判断当前时钟周期内已缓存数据是否可以输出长度为第二数据接口位宽的缓存数据给第二数据接口，以实现第一数据接口和第二数据接口的数据互通。
为实现上述目的，按照本发明的一个方面，提供了一种用于数据传输的接口互通方法，具体步骤为：
依据第一指令缓存来自第一数据接口的待缓存数据，依据第二指令输出缓存数据给第二数据接口；
第一指令为依据当前时钟周期内待缓存数据的缓存移位位宽对待缓存数据进行移位；第二指令为判断当前时钟周期内已缓存数据是否不小于第二数据接口位宽，不小于第二数据接口位宽时，输出长度为第二数据接口位宽的缓存数据给第二数据接口。
作为本发明的进一步改进，读取当前时钟周期内数据缓存模块中已缓存数据的位宽，将上述位宽作为当前时钟周期内待缓存数据的缓存移位位宽。
作为本发明的进一步改进，依据第一数据接口位宽和第二数据接口位宽计算一个缓存移位位宽的最小循环周期，及该最小循环周期内每个时钟周期对应的缓存移位位宽分布规律，依据上述缓存移位位宽分布规律得到当前时钟周期内待缓存数据的缓存移位位宽。
作为本发明的进一步改进，计算第一数据接口位宽和第二数据接口位宽的最大公约数，第一数据接口位宽与第二数据接口位宽的乘积除以两个位宽的最大公约数即得到两个位宽的最小公倍数，两个位宽的最小公倍数个时钟周期除以第一数据接口位宽得到所述一个缓存移位位宽的最小循环周期。
为实现上述目的，按照本发明的一个方面，提供了另一种用于数据传输的接口互通装置，该装置包括数据缓存模块和控制模块，其中，数据缓存模块分别连接控制模块、第一数据接口和第二数据接口，其特征在于，
数据缓存模块用于依据控制模块的第一指令缓存来自第一数据接口的待缓存数据，数据缓存模块还用于依据控制模块的第二指令输出缓存数据给第二数据接口；
控制模块用于发送第一指令和第二指令给数据缓存模块，其中，第一指令为依据当前时钟周期内待缓存数据的缓存移位位宽对待缓存数据进行移位；第二指令为判断当前时钟周期内数据缓存模块的已缓存数据是否大于第二数据接口位宽，大于时则输出长度为第二数据接口位宽的缓存数据给第二数据接口；以实现第一数据接口和第二数据接口的数据互通。
作为本发明的进一步改进，控制模块读取当前时钟周期内数据缓存模块中已缓存数据的位宽，将上述位宽作为当前时钟周期内待缓存数据的缓存移位位宽。
作为本发明的进一步改进，控制模块依据第一数据接口位宽和第二数据接口位宽计算一个缓存移位位宽的最小循环周期，及该最小循环周期内每个时钟周期对应的缓存移位位宽分布规律，依据上述缓存移位位宽分布规律得到当前时钟周期内待缓存数据的缓存移位位宽。
作为本发明的进一步改进，控制模块计算所述第一数据接口位宽和第二数据接口位宽的最大公约数，第一数据接口位宽与第二数据接口位宽的乘积除以两个位宽的最大公约数即得到两个位宽的最小公倍数，两个位宽的最小公倍数个时钟周期除以第一数据接口位宽得到一个缓存移位位宽的最小循环周期。
作为本发明的进一步改进，该装置还设置有FIFO模块，FIFO模块连接数据缓存模块和第二数据接口，FIFO模块用于缓存所述数据缓存模块的输出数据，FIFO模块的缓存数据达到设定阈值时，触发第二数据接口进行读写操作。
总体而言，通过本发明所构思的以上技术方案与现有技术相比，具有以下有益效果：
本发明的一种用于数据传输的接口互通方法及装置，其依据当前时钟周期内待缓存数据的缓存移位位宽对待缓存数据进行移位，判断当前时钟周期内已缓存数据是否可以输出长度为第二数据接口位宽的缓存数据给第二数据接口，以实现第一数据接口和第二数据接口的数据互通，从而并不局限于第一数据接口位宽和第二数据接口位宽的byte对齐。
本发明的一种用于数据传输的接口互通方法及装置，其利用依据第一数据接口位宽和第二数据接口位宽计算一个缓存移位位宽的最小循环周期内每个时钟周期对应的缓存移位位宽分布规律，依据上述缓存移位位宽分布规律得到当前时钟周期内待缓存数据的缓存移位位宽，从而省去读取当前时钟周期内数据缓存模块中已缓存数据的位宽的步骤，可以减少相关处理器的占用资源和运行时间，从而提高数据传输的运行效率。
附图说明
图1是本发明实施例的一种用于数据传输的接口互通装置的结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。下面结合具体实施方式对本发明进一步详细说明。
一种用于数据传输的接口互通方法，该方法的具体步骤为：
当前时钟周期内，依据第一指令缓存来自第一数据接口的待缓存数据，依据第二指令输出缓存数据给第二数据接口；
其中，第一指令为计算当前时钟周期内待缓存数据的缓存移位位宽；第二指令为判断当前时钟周期内已缓存数据是否不小于第二数据接口位宽，不小于第二数据接口位宽时，输出长度为第二数据接口位宽的缓存数据给第二数据接口，小于第二数据接口位宽则不输出缓存数据给第二数据接口；以实现第一数据接口和第二数据接口的数据互通。
具体地，可利用数据缓存模块进行数据缓存，数据缓存模块的位宽为第一数据接口位宽和第一数据接口位宽的总和，对于每一个时钟周期内输入的一个数据流，可以将数据流寄存于数据缓存模块的高位，并将已缓存的数据按照动态移位位宽值进行移位，当数据缓存模块的已缓存数据位宽大于第一数据接口位宽即输出位宽时，则输出缓存数据给第二数据接口，否则等待第一数据接口数据继续输入
作为一个示例，可以直接读取当前时钟周期内数据缓存模块中已缓存数据的位宽，将上述位宽作为当前时钟周期内待缓存数据的缓存移位位宽；
作为一个优选的方案，还可以获取第一数据接口位宽和第二数据接口位宽并计算得到两个位宽的最小公倍数，依据第一数据接口位宽、第二数据接口位宽和两个位宽的最小公倍数得到一个缓存移位位宽的最小循环周期，及该最小循环周期内每个时钟周期对应的缓存移位位宽分布规律，依据上述缓存移位位宽分布规律得到当前时钟周期内待缓存数据的缓存移位位宽；依据上述缓存移位位宽分布规律可以省去读取当前时钟周期内数据缓存模块中已缓存数据的位宽的步骤，可以减少相关处理器的运行时间，从而提高数据传输的运行效率；
作为一个优选的方案，一个缓存移位位宽的最小循环周期为两个位宽的最小公倍数个时钟周期除以第一数据接口位宽；
作为一个示例，表1为本发明实施例的缓存移位位宽分布规律及第二数据接口输出位宽的示意表，第一数据接口位宽为3，第二数据接口位宽为5，计算可得到最小公倍数为15，则一个最小缓存移位位宽循环周期为5，缓存移位位宽分布规律及第二数据接口输出位宽的示意表如下：
表1本发明实施例的缓存移位位宽分布规律及第二数据接口输出位宽的示意表
作为一个示例，可利用辗转相除法计算第一数据接口位宽和第二数据接口位宽的最大公约数，第一数据接口位宽与第二数据接口位宽的乘积除以两个位宽的最大公约数即得到两个位宽的最小公倍数。
具体地，设两数为a和b(a≥b)，最大公约数为(a,b)，辗转相除法步骤如下：
用a除以b，得到a÷b＝q...r1(0≤r1)；
若r1＝0，则(a,b)＝b；若r1≠0，则用b除以r1，得b÷r1＝q...r2(0≤r2)；。
若r2＝0，则(a,b)＝r1；若r2≠0，则用r1除以r2，……，如此下去，直至能整除为止，其最后一个余数为0的除数即为最大公约数(a,b)。
当然，还可以利用其他算法计算第一数据接口位宽和第二数据接口位宽的最大公约数，在此不作累述。
图1是本发明实施例的一种用于数据传输的接口互通装置的结构示意图。如图1所示，该装置包括数据缓存模块和控制模块，其中，数据缓存模块分别连接控制模块、第一数据接口和第二数据接口，
数据缓存模块用于依据控制模块的第一指令缓存来自第一数据接口的待缓存数据，数据缓存模块还用于依据控制模块的第二指令输出缓存数据给第二数据接口；
作为一个优选的方案，数据缓存模块的位宽为第一数据接口位宽和第一数据接口位宽的总和，对于每一个时钟周期内输入的一个数据流，可以将数据流寄存于数据缓存模块的高位，并将已缓存的数据按照动态移位位宽值进行移位，当数据缓存模块的已缓存数据位宽大于第一数据接口位宽即输出位宽时，则输出缓存数据给第二数据接口，否则等待第一数据接口数据继续输入。
控制模块用于发送第一指令和第二指令给数据缓存模块，其中，第一指令为依据当前时钟周期内待缓存数据的缓存移位位宽对待缓存数据进行移位；第二指令为判断当前时钟周期内数据缓存模块的已缓存数据是否不小于第二数据接口位宽，不小于第二数据接口位宽时，输出长度为第二数据接口位宽的缓存数据给第二数据接口；以实现第一数据接口和第二数据接口的数据互通。
作为一个示例，控制模块可以直接读取当前时钟周期内数据缓存模块中已缓存数据的位宽，将上述位宽作为当前时钟周期内待缓存数据的缓存移位位宽；
作为一个优选的方案，还可以获取第一数据接口位宽和第二数据接口位宽并计算得到两个位宽的最小公倍数，依据第一数据接口位宽、第二数据接口位宽和两个位宽的最小公倍数得到一个缓存移位位宽的最小循环周期，及该最小循环周期内每个时钟周期对应的缓存移位位宽分布规律，依据上述缓存移位位宽分布规律得到当前时钟周期内待缓存数据的缓存移位位宽；依据上述缓存移位位宽分布规律可以省去读取当前时钟周期内数据缓存模块中已缓存数据的位宽的步骤，可以减少相关处理器的运行时间，从而提高数据传输的运行效率；
作为一个优选的方案，一个缓存移位位宽的最小循环周期为两个位宽的最小公倍数个时钟周期除以第一数据接口位宽；
作为一个示例，可利用辗转相除法计算第一数据接口位宽和第二数据接口位宽的最大公约数，第一数据接口位宽与第二数据接口位宽的乘积除以两个位宽的最大公约数即得到两个位宽的最小公倍数。
具体地，设两数为a和b(a≥b)，最大公约数为(a,b)，辗转相除法步骤如下：
用a除以b，得到a÷b＝q...r1(0≤r1)；
若r1＝0，则(a,b)＝b；若r1≠0，则用b除以r1，得b÷r1＝q...r2(0≤r2)；。
若r2＝0，则(a,b)＝r1；若r2≠0，则用r1除以r2，……，如此下去，直至能整除为止，其最后一个余数为0的除数即为最大公约数(a,b)。
当然，还可以利用其他算法计算第一数据接口位宽和第二数据接口位宽的最大公约数，在此不作累述。
作为一个优选的技术方案，第二数据接口为总线类接口时，设置FIFO模块用于连接数据缓存模块和第二数据接口，FIFO模块用于缓存数据缓存模块的输出数据，FIFO模块的缓存数据达到设定阈值时，触发第二数据接口的读写操作。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种用于数据传输的接口互通方法，其特征在于，具体步骤为：
依据第一指令缓存来自第一数据接口的待缓存数据，依据第二指令输出缓存数据给第二数据接口；
所述第一指令为依据当前时钟周期内待缓存数据的缓存移位位宽对待缓存数据进行移位；所述第二指令为判断当前时钟周期内已缓存数据是否不小于第二数据接口位宽，不小于第二数据接口位宽时，输出长度为第二数据接口位宽的缓存数据给第二数据接口。
2.根据权利要求1所述的一种用于数据传输的接口互通方法，其特征在于，读取当前时钟周期内数据缓存模块中已缓存数据的位宽，将上述位宽作为当前时钟周期内待缓存数据的缓存移位位宽。
3.根据权利要求1所述的一种用于数据传输的接口互通方法，其特征在于，依据第一数据接口位宽和第二数据接口位宽计算一个缓存移位位宽的最小循环周期，及所述最小循环周期内每个时钟周期对应的缓存移位位宽分布规律，依据上述缓存移位位宽分布规律得到当前时钟周期内待缓存数据的缓存移位位宽。
4.根据权利要求3所述的一种用于数据传输的接口互通方法，其特征在于，计算所述第一数据接口位宽和第二数据接口位宽的最大公约数，第一数据接口位宽与第二数据接口位宽的乘积除以两个位宽的最大公约数即得到两个位宽的最小公倍数，两个位宽的最小公倍数个时钟周期除以第一数据接口位宽得到所述一个缓存移位位宽的最小循环周期。
5.一种用于数据传输的接口互通装置，该装置包括数据缓存模块和控制模块，其中，数据缓存模块分别连接控制模块、第一数据接口和第二数据接口，其特征在于，
所述数据缓存模块用于依据控制模块的第一指令缓存来自第一数据接口的待缓存数据，数据缓存模块还用于依据控制模块的第二指令输出缓存数据给第二数据接口；
所述控制模块用于发送所述第一指令和第二指令给数据缓存模块，其中，所述第一指令为依据当前时钟周期内待缓存数据的缓存移位位宽对待缓存数据进行移位；所述第二指令为判断当前时钟周期内数据缓存模块的已缓存数据是否大于第二数据接口位宽，大于时则输出长度为第二数据接口位宽的缓存数据给第二数据接口。
6.根据权利要求5所述的一种用于数据传输的接口互通装置，其特征在于，所述控制模块读取当前时钟周期内数据缓存模块中已缓存数据的位宽，将上述位宽作为当前时钟周期内待缓存数据的缓存移位位宽。
7.根据权利要求5所述的一种用于数据传输的接口互通装置，其特征在于，所述控制模块依据第一数据接口位宽和第二数据接口位宽计算一个缓存移位位宽的最小循环周期，及所述最小循环周期内每个时钟周期对应的缓存移位位宽分布规律，依据上述缓存移位位宽分布规律得到当前时钟周期内待缓存数据的缓存移位位宽。
8.根据权利要求7所述的一种用于数据传输的接口互通装置，其特征在于，所述控制模块计算所述第一数据接口位宽和第二数据接口位宽的最大公约数，第一数据接口位宽与第二数据接口位宽的乘积除以两个位宽的最大公约数即得到两个位宽的最小公倍数，两个位宽的最小公倍数个时钟周期除以第一数据接口位宽得到所述一个缓存移位位宽的最小循环周期。
9.根据权利要求5-8中任一项所述的一种用于数据传输的接口互通装置，其特征在于，该装置还设置有FIFO模块，FIFO模块连接数据缓存模块和第二数据接口，FIFO模块用于缓存所述数据缓存模块的输出数据，FIFO模块的缓存数据达到设定阈值时，触发第二数据接口进行读写操作。
CN201910527922.0A 2019-06-18 2019-06-18 一种用于数据传输的接口互通方法及装置 Pending CN110297618A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910527922.0A CN110297618A (zh) 2019-06-18 2019-06-18 一种用于数据传输的接口互通方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910527922.0A CN110297618A (zh) 2019-06-18 2019-06-18 一种用于数据传输的接口互通方法及装置

Publications (1)

Publication Number Publication Date
CN110297618A true CN110297618A (zh) 2019-10-01

Family

ID=68028211

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910527922.0A Pending CN110297618A (zh) 2019-06-18 2019-06-18 一种用于数据传输的接口互通方法及装置

Country Status (1)

Country Link
CN (1) CN110297618A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113806280A (zh) * 2021-11-10 2021-12-17 新华三技术有限公司 一种数据处理方法、装置及处理芯片

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101166151A (zh) * 2007-09-20 2008-04-23 北大方正集团有限公司 跨时钟域不同位宽数据传递的方法及装置
CN101261575A (zh) * 2008-02-26 2008-09-10 北京天碁科技有限公司 一种实现不等宽数据传输的异步先进先出存储器及方法
US20090164711A1 (en) * 2007-12-25 2009-06-25 Kabushiki Kaisha Toshiba Semiconductor memory controller, semiconductor memory, and method of controlling semiconductor memory controller
CN103676742A (zh) * 2013-12-16 2014-03-26 中国电子科技集团公司第四十一研究所 一种基于fpga的数据重组方法
CN109815181A (zh) * 2019-01-24 2019-05-28 武汉精立电子技术有限公司 一种基于axi协议接口的任意位宽转换方法及装置
CN109885515A (zh) * 2019-02-22 2019-06-14 烽火通信科技股份有限公司 一种位宽变换的实现方法及系统

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101166151A (zh) * 2007-09-20 2008-04-23 北大方正集团有限公司 跨时钟域不同位宽数据传递的方法及装置
US20090164711A1 (en) * 2007-12-25 2009-06-25 Kabushiki Kaisha Toshiba Semiconductor memory controller, semiconductor memory, and method of controlling semiconductor memory controller
CN101261575A (zh) * 2008-02-26 2008-09-10 北京天碁科技有限公司 一种实现不等宽数据传输的异步先进先出存储器及方法
CN103676742A (zh) * 2013-12-16 2014-03-26 中国电子科技集团公司第四十一研究所 一种基于fpga的数据重组方法
CN109815181A (zh) * 2019-01-24 2019-05-28 武汉精立电子技术有限公司 一种基于axi协议接口的任意位宽转换方法及装置
CN109885515A (zh) * 2019-02-22 2019-06-14 烽火通信科技股份有限公司 一种位宽变换的实现方法及系统

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113806280A (zh) * 2021-11-10 2021-12-17 新华三技术有限公司 一种数据处理方法、装置及处理芯片

Similar Documents

Publication Publication Date Title
US11775801B2 (en) Neural processor
CN108647773B (zh) 一种可重构卷积神经网络的硬件互连系统
CN105183662B (zh) 一种无cache一致性协议的分布式共享片上存储架构
WO2020029767A1 (zh) 一种卷积神经网络的基本计算单元及计算方法
CN104933008A (zh) 可重构系统和可重构阵列结构及其应用
CN111108527B (zh) 用于当取回像素核时降低存储器延迟的方法、系统和设备
CN102508803A (zh) 一种矩阵转置存储控制器
CN110785778A (zh) 基于脉动阵列的神经网络处理装置
CN112189324B (zh) 带宽匹配的调度器
CN111080510B (zh) 数据处理装置、方法、芯片、处理器、设备及存储介质
CN100590612C (zh) 数据处理系统和高速缓存替换方法
CN112134686A (zh) 一种基于可重构计算的aes硬件实现方法及运行该方法的计算机设备与可读存储介质
CN111984189A (zh) 神经网络计算装置和数据读取、数据存储方法及相关设备
CN110297618A (zh) 一种用于数据传输的接口互通方法及装置
CN103761072A (zh) 一种粗粒度可重构层次化的阵列寄存器文件结构
US9652396B2 (en) Cache element processing for energy use reduction
CN108647780B (zh) 面向神经网络的可重构池化操作模块结构及其实现方法
WO2016082362A1 (zh) 数据位宽转换方法、装置和设备
Sikder et al. Exploring wireless technology for off-chip memory access
CN110764733A (zh) 一种基于fpga的多种分布随机数生成装置
CN106598135A (zh) 一种dds信号发生器
KR102338872B1 (ko) 다수의 클라이언트 데이터를 처리하는 저장 장치 및 방법
WO2020185634A1 (en) Permutated ring network interconnected computing architecture
CN103490855B (zh) 传输信息的方法和装置
KR102335798B1 (ko) 다수의 클라이언트 데이터를 처리하는 저장 장치 및 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20191001

RJ01 Rejection of invention patent application after publication