CN110286536B - 屏幕检测电路、阵列基板及显示面板 - Google Patents

屏幕检测电路、阵列基板及显示面板 Download PDF

Info

Publication number
CN110286536B
CN110286536B CN201910577912.8A CN201910577912A CN110286536B CN 110286536 B CN110286536 B CN 110286536B CN 201910577912 A CN201910577912 A CN 201910577912A CN 110286536 B CN110286536 B CN 110286536B
Authority
CN
China
Prior art keywords
line control
control signal
switch
data line
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910577912.8A
Other languages
English (en)
Other versions
CN110286536A (zh
Inventor
杜化鲲
陈鹏
王景棚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910577912.8A priority Critical patent/CN110286536B/zh
Publication of CN110286536A publication Critical patent/CN110286536A/zh
Application granted granted Critical
Publication of CN110286536B publication Critical patent/CN110286536B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing

Abstract

本申请提供了一种屏幕检测电路、阵列基板及显示面板。该屏幕检测电路包括：位于阵列基板非显示区域的屏幕控制信号端和信号线控制开关、以及位于柔性电路板的第一电平信号端，还包括：屏幕控制信号端、信号线控制开关和第一电平信号端之间的走线；屏幕控制信号端、信号线控制开关和第一电平信号端通过走线互相电连接；信号线控制开关与屏幕检测电路之外的位于阵列基板显示区域的信号线电连接；屏幕控制信号端与第一电平信号端之间的至少部分走线与阵列基板中的像素电极处于同一层。本申请可增大走线电阻，在大电阻的作用下，因Cell test产生的ESD可得到释放，从而消除了ESD对Panel的影响，有助于提升画面品质。

Description

屏幕检测电路、阵列基板及显示面板
技术领域
本申请涉及屏幕检测技术领域，具体而言，本申请涉及一种屏幕检测电路、阵列基板及显示面板。
背景技术
目前的液晶显示屏上通常设计有Cell test(屏幕检测，或称点屏检测)相关的电路，该电路能够在显示模组投入前检测显示屏中存在的不良，减少存在不良的显示屏对显示模组资源的耗费，从而减少不必要的生产成本。
显示模组投入前的显示屏由于尚未贴附偏光片，也没有焊接IC(InteratedCircuit，集成电路)和FPC(Flexible Printed Circuit board，柔性电路板)，无法直接点亮。为了点亮显示屏，通常会在显示屏的单层区将所有信号线分组连接，并将分组后的走线引出连接至Cell test pad(屏幕检测焊盘)上，当通过外部探针给Cell test pad加载合适的电学信号时，配合外置偏光片，即可点亮显示屏，以检测显示屏中存在的不良。
然而，现有的Cell test电路(屏幕检测电路)会在Panel(显示面板)上增加额外的走线，对整个Panel的品质而言会增加额外的风险，具体地，Cell test会有很长的绕Panel的走线，会增加ESD(Electro-Static Discharge，静电释放)的风险。
发明内容
本申请针对现有方式的缺点，提出一种屏幕检测电路、阵列基板及显示面板，用以解决现有的Cell test电路的走线增加ESD风险的技术问题。
第一方面，本申请实施例提供了一种屏幕检测电路，包括：位于阵列基板非显示区域的屏幕控制信号端和信号线控制开关、以及位于柔性电路板的第一电平信号端，还包括：屏幕控制信号端、信号线控制开关和第一电平信号端之间的走线；
屏幕控制信号端、信号线控制开关和第一电平信号端通过走线互相电连接；
信号线控制开关与屏幕检测电路之外的位于阵列基板显示区域的信号线电连接；
屏幕控制信号端与第一电平信号端之间的至少部分走线与阵列基板中的像素电极处于同一层；
像素电极的方块电阻大于阵列基板中栅极层的方块电阻。
第二方面，本申请实施例提供了一种阵列基板，包括如本申请实施例第一方面提供的屏幕检测电路。
第三方面，本申请实施例提供了一种显示面板，包括本申请实施例第二方面提供的阵列基板。
本申请实施例提供的技术方案，至少具有如下有益效果：
本申请实施例采用位于像素电极层中的走线来替代现有的Gate层的走线，增大了走线的电阻，在大电阻的作用下，因Cell test产生的ESD可得到释放，从而消除了ESD对Panel的影响，有助于提升画面品质。
本申请附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1为现有的屏幕检测电路的断电时序示意图；
图2为本申请实施例提供的一种屏幕检测电路的走线示意图；
图3为本申请实施例提供的另一种屏幕检测电路的走线示意图；
图4为本申请实施例提供的屏幕检测电路对应的断电时序示意图。
图中：
10为屏幕控制信号端，11为栅线控制信号端，12为数据线控制信号端；
20为信号线控制开关，21为栅线控制开关，22为数据线控制开关；
30为柔性电路板，31为第一电平信号端，32为接地端；
40为显示区域与非显示区域的边界；
50为栅极驱动电路内部的连接端；
60为开关控制信号端。
具体实施方式
下面详细描述本申请，本申请实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。此外，如果已知技术的详细描述对于示出的本申请的特征是不必要的，则将其省略。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能解释为对本申请的限制。
本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本申请所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。
本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本申请的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。
本申请的发明人进行研究发现，现有的Cell test电路除了在Panel上增加额外走线增加ESD风险外，还会在Panel上增加额外开关器件，增加的开关器件会直接连接到AA区(有效显示区域/显示区域)的信号线和VGL信号上，开关器件的噪声(Noise)会影响AA区的显示以及VGL信号，从而对整个Panel的断电时序(Power Off时序)或者Gate IC(栅极驱动电路)的功能有一定的影响。
具体而言，在现有的屏幕检测电路中，采用开关器件来控制测试信号以实现CT(即Cell Test)检测，在CT检测完成并与Gate IC连接后，若测试信号端处于floating状态(悬浮状态)，则开关器件会开启并拉动AA区的信号线，从而降低画面质量。
为了克服上述问题，若将开关器件连接到接地端(GND)、低电平信号端(VGL)、GateIC中的任意一个时，一方面，当AA区内的信号处于重载模式时，AA区内的信号线互相拉动，进而拉动开关器件，产生较大的噪声，若该噪声通过CT走线连接到Gate IC内部，会造成Gate IC输出异常，从而影响画面的正常显示；另一方面，若将开关器件连接至VGL端，在Panel关机时，如图1中的断电时序图所示(横坐标表示时间，纵坐标表示电压)，VGL信号下降过快，AA区内的高电平信号(VGH)下降过慢，此时AA区内的高电平信号会进入开关器件，使开关器件导通，从而拉动VGH信号以较快的速度下降，下降速度过快容易造成AA区内电荷残留，从而影响画面品质。
本申请提供的屏幕检测电路、阵列基板及显示面板，旨在解决现有技术的如上技术问题。
下面以具体地实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例中不再赘述。下面将结合附图，对本申请的实施例进行描述。
本申请实施例提供了一种屏幕检测电路，如图2或图3所示，包括：位于阵列基板非显示区域的屏幕控制信号端10和信号线控制开关20、以及位于柔性电路板30的第一电平信号端31，还包括：屏幕控制信号端10、信号线控制开关20和第一电平信号端31之间的走线。
屏幕控制信号端10、信号线控制开关20和第一电平信号端31通过走线互相电连接；信号线控制开关20与屏幕检测电路之外的位于阵列基板显示区域(即AA区，图2或图3中边框40内部的区域，边框40外部为非显示区域)的信号线电连接；屏幕控制信号端10与第一电平信号端31的至少部分走线与阵列基板中的像素电极处于同一层；该像素电极层的方块电阻大于阵列基板中Gate层(栅极层)的方块电阻。
本申请实施例采用与像素电极同一层中的走线来替代现有的与Gate层同一层的走线，增大了走线的电阻，在大电阻的作用下，因Cell test产生的ESD和噪声均可得到释放，从而消除ESD和噪声对Panel的影响。
大电阻还可避免所连接的第一电平信号端31的信号下降过快，在Panel关机时，AA区内的信号线的第二电平信号不会进入相应的信号线控制开关20而使信号线控制开关20打开，信号线控制开关20在关闭状态下对AA区的第二电平信号拉动作用下降，可减慢第二电平信号的下降速度，从而减少因第二电平信号下降过快造成的AA区内的电荷残留，进而减轻对画面品质的影响。
可选地，本申请实施例中的第一电平信号端31可以是低电平信号端(VGL端)，用于提供低电平信号(VGL信号)，第二电平信号可以是高电平信号(VGH信号)。
可选的，参照图2或图3所示的屏幕检测电路的电路原理示意图，屏幕控制信号端10包括栅线控制信号端11，信号线控制开关20包括位于非显示区域的多个栅线控制开关21；每个栅线控制开关21的第一极、第二极分别与栅线控制信号端11、信号线中的一条栅线电连接；栅线控制开关21与第一电平信号端31通过走线电连接；栅线控制开关21与第一电平信号端31之间的至少部分走线与像素电极处于同一层。
栅线控制信号端11被配置为通过栅线控制开关21向栅线施加栅线控制信号，第一电平信号端31被配置为通过栅线控制开关21将栅线的电平调节为第一电平。
可选的，本申请实施例的栅线控制信号端11和数据线控制信号端12均位于非显示区域的Cell test pad上。
可选的，本申请实施例的栅线控制开关21位于GP侧(Gate Pad，栅极绑定侧)，如图2或图3所示的AA区的左侧区域，该栅线控制开关21与AA区中沿水平方向延伸的栅线电连接。
本申请实施例中的栅线控制开关21可以是多种晶体管，例如TFT(Thin FilmTransistor-Liquid，薄膜晶体管)(N型或P型)，该TFT的源极或漏极作为栅线控制开关21的第一极，该TFT中与第一极相对应的漏极或源极作为栅线控制开关21的第二极。在图2和图3中，均以P型TFT为例进行说明，其中TFT的漏极和源极分别作为栅线控制开关21的第一极和第二极，分别与栅线控制信号端11、一条栅线电连接。
在图2和图3所示的两个示例中，在GP侧由下至上的第二个TFT与柔性电路板30中从左至右的第一个第一电平信号端31之间的走线与像素电极处于同一层，GP侧由下至上的第一个TFT与柔性电路板30中从左至右的第二个第一电平信号端31之间的走线与像素电极处于同一层，该种走线方式可增大该部分走线的电阻，进而增大本申请实施例提供的屏幕检测电路的整体走线的电阻。
可选的，参照图2或图3，屏幕控制信号端10还包括数据线控制信号端12，信号线控制开关20还包括位于非显示区域多个数据线控制开关22；每个数据线控制开关22的第一极、第二极分别与数据线控制信号端12、信号线中的一条数据线电连接；数据线控制信号端12与第一电平信号端31通过走线电连接；数据线控制信号端12与第一电平信号端31之间的至少部分走线与像素电极处于同一层。
数据线控制信号端12被配置为通过数据线控制开关22向数据线施加数据线控制信号，第一电平信号端31被配置为通过数据线控制开关22将数据线的电平调节为第一电平。
可选的，本申请实施例的数据线控制开关22位于DPO侧(Data Pad Opposite，数据绑定对侧)，如图2或图3所示的AA区的上方区域，该数据线控制开关22与AA区中沿竖直方向延伸的数据线电连接。
可选的，本申请实施例中的数据线控制开关22可以是多种晶体管，例如TFT(N型或P型)，该TFT的源极或漏极作为数据线控制开关22的第一极，该TFT中与第一极相对应的漏极或源极作为数据线控制开关22的第二极。在图2和图3中，均以P型TFT为例进行说明，其中TFT的漏极和源极分别作为数据线控制开关22的第一极和第二极，分别与数据线控制信号端12、一条数据线电连接。
可选的，参照图1，本申请实施例中数据线控制信号端12与第一电平信号端31之间的走线包括：数据线控制信号端12与Gate IC内部的连接端(pin)50之间的走线、以及该连接端50与第一电平信号端31之间的走线；数据线控制信号端12与Gate IC内部的连接端50通过走线之间、该连接端50与第一电平信号端31之间均通过走线电连接；数据线控制信号端12与该连接端50之间至少部分走线与像素电极处于同一层。
在一个示例中，如图1所示，位于右上角非显示区域的数据线控制信号端12与位于AA区右侧的Gate IC内部的连接端50之间的走线与像素电极处于同一层，该种走线方式增大了该部分走线的电阻，进而增大了数据线控制信号端12与第一电平信号端31之间的走线的电阻。
可选的，数据线控制信号端12与第一电平信号端31之间的走线位于栅极驱动电路的外部；数据线控制信号端12与第一电平信号端31之间的至少部分走线与像素电极处于同一层。
在一个示例中，如图2所示，位于右上角非显示区域的数据线控制信号端12与位于AA区下方的第一电平信号端31之间直接相连，而没有经过Gate IC内部的连接端50转接，直接相连的部分均与像素电极处于同一层，从而增大了该部分走线的电阻。
可选的，参照图2或图3，本申请实施例提供的屏幕检测电路还包括位于非显示区域的两个开关控制信号端60、开关控制信号端60与信号线控制开关20之间的走线、以及开关控制信号端60与第一电平信号端31之间的走线；两个开关控制信号端60中的第一个开关控制信号端60与各栅线控制开关21的控制极通过走线电连接，第二个开关控制信号端60与各数据线控制开关22的控制极通过走线电连接；两个开关控制信号端60均与第一电平信号端31通过走线电连接，第一个开关控制信号端60与第一电平信号端31之间的至少部分走线与像素电极处于同一层。
第一个开关控制信号端60被配置为向栅线控制开关21施加开关控制信号以控制栅线控制开关21的通断，第二个开关控制信号端60被配置为向数据线控制开关22施加开关控制信号以控制数据线控制开关22的通断。
在图2和图3所示的两个示例中，在第一个开关控制信号端60与VGL端2之间的电连接走线中，GP侧最下方的一个TFT与柔性电路板30中从左至右的第三个VGL端2之间的走线位于像素电极层。
在图2和图3所示的两个示例中，第二个开关控制信号端60与Gate IC内部的连接端50电连接，通过该连接端50连接至GND端32。
可选的，本申请实施例中的像素电极层为ITO(Indium Tin Oxide，氧化铟锡)层，ITO层的RS(即方块电阻，或称方阻)通常为30Ω/sq(欧姆/平方)，而现有的Gate层(通常为Cu或Al)的RS通常为0.1Ω/sq，在同样的走线长度上，通过ITO层的走线电阻会比Gate层的走线电阻大几百倍。
可选的，与像素电极处于同一层的至少部分走线呈锯齿形或之字形(即zigzag绕线形)排布。
可选的，与像素电极处于同一层的至少部分走线与像素电极的材质相同。
在图2所示的示例中，位于图2左下角的TFT与第一电平信号端31之间的三条电连接走线均呈锯齿形排布，位于图2右上角的数据线控制信号端12与Gate IC的连接端50之间的三条电连接走线均呈锯齿形排布，以进一步增大该部分走线的电阻。
在图3所示的示例中，位于图3左下角的TFT与第一电平信号端31之间的三条电连接走线均呈锯齿形排布，以进一步增大该部分走线的电阻。
在一个示例中，还可将位于图3中数据线控制信号端12与第一电平信号端31之间直接相连的走线设置为锯齿形排布的形式，从而进一步增大该部分走线的电阻。
像素电极层的走线空间远大于Gate层，可容纳zigzag绕线形式的走线，通过在像素电极层设置zigzag绕线形式的走线，可增加走线长度，增大走线电阻。
可选的，如图2或图3所示，本申请实施例提供的屏幕检测电路包括三个数据线控制信号端12和两个栅线控制信号端11；三个数据线控制信号端12分别与三个子像素单元(如R、G、B三个子像素单元)对应的数据线控制开关22的第一极通过走线电连接；两个栅线控制信号端11中的一个栅线控制信号端11与奇数行栅线对应的栅线控制开关21的第一极电连接，另一个栅线控制信号端11与偶数行栅线对应的栅线控制开关21的第一极电连接。
在图2所示的示例中，三个数据线控制信号端12分别通过一段位于像素电极层的zigzag绕线连接至Gate IC内部的连接端50，通过该连接端50连接至柔性电路板30上的一个第一电平信号端31。
在图3所示的示例中，三个数据线控制信号端12分别通过一段位于像素电极层的走线直接连接至柔性电路板30上的三个第一电平信号端31。
下面参照图2和图3，对本申请实施例提供的屏幕检测电路的原理及所能实现的有益效果进行介绍：
参照图1，将GP侧的TFT与柔性电路板30中从左至右的前三个第一电平信号端31之间的三条电连接走线、以及数据线控制信号端12与Gate IC之间的三条电连接走线均设置于ITO层，并将走线形式设置为如图2所示zigzag绕线形式，既增大了膜层的方阻，也增加了走线的长度，进而增大了该部分走线的电阻；因Cell test产生的ESD和噪声在大电阻的作用下得到释放，噪声不会进入Gate IC或柔性电路板30内部，以免造成Gate IC或柔性电路板30的功能异常，进而可改善Panel性能，提升画面品质。
图4为图2所示电路对应的一种断电时序图(横坐标表示时间，纵坐标表示电压)，由图4可以看出，由于大的绕线电阻的作用，在Panel关机时，连接到VGL端上的信号的下降速度得以减慢，弱化了栅极控制开关对VGH电压的拉动作用，使得VGH电压的下降速度亦减慢，从而减少了因VGH下降过快造成的残留电荷。
参照图2，将GP侧的TFT与柔性电路板30中从左至右的前三个第一电平信号端31之间的三条电连接走线设置于ITO层，并将该部分走线形式设置为如图2所示zigzag绕线形式，既增大了膜层的方阻，也增加了走线的长度，进而增大了该部分走线的电阻；将数据线控制信号端12与第一电平信号端31之间的三条电连接走线均设置于ITO层，增大了该部分走线的电阻；因Cell test产生的ESD和噪声在大电阻的作用下得到释放，噪声不会进入Gate IC或柔性电路板30内部，以免影响Gate IC或柔性电路板30的功能异常，进而可改善Panel性能，提升画面品质。
图2所示的屏幕检测电路的断电时序图与图4相似，对断电时序的改善原理与图4原理相似，此处不再赘述。
数据线控制信号端12与第一电平信号端31直接相连，而不是进入Panel内部的连接端50，可以直接避免噪声对Gate IC的影响，同时也减小了窄边框技术对该部分走线的影响，使该屏幕检测电路的适用性更强。
基于同一发明构思，本申请实施例提供了一种阵列基板，包括本申请实施例提供的任意一种屏幕检测电路。
基于同一发明构思，本申请实施例提供了一种显示面板，包括本申请实施例提供的任意一种阵列基板。
本申请实施例提供的阵列基板和显示面板，与前面所述的实施例具有相同的发明构思及相同的有益效果，该阵列基板和显示面板中未详细示出的内容可参照前面所述的实施例，在此不再赘述。
在本申请的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本说明书的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述仅是本申请的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (10)

1.一种屏幕检测电路，其特征在于，包括：位于阵列基板非显示区域的屏幕控制信号端和信号线控制开关、以及位于柔性电路板的第一电平信号端，还包括：所述屏幕控制信号端、所述信号线控制开关和所述第一电平信号端之间的走线；
所述屏幕控制信号端、所述信号线控制开关和所述第一电平信号端通过所述走线互相电连接；
所述信号线控制开关与所述屏幕检测电路之外的位于所述阵列基板显示区域的信号线电连接；
所述屏幕控制信号端包括栅线控制信号端和数据线控制信号端，所述信号线控制开关包括位于所述非显示区域的多个栅线控制开关和多个数据线控制开关；
所述栅线控制开关与所述第一电平信号端通过所述走线电连接，所述栅线控制开关与所述第一电平信号端之间的至少部分走线与所述阵列基板中的像素电极处于同一层；
所述数据线控制信号端与所述第一电平信号端通过所述走线电连接，所述数据线控制信号端与所述第一电平信号端之间的至少部分走线与所述阵列基板中的像素电极处于同一层；
所述像素电极的方块电阻大于所述阵列基板中栅极层的方块电阻。
2.根据权利要求1所述的屏幕检测电路，其特征在于，
每个所述栅线控制开关的第一极、第二极分别与所述栅线控制信号端、所述信号线中的一条栅线电连接；
所述栅线控制信号端被配置为通过所述栅线控制开关向所述栅线施加栅线控制信号，所述第一电平信号端被配置为通过所述栅线控制开关将所述栅线的电平调节为第一电平。
3.根据权利要求2所述的屏幕检测电路，其特征在于，
每个所述数据线控制开关的第一极、第二极分别与所述数据线控制信号端、所述信号线中的一条数据线电连接；
所述数据线控制信号端被配置为通过所述数据线控制开关向所述数据线施加数据线控制信号，所述第一电平信号端被配置为通过所述数据线控制开关将所述数据线的电平调节为第一电平。
4.根据权利要求3所述的屏幕检测电路，其特征在于，所述数据线控制信号端与所述第一电平信号端之间的走线包括：所述数据线控制信号端与栅极驱动电路内部的连接端之间的走线、以及所述连接端与所述第一电平信号端之间的走线；
所述数据线控制信号端与所述栅极驱动电路内部的连接端之间、所述连接端通过所述走线与所述第一电平信号端之间均通过所述走线电连接；
所述数据线控制信号端与所述连接端之间的至少部分走线与所述像素电极处于同一层。
5.根据权利要求3所述的屏幕检测电路，其特征在于，所述数据线控制信号端与所述第一电平信号端之间的走线位于栅极驱动电路的外部；
所述数据线控制信号端与所述第一电平信号端之间的至少部分走线与所述像素电极处于同一层。
6.根据权利要求3所述的屏幕检测电路，其特征在于，还包括位于所述非显示区域的两个开关控制信号端、所述开关控制信号端与所述信号线控制开关之间的走线、以及所述开关控制信号端与所述第一电平信号端之间的走线；
两个所述开关控制信号端中的第一个所述开关控制信号端与各所述栅线控制开关的控制极通过所述走线电连接，第二个所述开关控制信号与各所述数据线控制开关的控制极通过所述走线电连接；
两个所述开关控制信号端均与所述第一电平信号端通过所述走线电连接，第一个所述开关控制信号端与所述第一电平信号端之间的至少部分走线与所述像素电极处于同一层；
第一个所述开关控制信号端被配置为向所述栅线控制开关施加开关控制信号以控制所述栅线控制开关的通断，第二个所述开关控制信号端被配置为向所述数据线控制开关施加开关控制信号以控制所述数据线控制开关的通断。
7.根据权利要求2、或权利要求4至6中任一项所述的屏幕检测电路，其特征在于，与所述像素电极处于同一层的至少部分所述走线呈锯齿形或之字形排布。
8.根据权利要求3所述的屏幕检测电路，其特征在于，包括三个所述数据线控制信号端和两个所述栅线控制信号端；
三个所述数据线控制信号端分别与三个子像素单元对应的数据线控制开关的第一极通过所述走线电连接；
两个所述栅线控制信号端中的一个所述栅线控制信号端与奇数行所述栅线对应的所述栅线控制开关的第一极电连接，另一个所述栅线控制信号端与偶数行所述栅线对应的所述栅线控制开关的第一极电连接。
9.一种阵列基板，其特征在于，包括如权利要求1至8中任一项所述的屏幕检测电路。
10.一种显示面板，其特征在于，包括如权利要求9所述的阵列基板。
CN201910577912.8A 2019-06-28 2019-06-28 屏幕检测电路、阵列基板及显示面板 Active CN110286536B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910577912.8A CN110286536B (zh) 2019-06-28 2019-06-28 屏幕检测电路、阵列基板及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910577912.8A CN110286536B (zh) 2019-06-28 2019-06-28 屏幕检测电路、阵列基板及显示面板

Publications (2)

Publication Number Publication Date
CN110286536A CN110286536A (zh) 2019-09-27
CN110286536B true CN110286536B (zh) 2022-04-15

Family

ID=68020111

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910577912.8A Active CN110286536B (zh) 2019-06-28 2019-06-28 屏幕检测电路、阵列基板及显示面板

Country Status (1)

Country Link
CN (1) CN110286536B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11657750B2 (en) 2020-07-08 2023-05-23 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and display panel
CN111883034B (zh) * 2020-07-30 2022-10-25 昆山国显光电有限公司 一种屏幕检测电路及显示面板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103926729B (zh) * 2013-12-31 2017-12-22 上海天马微电子有限公司 一种阵列基板、彩膜基板、触控显示装置及其驱动方法
CN104571720B (zh) * 2015-02-06 2017-07-07 京东方科技集团股份有限公司 一种阵列基板、内嵌式触摸面板和显示装置
CN106098010B (zh) * 2016-08-17 2018-06-05 京东方科技集团股份有限公司 一种阵列基板及显示面板
CN106371255A (zh) * 2016-11-08 2017-02-01 厦门天马微电子有限公司 阵列基板与包含其的显示面板及显示装置
CN206363047U (zh) * 2017-01-16 2017-07-28 京东方科技集团股份有限公司 一种显示面板及显示装置
CN106842749B (zh) * 2017-03-29 2019-11-15 武汉华星光电技术有限公司 液晶显示面板及液晶显示装置
CN109192117B (zh) * 2018-10-18 2020-06-30 武汉华星光电半导体显示技术有限公司 显示面板的测试电路布局构造

Also Published As

Publication number Publication date
CN110286536A (zh) 2019-09-27

Similar Documents

Publication Publication Date Title
CN107861658B (zh) 显示面板和显示装置
US11296125B2 (en) Array substrate and display panel
US20180329544A1 (en) In-cell touch display device and methods for testing and manufacturing the same
CN113383382B (zh) 阵列基板、显示面板、拼接显示面板及显示驱动方法
CN109407425B (zh) 显示装置
KR102107383B1 (ko) 디스플레이 장치용 어레이 기판
JP3964337B2 (ja) 画像表示装置
KR102381850B1 (ko) 표시장치
US8786814B2 (en) Liquid crystal display apparatus
CN108873506B (zh) 母板和母板的测试方法
JP4593904B2 (ja) 液晶表示装置
KR100800330B1 (ko) 라인 온 글래스형 신호라인 검사를 위한 액정표시패널
CN111739453B (zh) 显示面板及显示装置
JP2004133421A (ja) 液晶表示装置、その検査方法及び製造方法
CN113643636B (zh) 显示面板的测试电路和显示装置
US11580895B1 (en) Display panel and display device
KR20070119344A (ko) 액정표시장치용 어레이 기판
CN108681116B (zh) 一种显示面板、检测治具及检测控制方法
CN112255847B (zh) 一种显示模组、显示装置及显示模组的驱动方法
CN110286536B (zh) 屏幕检测电路、阵列基板及显示面板
CN111123591A (zh) 阵列基板、显示面板及显示装置
KR20160102518A (ko) 어레이 기판의 배선구조
CN113140589B (zh) 阵列基板、显示面板及显示装置
CN102640203B (zh) 有源矩阵基板和显示装置
US8599324B2 (en) Liquid crystal display apparatus and array substrate thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant