CN110275843A - 多主机拓扑系统的cpld快取应用 - Google Patents
多主机拓扑系统的cpld快取应用 Download PDFInfo
- Publication number
- CN110275843A CN110275843A CN201810832479.3A CN201810832479A CN110275843A CN 110275843 A CN110275843 A CN 110275843A CN 201810832479 A CN201810832479 A CN 201810832479A CN 110275843 A CN110275843 A CN 110275843A
- Authority
- CN
- China
- Prior art keywords
- node
- bus
- programmable logic
- logic device
- complex programmable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 claims abstract description 22
- 230000015654 memory Effects 0.000 claims description 42
- 238000000034 method Methods 0.000 claims description 11
- 230000005540 biological transmission Effects 0.000 claims description 7
- 230000005611 electricity Effects 0.000 claims description 2
- 238000004891 communication Methods 0.000 description 22
- 238000010586 diagram Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 9
- 238000012360 testing method Methods 0.000 description 9
- 230000000295 complement effect Effects 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 108010028984 3-isopropylmalate dehydratase Proteins 0.000 description 1
- 235000017166 Bambusa arundinacea Nutrition 0.000 description 1
- 235000017491 Bambusa tulda Nutrition 0.000 description 1
- 241001330002 Bambuseae Species 0.000 description 1
- 241001269238 Data Species 0.000 description 1
- 239000004606 Fillers/Extenders Substances 0.000 description 1
- 235000015334 Phyllostachys viridis Nutrition 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000011425 bamboo Substances 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 210000004602 germ cell Anatomy 0.000 description 1
- 230000036541 health Effects 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0016—Inter-integrated circuit (I2C)
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/36—Arbitration
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Multi Processors (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Abstract
本发明公开一种多主机拓扑系统的CPLD快取应用，用于多节点系统，以避免多主机问题出现在共用总线上。系统具有第一节点及第二节点。背板经由系统处理总线耦接至第一节点及第二节点。复杂可编程逻辑装置耦接至系统处理总线。复杂可编程逻辑装置所包含的硬件逻辑对来自第一节点和第二节点的多个总线命令之间进行仲裁。
Description
技术领域
本公开涉及一种多节点系统的命令码，且特别涉及一种在多节点系统中使用复杂可编程逻辑装置作为命令代码(command code)，以避免多主机问题(multi-masterissues)。
背景技术
电子装置，例如服务器，包括多个电子元件连接到各种总线以传送和接收数据和命令。许多服务器具有多个节点连接到背板，以用于共用电源供应器(common powersupply)。背板所连接的总线允许在节点和背板之间交换数据和命令以监视电源供应器。
图1绘示典型现有技术的多节点系统10，多节点系统10可以是服务器或其他大型网络装置。多节点系统10具有连接到两个电源供应单元14和16的背板12。背板12分别经由系统管理(system management，SM)总线线路24和26连接到系统节点20和22。在此例中，两个系统节点20和22都包括各自的基板管理控制器(baseboard management controller，BMC)30和32。BMC 30和32处理通过总线线路24和26的通信。节点20和22通过总线线路24和26以传送信号到背板12。共用SMbus协议(common SMbus protocol)是内部集成电路(inter-integrated circuit，I2C)总线协议。I2C协议是分组交换、单端、串行计算机总线协议。此协议适用于主机或主装置(master)向从装置(slave)传送命令的主从式配置。当在多节点系统中使用I2C协议时，可以有多个主机，因为每个节点(例如节点20和22)可以随时控制连接至背板12的总线线路24和26。背板12经由电源管理总线34向电源供应单元14和16传送命令，并从电源供应单元14和16接收数据。BMC 30和32通过相应的总线(例如SMbus)线路24和26传送和接收来自电源供应单元14和16的命令。
因此，系统10是I2C协议环境的范例，其中多个主机可以驱动连接至背板12的总线。当在I2C拓扑设计中存在两个或更多个可能的主机连接到一个从装置时，可能会出现多主机问题。在这种情况下，每个节点都需要能够存取总线，尽管另一个节点可能正在与背板通信使得总线是忙碌的。为了解决这个问题，在服务器产业中，解决方案是在背板上提供微控制器。微控制器控制来自每个节点的通信，并因此当有多个节点试图使用总线时，微控制器可仲裁争执。此微控制器通常被称为中央讯息控制器(central message controller，CMC)。
图2是使用CMC防止多主机问题的另一现有技术多节点系统50的方块图。多节点系统50的背板52连接到两个电源供应单元54和56。背板52分别经由总线线路64和66连接到系统节点60和62。在这个例子中，系统50的总线线路64和66使用I2C协议。在这个例子中，系统节点60和62都包括各自的BMC 70和72。背板52传送命令给电源供应单元54和56，并接收来自电源供应单元54和56的数据。背板52包括CMC 80，CMC 80执行软件以仲裁来自节点60和62的主机命令之间的争执，从而避免多主机问题。
使用CMC解决多主机问题也引起潜在的问题。由于图2中的CMC 80的操作基本上由纯软件构成，若用于仲裁命令的软件进入死锁(dead lock)状态，CMC通常会导致多节点系统(例如服务器)强制关闭。由于CMC执行软件的潜在不可靠性，此类事件阻碍了服务器连续运行。
因此，需要一种设备能成功地仲裁由系统管理总线所连接的多个节点所发出的多主机命令。还需要一个不依赖软件但能仲裁多主机命令的系统。再者，还需要一种系统，允许多节点系统中的节点获得电源供应单元数据，而不会对节点的基板管理控制器造成额外处理负载。
发明内容
所公开的一种范例为多节点系统，避免多主机问题出现在共用总线上。系统具有第一节点及第二节点。背板经由系统处理总线耦接至第一节点及第二节点。复杂可编程逻辑装置耦接至系统处理总线。复杂可编程逻辑装置的硬件逻辑对来自第一节点和第二节点的多个总线命令之间进行仲裁。
另一范例的方法用以在来自两节点的多个总线命令之间进行仲裁，两节点经由系统处理总线耦接至背板。复杂可编程逻辑装置耦接至系统处理总线。第一命令经由系统处理总线而接收。第二命令经由系统处理总线而接收。复杂可编程总线装置的硬件总线操作，以仲裁第一节点或第二节点是否构成系统管理总线的主机。
为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合附图详细说明如下：
附图说明
图1绘示现有技术的多主机系统的方块图。
图2绘示使用CMC解决多主机问题的现有技术的多主机系统的方块图。
图3绘示使用CPLD装置解决多主机问题的范例性多主机系统的方块图。
图4绘示图3的CPLD装置、电源供应单元及基板处理控制器的功能方块图。
图5绘示可由图3的CPLD执行的I2C命令的表格。
图6及图7绘示依照本公开各种范例的范例性系统的示意图。
【符号说明】
10、50、100：多节点系统
12、52、102：背板
14、16、54、56、104、106：电源供应单元
20、22、60、62、120、122：节点
24、26、64、66、124、126：总线线路
30、32、70、72、130、132：基板管理控制器
34、74、108：电源管理总线
80：CMC
140：复杂可编程逻辑装置(CPLD)
402：主机模块
404、406：从模块
410：快取存储器
600、700：计算系统
602：系统总线
604：存储器
606：ROM
608、718：RAM
610：控制器
612、716：存储装置
614：第一模块
616：第二模块
618：第三模块
620：输入装置
622、714：输出装置
624、708：通信接口
626：传感器
628：快取
630、710：处理器
632：快闪存储器
634：固件
636：显示器
702：芯片组
704：桥接器
706：使用者接口元件
712：固件
具体实施方式
本发明可以以许多不同的形式实施。代表性实施例绘示于附图中，并且将在此处详细描述。本公开为本公开的原理示例或范例，并且非用以将本公开的广泛方面限制于所述实施例。就此而言，例如在摘要、发明内容和实施方式部分中公开但未在权利要求书中明确阐述的要素和限制，不应通过暗示、推断而单独或集体被并入权利要求书中，或被以其他方式限制。为了实施方法详细描述的目的，单数包括复数，反之亦然，除非明确否认；并且用语“包括”意味着“包括但不限于”。再者，近似用语例如“大约”、“几乎”、“基本上”、“近似”等可以在本文中用于表示“正好在”、“接近”、“靠近在”、或“在3-5％之内”、或“在可接收的制造公差内”或其任何逻辑组合。
本公开通过添加复杂可编程逻辑装置(complex programmable logic device，CPLD)来仲裁不同节点之间的总线通信，以解决多节点系统中的多主机问题。CPLD添加于I2C连接的中间，位于每个节点的基板管理控制器和至少一个电源供应单元(power supplyunit，PSU)之间。提供用于配置CPLD上的硬件逻辑门的正确CPLD代码，以处理节点和PSU之间的I2C连接上所发生的多主机情况。因此，仰赖软件进行操作的一般机架管理集成电路可被省略。因此，CPLD及其存储器快取可用于解决具有多主机拓扑的任何系统上的多主机问题，例如使用PMbus的系统，如下面的范例。
图3绘示范例性多节点系统100的方块图，多节点系统100使用CPLD来避免与背板102的节点通信之间的多主机问题。背板102连接到两个PSU104和106。PSU 104和106通过电源管理(power management，PM)总线108连接到背板102。电源管理总线108允许背板102接收来自PSU 104和106的数据。电源管理总线108还允许背板102将控制信号传送到PSU 104和106以管理系统100的电力。
背板102分别经由总线(例如SMbus)线路124和126连接到系统节点120和122。在此例中，系统100的总线线路124和126使用I2C协议。在此例中，系统节点120和122都包括各自的基板管理控制器(baseboard management controller，BMC)130和132。BMC 130和132直接连接到总线线路124和126。在此例中，BMC 130和132通过总线线路124和126处理它们各自节点120和122的通信。BMC 130和132通过总线(例如SMbus)线路124和126向背板102传送命令，并通过总线(例如SMbus)线路124和126接收来自背板102的数据。
背板102包括复杂可编程逻辑装置(CPLD)140，其通过总线(例如SMbus)线路124和126来仲裁来自节点120和122的主机命令之间的争执，藉以避免多主机问题。复杂可编程逻辑装置(CPLD)140是包括许多硬件逻辑门的硬件设备，以允许实现适度复杂的数据处理功能。硬件逻辑门的配置通过代码而实现，以允许CPLD 140执行不同的功能，例如解决多主机问题。CPLD 140包括存储配置代码的非易失性配置存储器。因此，CPLD 140可以在系统启动时立即发生作用。
由于CPLD 140的功能嵌入在硬件逻辑中，因此相较于执行软件的通用控制器，复杂可编程逻辑装置例如CPLD 140是更稳定的装置。在系统100中使用CPLD(例如CPLD 140)可解决在例如系统10(在图1中)的传统多节点系统中所发生的多主机问题。CPLD 140作为BMC 130和132与PSU 104和106的通信之间的媒介。CPLD 140接收来自节点120和节点122的命令，然后决定哪些命令优先。在决定优先顺序之后，CPLD 140接着将命令传递到PSU 104和106。CPLD 140的硬件逻辑也解决已知软件解决方案的不稳定实现方案(例如系统50中使用CMC 80(在图2中))。例如，CPLD 140可以经由系统管理总线线路124从节点120接收第一命令。CPLD 140可以经由系统管理总线线路126从第二节点122接收第二命令。CPLD 140操作硬件逻辑门以仲裁第一节点120或第二节点122是否构成连接至背板102的系统管理总线的主机。
图4是关于PSU 104及BMC 130和132(在图3中)的CPLD 140配置的方块图。在此例中，BMC 130和132分别将来自CPLD 140的I2C命令中继(relay)到节点120和122的相应主板，而且BMC 130和132也分别将来自节点120和122的相应主板的I2C命令中继至CPLD 140。在这种I2C配置中，CPLD 140包括主机模块402，主机模块402向代表节点120和122的从(slave)模块404和406发出命令。在此例中，从模块404和406分别接收来自BMC130和132的命令。主机模块402传送命令至PSU 104和106。
在此例中，标准电源管理总线(power management bus command codes，PMbus)命令代码被存储在CPLD 140的快取存储器410中。因此，CPLD 140可当成系统100的PSU(例如图4中的PSU 104)的存储器快取。如图3所示，CPLD 140通过电源管理总线108使用PMbus命令代码进行通信。如图4所示，例如BMC 130的主机可通过标准PMbus命令代码以存取CPLD140而获得PSU信息。
图5是范例性标准电源管理总线命令代码的表格，可用于多个BMC(例如BMC 130或132(在第3和4图中))的其中一个，以从PSU(例如从图3中的PSU 104和106)获得性能数据。图5绘示不同命令的命令代码和命令名称，这些命令可用于从PSU 104和106获得状态数据。如图5的表格所示，BMC可以通过使用正确的电源管理总线命令来请求数据，例如特定PSU的电压输出、电流输出、温度和风扇状态。
笫6图绘示范例计算系统600，其中计算系统的元件通过总线602而彼此电性通信。系统600包括处理单元(CPU或处理器)630和系统总线602，系统总线602耦接各种系统元件至处理器630，各种元件包括系统存储器604(例如只读存储器(read only memory，ROM)606和随机存取存储器(random access memory，RAM)608)。系统600可包括高速存储器快取，其直接连接至处理器630、或紧密接近处理器630或为处理器630的一部分。如此，系统600可将来自存储器604和/或存储装置612的数据复制到快取628以供处理器630快速存取。以此方式，快取可提供处理器630在等待数据时的性能提升。这些和其他模块可以控制或被配置为控制处理器630以执行各种动作。其他系统存储器604也可供使用。存储器604可以包括具有不同性能特征的多种不同类型的存储器。处理器630可以包括嵌入在存储装置612中的任何一般用途处理器和硬件模块或软件模块，例如第一模块614、第二模块616、和第三模块618。硬件模块或软件模块被配置为控制处理器630，以及将软件命令整合入实际处理器设计的特殊用途处理器。处理器630可以是实质上完全独立的计算系统，其包含多个内核或处理器、总线、存储器控制器、快取等。多内核处理器可以是对称的或不对称的。
为了让使用者能够与计算装置600进行互动，输入设备620被提供作为输入机制。输入装置620可包括用于语音的麦克风、用于手势或图形输入的触控屏幕、键盘、鼠标、动作输入等等。在一些情况下，多模式系统可以让使用者能够提供多种类型的输入，以与系统600通信。此例中也提供输出装置622。通信接口624可以主宰和管理使用者输入和系统输出。
存储装置612可以是用于存储可由计算机存取数据的非易失性存储器。存储装置612可以是磁带盒、快闪存储卡、固态记忆装置、数字多功能碟、卡带(cartridge)、随机存取存储器(RAM)608、只读存储器(ROM)606及其混合。
控制器610可以是系统600上的特殊用途微控制器或处理器，例如BMC。在一些情况下，控制器610可以是智能平台管理接口(intelligent platform management interface，IPMI)的一部分。再者，在一些情况下，控制器610可以嵌入在系统600的主机板或主电路板上。控制器610可以管理系统管理软件和平台硬件之间的接口。控制器610还可以与各种系统装置和元件(内部和/或外部)进行通信，例如控制器或周边元件，如下面进一步描述。
控制器610可以产生通知、警报和/或事件的特定响应，并与远端装置或元件(例如，电子邮件讯息，网络讯息等)通信，以产生用于自动硬件恢复程序的或命令等。管理员还可以与控制器610远端通信，以发起或执行特定的硬件恢复程序或操作，如下面进一步描述。
控制器610还可以包括系统事件日志控制器和/或存储器，用于管理和维护控制器610所接收的事件、警报和通知。例如，控制器610或系统事件日志控制器可以接收来自一个或多个装置及元件的警报或通知，并将警报或通知维护在系统事件日志存储元件中。
快闪存储器632可以是可由系统600用于存储和/或数据传输的电子非易失性计算机存储媒介或芯片。快闪存储器632可以被电性抹除和/或重新编程。例如，快闪存储器632可以包括可抹除可编程只读存储器(erasable programmable read-only memory，EPROM)、电性可抹除可编程只读存储器(electrically erasable programmable read-onlymemory，EEPROM)、ROM、NVRAM或互补金属氧化物半导体(complementary metal-oxidesemiconductor，CMOS)。快闪存储器632可存储当系统600首次通电时由系统600执行的固件634、及特定于固件634的一组配置。快闪存储器632还可以存储固件634所使用的配置。
固件634可以包括基本输入/输出系统或均等物，例如可扩展固件接口(Extensible Firmware Interface，EFI)或统一可扩展固件接口(Unified ExtensibleFirmware Interface，UEFI)。每当系统600启动时，固件634可作为顺序程序而被载入和执行。固件634可基于此组配置来识别、初始化、及测试系统600中存在的硬件。固件634可在系统600上执行自检(例如开机自检(Power-on-Self-Test，POST))。此自检可以测试各种硬件元件的功能，例如硬盘驱动器、光学读取装置、冷却装置、存储器模块、延伸卡等。固件634可以定址和分配存储器604、ROM 606、RAM 608、和/或存储装置612中的区域，以存储操作系统(operating system，OS)。固件634可以载入启动载入器(boot loader)和/或OS，并将系统600的控制权交给OS。
系统600的固件634可以包括固件配置，固件配置定义固件634如何控制系统600中的各种硬件元件。固件配置可以决定系统600中的各种硬件元件的启动顺序。固件634可以提供允许设置各种不同参数的接口，例如UEFI，其可以不同于固件预设配置中的参数。例如，使用者(例如管理员)可以使用固件634来指定时钟和总线速度；定义连接到系统600的周边；设置健康监测(例如，风扇速度和CPU温度限制)；和/或提供影响系统600的整体性能和功率使用的各种其他参数。虽然固件634被绘示为存储在快闪存储器632中，但本领域的具有通常知识将容易认识到固件634可以存储在其他存储器元件中，例如存储器604或ROM606。
系统600可以包括一个或多个传感器626。一个或多个传感器626可以包括例如一个或多个温度传感器、热体(thermal)传感器、氧传感器、化学传感器、噪声传感器、热能(heat)传感器、电流传感器、电压检测器、气流传感器、流量传感器、红外温度计、热通量传感器、温度计、高温计等。一个或多个传感器626可以与处理器、快取628、快闪存储器632、通信接口624、存储器604、ROM 606、RAM 608，控制器610、及存储装置612，例如经由总线602进行通信。一个或多个传感器626与系统中的其他元件之间的通信也可以经由一个或多个不同方式，例如经由I2C、一般用途输出(general purpose output，GPO)及类似物。系统600上不同类型的传感器(例如传感器626)也可以向控制器610报告例如冷却风扇速度、电力状态、OS状态、硬件状态等的参数。系统600可以使用显示器636来提供与控制器610或处理器630所执行的应用有关的图形。
图7绘示具有芯片组架构的范例计算系统700的示意图，可用于执行所述方法或运作，以及产生和显示图形化使用者接口(graphical user interface，GUI)。计算系统700可以包括可用来实现所公开的技术的计算机硬件、软件和固件。系统700可以包括处理器710，处理器710代表各种物理和/或逻辑资源，其能够执行软件、固件和硬件，以进行上述运算。处理器710可以与芯片组702通信，芯片组702可以控制处理器710的输出入。在此范例中，芯片组702将讯息输出到输出装置714，例如显示器，并且可以读取讯息并将讯息写入存储装置716，存储装置716可以包括例如磁媒介和固态媒介。芯片组702还可以从RAM 718读取数据并将数据写入到RAM 718中。桥接器704接口(interface)于各种使用者接口元件706，以接口于芯片组702。使用者接口元件706可以包括键盘、麦克风、触碰检测-处理电路，以及例如鼠标的指向设备。
芯片组702也可以接口于一个或多个通信接口708，通信接口708可具有多种物理接口。该通信接口可以包括有线和无线局域网络的接口、宽带带无线网络的接口、和个人局域网络的接口。再者，机器可以通过使用者接口元件706接收来自使用者的输入并执行适当的功能，例如通过使用处理器710解译输入的浏览功能。
再者，芯片组702也可以与固件712通信，固件712可以在通电时由计算系统700执行。固件712可以基于固件配置来识别、初始化和测试存在于计算机系统700中的硬件。固件712可以在系统700上执行自检(例如POST)。自检可以测试各种硬件元件702-718的功能。固件712可以定址和分配RAM存储器718中的区域以存储OS。固件712可以载入启动载入器和/或OS，并且将系统700的控制权交给OS。在一些情况下，固件712可以与硬件元件702-710和714-718通信。于此，固件712可以通过芯片组702而通信于硬件元件702-710和714-718，和/或通过一个或多个其他元件而通信于硬件元件702-710和714-718。在一些情况下，固件712可以直接通信于硬件元件702-710和714-718。
可以理解的是，范例系统600和700可以具有多于一个的处理器(例如630、710)，或者可以是一组或一群(cluster)连网在一起的计算机装置的其中一部分，以提供更强的处理能力。
如在本申请中所使用的术语“元件”、“模块”、“系统”或类似用语，通常是指与计算机相关的实体，或者硬件(例如电路)、硬件和软件、软件或与具有一个或多个特定功能的操作机器相关的实体。例如，元件可以是但不限于是在处理器(例如，数字信号处理器)上运行的行程(process)、处理器、物件、执行文件(executable)、线程(thread of execution)、程序、和/或计算机。为了说明，在控制器上运行的应用程序以及控制器都可以是元件。一个或多个元件可以驻留在行程和/或线程内，并且元件可以位于一台计算机上和/或分布在两台或多台计算机之间。此外，“装置”可以以特别设计的硬件形式出现；通过在其上执行软件而特别制造的通用硬件，此软件使得硬件执行特定功能；存储在计算机可读取媒介上的软件；或其组合。
此处所使用的术语仅用于描述特定实施例的目的，而不用意于限制本发明。如本文所使用的，除非上下文另外清楚地指出，否则单数形式“一”、“一个”和“该”也意于包括复数形式。此外，就在详细描述和/或权利要求书中使用术语“包括”、“包含”、“具”、“具有”、“有”或其变体的范围而言，这些术语用意在于包括以类似于术语“包括”的方式。
除非另外定义，否则此处使用的所有术语(包括技术和科学术语)具有与本发明所属领域的技术人员通常理解的相同含义。应进一步理解的是，例如在常用字典中定义的那些术语应被解释为具有与其在相关领域的上下文中的含义一致的含义，并且不会被理解为理想化或过度形式化的意义，除非明确如此定义。
综上所述，虽然本发明已以实施例公开如上，然其并非用以限定本发明。本发明所属领域技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视所附权利要求书界定范围为准。
Claims (10)
1.一种多节点系统，包括：
第一节点；
第二节点；
背板，经由系统处理总线耦接至该第一节点及该第二节点；以及
复杂可编程逻辑装置，耦接至该系统处理总线，该复杂可编程逻辑装置所包含的硬件逻辑对来自该第一节点和该第二节点的多个总线命令之间进行仲裁。
2.如权利要求1所述的多节点系统，其中该系统处理总线为I2C协议。
3.如权利要求1所述的多节点系统，还包括电源供应单元，经由电源管理总线耦接至该背板。
4.如权利要求3所述的多节点系统，其中该复杂可编程逻辑装置包括存储器，该存储器包含多个电源管理命令，其中该复杂可编程逻辑装置经由该电源管理总线而接收来自该电源供应单元的性能数据。
5.如权利要求4所述的多节点系统，其中该第一与该第二节点藉由传送请求至该复杂可编程逻辑装置以取得该电源供应单元的性能数据。
6.一种仲裁方法，用以仲裁两节点之间的多个命令，该两节点经由系统处理总线耦接至背板，该仲裁方法包括：
耦接复杂可编程逻辑装置至该系统处理总线；
经由该系统处理总线接收来自第一节点的第一命令；
经由该系统处理总线接收来自第二节点的第二命令；以及
操作该复杂可编程总线装置的硬件逻辑，以仲裁该第一节点或该第二节点是否构成该系统管理总线的主机。
7.如权利要求6所述的仲裁方法，其中该系统处理总线为I2C协议。
8.如权利要求6所述的仲裁方法，其中电源供应单元经由电源管理总线耦接至该背板。
9.如权利要求8所述的仲裁方法，其中该复杂可编程逻辑装置包括存储器，该存储器包含多个电源管理命令，该方法还包括由该复杂可编程逻辑装置经由该电源管理总线接收来自该电源供应单元的性能数据。
10.如权利要求9所述的仲裁方法，还包括由该第一节点传送请求至该复杂可编程逻辑装置以要求该电源供应单元的性能数据。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/921,092 US20190286590A1 (en) | 2018-03-14 | 2018-03-14 | Cpld cache application in a multi-master topology system |
| US15/921,092 | 2018-03-14 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110275843A true CN110275843A (zh) | 2019-09-24 |
Family
ID=63294123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810832479.3A Pending CN110275843A (zh) | 2018-03-14 | 2018-07-26 | 多主机拓扑系统的cpld快取应用 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20190286590A1 (zh) |
| EP (1) | EP3540605A1 (zh) |
| JP (1) | JP6866975B2 (zh) |
| CN (1) | CN110275843A (zh) |
| TW (1) | TWI670604B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111176939A (zh) * | 2019-12-20 | 2020-05-19 | 苏州浪潮智能科技有限公司 | 一种基于cpld的多节点服务器的管理系统及方法 |
| CN112000501A (zh) * | 2020-08-07 | 2020-11-27 | 苏州浪潮智能科技有限公司 | 一种多节点分区服务器访问i2c设备的管理系统 |
| CN113608607A (zh) * | 2021-09-30 | 2021-11-05 | 阿里云计算有限公司 | 多节点服务器控制方法和多节点服务器 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111813731B (zh) * | 2020-06-11 | 2022-10-25 | 中国长城科技集团股份有限公司 | 一种内存信息的读取方法、装置、服务器及介质 |
| CN112181078B (zh) * | 2020-09-25 | 2022-11-04 | 苏州浪潮智能科技有限公司 | 一种服务器以及计算机系统 |
| CN113110953A (zh) * | 2021-04-14 | 2021-07-13 | 山东英信计算机技术有限公司 | 一种多分区多节点服务器的报错收集方法 |
| CN113127302B (zh) * | 2021-04-16 | 2023-05-26 | 山东英信计算机技术有限公司 | 一种板卡gpio的监控方法和装置 |
| CN113835762B (zh) * | 2021-08-13 | 2023-09-01 | 苏州浪潮智能科技有限公司 | 硬盘背板默认配置更新方法及系统 |
| CN113872796B (zh) * | 2021-08-26 | 2024-04-23 | 浪潮电子信息产业股份有限公司 | 服务器及其节点设备信息获取方法、装置、设备、介质 |
| JP7384523B2 (ja) * | 2022-02-21 | 2023-11-21 | Ｎｅｃプラットフォームズ株式会社 | リクエスト制御システム、リクエスト制御方法及びプログラム |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102253872A (zh) * | 2011-07-07 | 2011-11-23 | 浪潮电子信息产业股份有限公司 | Cpci刀片服务器中冗余管理模块的实现方法 |
| CN102713885A (zh) * | 2010-01-29 | 2012-10-03 | 惠普发展公司，有限责任合伙企业 | 用于插入器板的方法和系统 |
| CN102841869A (zh) * | 2012-07-03 | 2012-12-26 | 深圳市邦彦信息技术有限公司 | 一种基于fpga的多通道i2c控制器 |
| US20140344389A1 (en) * | 2013-05-17 | 2014-11-20 | Hon Hai Precision Industry Co., Ltd. | Server having multiple nodes and method for dynamically setting master node of the server |
| US20150067226A1 (en) * | 2013-09-03 | 2015-03-05 | Hewlett-Packard Development Company, L.P. | Backplane controller to arbitrate multiplexing of communication |
| CN105335328A (zh) * | 2015-10-30 | 2016-02-17 | 上海斐讯数据通信技术有限公司 | 一种背板i2c总线死锁的消除方法、系统及电子设备 |
| CN206894335U (zh) * | 2017-04-21 | 2018-01-16 | 深圳市同泰怡信息技术有限公司 | 一种bbu冗余的双控存储产品 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7246256B2 (en) * | 2004-01-20 | 2007-07-17 | International Business Machines Corporation | Managing failover of J2EE compliant middleware in a high availability system |
| US8032745B2 (en) * | 2005-12-20 | 2011-10-04 | International Business Machines Corporation | Authentication of I2C bus transactions |
| US20080109672A1 (en) * | 2006-11-08 | 2008-05-08 | Sicortex, Inc | Large scale computing system with multi-lane mesochronous data transfers among computer nodes |
| US20090024724A1 (en) * | 2007-07-17 | 2009-01-22 | Tyan Computer Corporation | Computing System And System Management Architecture For Assigning IP Addresses To Multiple Management Modules In Different IP Configuration |
| US8552843B2 (en) * | 2008-02-12 | 2013-10-08 | Smk Manufacturing | Universal remote controller having home automation function |
| US9069929B2 (en) * | 2011-10-31 | 2015-06-30 | Iii Holdings 2, Llc | Arbitrating usage of serial port in node card of scalable and modular servers |
| JP5822019B2 (ja) * | 2012-03-30 | 2015-11-24 | 富士通株式会社 | 電力供給制御装置、中継ノード装置、有線アドホックネットワークシステム、および電力供給制御方法 |
| US10275004B2 (en) * | 2014-06-04 | 2019-04-30 | Intel Corporation | Data center management |
| CN104035831A (zh) * | 2014-07-01 | 2014-09-10 | 浪潮(北京)电子信息产业有限公司 | 一种高端容错计算机管理系统及方法 |
| TWI559148B (zh) * | 2015-05-11 | 2016-11-21 | 廣達電腦股份有限公司 | 自動硬體恢復方法及自動硬體恢復系統 |
| US10402207B2 (en) * | 2016-06-16 | 2019-09-03 | Quanta Computer Inc. | Virtual chassis management controller |
-
2018
- 2018-03-14 US US15/921,092 patent/US20190286590A1/en not_active Abandoned
- 2018-07-09 TW TW107123741A patent/TWI670604B/zh active
- 2018-07-26 CN CN201810832479.3A patent/CN110275843A/zh active Pending
- 2018-08-17 EP EP18189431.2A patent/EP3540605A1/en not_active Ceased
- 2018-09-12 JP JP2018170957A patent/JP6866975B2/ja active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102713885A (zh) * | 2010-01-29 | 2012-10-03 | 惠普发展公司，有限责任合伙企业 | 用于插入器板的方法和系统 |
| CN102253872A (zh) * | 2011-07-07 | 2011-11-23 | 浪潮电子信息产业股份有限公司 | Cpci刀片服务器中冗余管理模块的实现方法 |
| CN102841869A (zh) * | 2012-07-03 | 2012-12-26 | 深圳市邦彦信息技术有限公司 | 一种基于fpga的多通道i2c控制器 |
| US20140344389A1 (en) * | 2013-05-17 | 2014-11-20 | Hon Hai Precision Industry Co., Ltd. | Server having multiple nodes and method for dynamically setting master node of the server |
| US20150067226A1 (en) * | 2013-09-03 | 2015-03-05 | Hewlett-Packard Development Company, L.P. | Backplane controller to arbitrate multiplexing of communication |
| US9460042B2 (en) * | 2013-09-03 | 2016-10-04 | Hewlett Packard Enterprise Development Lp | Backplane controller to arbitrate multiplexing of communication |
| CN105335328A (zh) * | 2015-10-30 | 2016-02-17 | 上海斐讯数据通信技术有限公司 | 一种背板i2c总线死锁的消除方法、系统及电子设备 |
| CN206894335U (zh) * | 2017-04-21 | 2018-01-16 | 深圳市同泰怡信息技术有限公司 | 一种bbu冗余的双控存储产品 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111176939A (zh) * | 2019-12-20 | 2020-05-19 | 苏州浪潮智能科技有限公司 | 一种基于cpld的多节点服务器的管理系统及方法 |
| CN112000501A (zh) * | 2020-08-07 | 2020-11-27 | 苏州浪潮智能科技有限公司 | 一种多节点分区服务器访问i2c设备的管理系统 |
| CN113608607A (zh) * | 2021-09-30 | 2021-11-05 | 阿里云计算有限公司 | 多节点服务器控制方法和多节点服务器 |
| CN113608607B (zh) * | 2021-09-30 | 2022-04-01 | 阿里云计算有限公司 | 多节点服务器控制方法和多节点服务器 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP3540605A1 (en) | 2019-09-18 |
| US20190286590A1 (en) | 2019-09-19 |
| TWI670604B (zh) | 2019-09-01 |
| TW201939297A (zh) | 2019-10-01 |
| JP2019160279A (ja) | 2019-09-19 |
| JP6866975B2 (ja) | 2021-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110275843A (zh) | 多主机拓扑系统的cpld快取应用 | |
| US9965367B2 (en) | Automatic hardware recovery system | |
| JP6686266B2 (ja) | リモートシステム復旧のためのシステムおよび方法 | |
| US10126954B1 (en) | Chipset and server system using the same | |
| JP2017224272A (ja) | ハードウェア障害回復システム | |
| EP3761168A1 (en) | Method and system for remote selection of boot device | |
| MX2014001056A (es) | Método y sistema para construir un sistema informatico de baja potencia. | |
| US9880858B2 (en) | Systems and methods for reducing BIOS reboots | |
| TWI559148B (zh) | 自動硬體恢復方法及自動硬體恢復系統 | |
| US10852352B2 (en) | System and method to secure FPGA card debug ports | |
| TWI739127B (zh) | 提供系統資料之方法、系統及伺服器 | |
| EP3461064A1 (en) | Method and system for automatically configuring fanout mode of a network switch port in an interconnected network | |
| US10712795B2 (en) | Power supply unit fan recovery process | |
| TW202026938A (zh) | 經由邊帶介面恢復場域可程式閘陣列韌體之系統及方法 | |
| US20190137567A1 (en) | Systems and methods for debugging access | |
| JP6703045B2 (ja) | 機器ラック及び機器ラックからの状態報告を保証する方法 | |
| Intel | ||
| Intel | Intel® Desktop Board DH61SA Technical Product Specification | |
| Intel | ||
| Intel | ||
| Zhang et al. | Taurus Online Job Submission System | |
| TWI658367B (zh) | 硬體資源擴充系統 | |
| US20100174839A1 (en) | Main board system and method for setting main board system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20190924 |