CN110265081A - 校准芯片电压的方法、装置、烧录器及存储介质 - Google Patents

校准芯片电压的方法、装置、烧录器及存储介质 Download PDF

Info

Publication number
CN110265081A
CN110265081A CN201910563482.4A CN201910563482A CN110265081A CN 110265081 A CN110265081 A CN 110265081A CN 201910563482 A CN201910563482 A CN 201910563482A CN 110265081 A CN110265081 A CN 110265081A
Authority
CN
China
Prior art keywords
chip
value
voltage
actual measurement
true
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910563482.4A
Other languages
English (en)
Other versions
CN110265081B (zh
Inventor
苏龙健
许超超
黎晓琛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BUILDWIN INTERNATIONAL (ZHUHAI) LTD.
Original Assignee
Jian Rong Semiconductor (shenzhen) Co Ltd
Jianrong Integrated Circuit Technology Zhuhai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jian Rong Semiconductor (shenzhen) Co Ltd, Jianrong Integrated Circuit Technology Zhuhai Co Ltd filed Critical Jian Rong Semiconductor (shenzhen) Co Ltd
Priority to CN201910563482.4A priority Critical patent/CN110265081B/zh
Publication of CN110265081A publication Critical patent/CN110265081A/zh
Application granted granted Critical
Publication of CN110265081B publication Critical patent/CN110265081B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/20Initialising; Data preset; Chip identification

Landscapes

  • Measurement Of Current Or Voltage (AREA)

Abstract

本公开涉及一种校准芯片电压的方法、装置、烧录器及存储介质。其中,一种校准芯片电压的方法包括获得芯片的实测VDDIO1值和实测对地IO电压值;根据芯片的实测VDDIO1值和实测对地IO电压值获得芯片的真实VDDIO2值;根据芯片的真实VDDIO2值以及芯片内部的BG_AD值获得所述芯片的第二基准电压值。本公开内容提供的一种烧录器包括ADC1引脚、烧录引脚、ADC2引脚、处理模块,其中,ADC1引脚用于获得芯片的实测VDDIO1值,烧录引脚用于连接芯片的电源和信号引脚,ADC2引脚用于获得芯片的实测对地IO电压值。

Description

校准芯片电压的方法、装置、烧录器及存储介质
技术领域
本公开涉及半导体领域,更具体地,涉及一种校准芯片电压的方法、装置、烧录器及存储介质。
背景技术
烧录器是一种可以在可编程的集成电路写上程序数据的工具,其主要用于微控制单元(Microcontroller Unit,简称为MCU)或存储器之类的芯片的编程(或称刷写)。由于芯片的电压离散性问题,所以需要烧录器对芯片的电压进行校准。
但是,当芯片放置在烧录器的座子上时或者在自动烧录机台上顶针接触下量产时,经常会出现接触不良、线长等原因导致的接触电阻大(尤其在机台量产时)的问题,导致最终校准后电压的误差大。
发明内容
本公开提供了一种校准芯片电压的方法、装置、烧录器及存储介质,其降低了校准芯片电压的误差。
按照本公开内容的第一方面,本公开提供了一种校准芯片电压的方法,包括:
获得芯片的实测VDDIO1值和实测对地IO电压值;
根据芯片的实测VDDIO1值和实测对地IO电压值获得芯片的真实VDDIO2值;
根据芯片的真实VDDIO2值以及芯片内部的BG_AD值获得芯片的第二基准电压值。
按照本公开内容的第二方面,本公开提供了一种校准芯片电压的装置,包括:
实测电压值获取模块,用于获得芯片的实测VDDIO1值和实测对地IO电压值;
真实电压值获取模块,用于根据芯片的实测VDDIO1值和实测对地IO电压值获得芯片的真实VDDIO2值;以及
基准电压值获取模块,用于根据芯片的真实VDDIO2值以及芯片内部的BG_AD值获得芯片的第二基准电压值。
按照本公开内容的第三方面,本公开提供了一种烧录器,包括:
ADC1引脚,用于获得芯片的实测VDDIO1值;
烧录引脚,用于连接芯片的电源和信号引脚;
ADC2引脚,用于获得芯片的实测对地IO电压值;以及
处理模块,用于根据芯片的实测VDDIO1值和实测对地IO电压值获得芯片的真实VDDIO2值;以及根据芯片的真实VDDIO2值以及芯片内部的BG_AD值获得芯片的第二基准电压值。
按照本公开内容的第四方面,本公开提供了一种存储介质,其上存储有可执行指令,该可执行指令被执行时执行如第一方面所述的方法。
经由上述公开内容可知,本公开提供的一种校准芯片电压的方法、装置、烧录器及存储介质,通过使用烧录器ADC2引脚测量芯片的对地IO电压值,根据芯片的实测VDDIO1值和对地IO电压值获得芯片的真实VDDIO2值,再根据芯片的真实VDDIO2值以及芯片内部的BG_AD值获得芯片的第二基准电压值,从而获得更为准确的芯片基准电压值。
附图说明
为了更清楚地说明本公开实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本公开的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1是本公开具体实施方式中提供的一种烧录器与芯片的连接关系图;
图2是本公开具体实施方式中提供的一种校准芯片电压的方法流程图;
图3是本公开具体实施方式中提供的另一种烧录器与芯片的连接关系图;
图4是本公开具体实施方式中提供的另一种校准芯片电压的方法流程图;
图5是本公开具体实施方式中提供的一种校准芯片电压的装置结构图。
其中:
10-烧录器;11-ADC1引脚;12-烧录引脚;13-ADC2引脚;20-芯片;31-实测电压值获取模块;32-真实电压值获取模块;33-基准电压值获取模块。
具体实施方式
为了使本公开的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本公开进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本公开,并不用于限定本公开。此外,下面所描述的本公开的各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
烧录器是一种可以在可编程的集成电路写上程序数据的工具,其主要用于MCU或存储器之类的芯片的编程(或称刷写)。由于芯片的电压离散性问题,所以需要烧录器对芯片的电压进行校准。
按照本公开内容的一个实施例,本公开内容提供了一种烧录器,如图1所示,该烧录器10通过与芯片20连接对芯片20的电压进行校准。该烧录器10包括ADC1引脚11和烧录引脚12,且ADC1引脚11与烧录引脚12均与芯片20连接。其中,ADC1引脚11用于获得芯片20的实测VDDIO1值,烧录引脚12用于连接芯片20的电源和信号引脚,其中,芯片的信号引脚可以为串行外设接口(Serial Peripheral Interface,简称为SPI)、通用串行总线(UniversalSerial Bus,简称为USB)等。
按照本公开内容的另一个实施例,本公开提供了一种校准芯片电压的方法,如图2所示,包括以下步骤:
A1、获得芯片20的实测VDDIO1值;
烧录器10ADC1引脚11测量芯片20的VDDIO1值;
A2、获得芯片20内部的BG_AD值;
烧录器10获得芯片20内部测量的BG_AD值;
A3、获得芯片20的第一基准电压值(VBG1值);
烧录器10根据芯片20的VDDIO1值以及芯片20内部的BG_AD值获得芯片20的第一基准电压值(VBG1值);
A4、将VBG1值写入芯片20。
烧录器10将计算获得的VBG1值写入芯片20内部存储器。
其中,内部存储器用于存储芯片20的信息。
其中,步骤A3中根据VDDIO1值以及BG_AD值获得芯片20的第一基准电压值(VBG1值)的具体计算方式可以采用如下方式:
在上述计算方式中,1024可以通过芯片模拟数字转换器(Analog-to-DigitalConverter,简称为ADC)的精度获得。
但是,由于芯片20放置在烧录器10的座子上时或者在自动烧录机台上顶针接触下量产时,经常会出现接触不良、线长等原因导致的接触电阻大(尤其在机台量产时),导致最终校准后电压误差大。按照如图2所示的校准芯片20电压的方法计算出来的电压和实际电压的比较,从下表可以看到平均差值为57.7mV:
其中,VBAT_Actu1表示实际电压值,VBAT_Theo1表示按照如图2所示的校准芯片20电压的方法计算出来的电压,第一偏移表示VBAT_Theo1值与VBAT_Actu1值之差。
其中,实际电压值可以通过万用表测量获得。
其中,VBAT是芯片的一个电压,其主要通过BG电压换算得到,VBAT电压的计算是在外部应用上进行,烧录器10只负责提供一个准确的VBG值给到外部应用。
按照本公开内容的另一个实施例,本公开内容提供了一种烧录器,该烧录器10与芯片20的连接关系如图3所示,其中,烧录器10通过ADC1引脚11、烧录引脚12、ADC2引脚13与芯片20进行连接,其中ADC1引脚11用于获得芯片20的实测VDDIO1值,烧录引脚12用于连接芯片20的电源和信号引脚,其中,芯片的信号引脚可以为串行外设接口(SerialPeripheral Interface,简称为SPI)、通用串行总线(Universal Serial Bus,简称为USB)等,ADC2引脚13用于获得芯片20的实测对地IO电压值。
该实施例提供的烧录器10还包括处理模块,用于根据芯片20的实测VDDIO1值和实测对地IO电压值获得芯片20的真实VDDIO2值;以及根据芯片20的真实VDDIO2值以及芯片20内部的BG_AD值获得芯片20的第二基准电压值。
按照本公开内容的再一个实施例,本公开内容提供了一种校准芯片电压的方法,如图4所示,包括如下步骤:
B1、获得芯片20的实测VDDIO1值;
烧录器10ADC1引脚11测量芯片20的实测VDDIO1值;
B2、获得芯片20的实测对地IO电压值;
烧录器10ADC2引脚13测量芯片20的实测对地IO电压值。
B3、获得真实VDDIO2值;
烧录器10根据芯片20的实测VDDIO1值和芯片20的实测对地IO电压值获得芯片20的真实VDDIO2值。
具体实施方式可以为:根据芯片20的实测VDDIO1值与芯片20的实测对地IO电压值之差获得芯片20的真实VDDIO2值,计算方式可以采用如下方式:
VDDIO2=VDDIO1-IO
B4、获得芯片20内部的BG_AD值;
烧录器10获得芯片20内部测量的BG_AD值。
B5、获得芯片20的第二基准电压值(VBG2值);
烧录器10根据芯片20的真实VDDIO2值以及芯片20内部的BG_AD值获得芯片20的第二基准电压值(VBG2值)。
具体实施方式可以为:根据芯片20内部的BG_AD值与设定值之商获得系数值,根据系数值与芯片20的真实VDDIO2值之积获得芯片20的第二基准电压值(VBG2值)。
其中,设定值可以通过芯片ADC的精度获得,在本公开内容的具体实施例中可以将芯片ADC精度设置为10位,即设定值对应为1024,计算方式可以采用如下方式:
B6、将VBG2值写入芯片20。
将芯片20的第二基准电压值(VBG2值)写入芯片20内部存储器。
其中,内部存储器用于存储芯片20的信息。
按照上述校准芯片20电压的方法计算出来的VBAT电压和实际VBAT电压的比较,可以看到平均差值为6.2mV,如下表所示:
其中,VBAT_Actu2表示实际电压值,VBAT_Theo2表示按照如图4所示的校准芯片20电压的方法计算出来的电压,第二偏移表示VBAT_Theo2值与VBAT_Actu2值之差。
其中,实际电压值可以通过万用表测量获得。
本公开主要使用烧录器10ADC2引脚13测量芯片20的IO(置低位)电压,就获得一个对地的电压(电压越低,说明接触越完好)来检测芯片20是否接触良好。但是,在机台上这个IO的对地电压基本都略大,如果设定的电压安全范围较小又影响着烧良率,导致失败率升高,不利于生产。
所以用这个IO对地电压偏置来修正VDDIO电压,获得更准确的VDDIO电压,这样做即使接触变差,接触电阻变大,都可以通过这种校准方式来解决,并得到准确的校准电压。
因此,由此方法获得更为准确的芯片Bandgap电压,之后对于VBAT的测量可以更为准确,也提高了该工序的可靠性。
按照本公开内容的又一实施例,本公开内容还提供了一种校准芯片电压的装置,如图5所示,包括:
实测电压值获取模块31,用于获得芯片的实测VDDIO1值和实测对地IO电压值;
真实电压值获取模块32,用于根据芯片的实测VDDIO1值和实测对地IO电压值获得芯片的真实VDDIO2值;以及
基准电压值获取模块33,用于根据芯片的真实VDDIO2值以及芯片内部的BG_AD值获得芯片的第二基准电压值。
其中,真实电压值获取模块32具体可以用于根据芯片的实测VDDIO1值与芯片的实测对地IO电压值之差获得芯片的真实VDDIO2值。
基准电压值获取模块33具体可以用于根据芯片内部的BG_AD值与设定值之商获得系数值,根据系数值与芯片的真实VDDIO2值之积获得芯片的第二基准电压值。
本实施例提供的校准芯片电压的装置的具体实现过程可以参考上述实施例提供的校准芯片电压的方法对应获得。
按照本公开内容的又一实施例,本公开内容还提供了一种存储介质,其上存储有可执行指令,该可执行指令被执行时执行如上述的校准芯片电压的方法。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块,或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
在上述实施例中,可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时,可以全部或部分地以计算机程序产品的形式实现。计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时,全部或部分地产生按照本公开所述的流程或功能。计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。计算机指令可以存储在计算机可读存储介质中,或者从一个计算机可读存储介质向另一个计算机可读存储介质传输,例如,计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线)或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。可用介质可以是磁性介质,(例如,软盘、硬盘、磁带)、光介质(例如,DVD)、或者半导体介质(例如固态硬盘Solid State Disk)等。
需要说明的是,本公开内容中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。对于方法类实施例而言,由于其与产品类实施例相似,所以描述的比较简单,相关之处参见产品实施例的部分说明即可。
还需要说明的是,在本公开内容中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本公开内容。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本公开内容中所定义的一般原理可以在不脱离本公开内容的精神或范围的情况下,在其它实施例中实现。因此,本公开内容将不会被限制于本公开内容所示的这些实施例,而是要符合与本公开内容所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种校准芯片电压的方法,包括:
获得芯片的实测VDDIO1值和实测对地IO电压值;
根据所述芯片的实测VDDIO1值和实测对地IO电压值获得所述芯片的真实VDDIO2值;
根据所述芯片的真实VDDIO2值以及所述芯片内部的BG_AD值获得所述芯片的第二基准电压值。
2.如权利要求1所述的校准芯片电压的方法,所述根据所述芯片的实测VDDIO1值和实测对地IO电压值获得所述芯片的真实VDDIO2值具体包括:
根据所述芯片的实测VDDIO1值与所述芯片的实测对地IO电压值之差获得所述芯片的真实VDDIO2值。
3.如权利要求1所述的校准芯片电压的方法,所述根据所述芯片的真实VDDIO2值以及所述芯片内部的BG_AD值获得所述芯片的第二基准电压值具体包括:
根据所述芯片内部的BG_AD值与设定值之商获得系数值,根据所述系数值与所述芯片的真实VDDIO2值之积获得所述芯片的第二基准电压值。
4.如权利要求1所述的校准芯片电压的方法,还包括:将所述芯片的第二基准电压值写入所述芯片。
5.一种校准芯片电压的装置,包括:
实测电压值获取模块,用于获得芯片的实测VDDIO1值和实测对地IO电压值;
真实电压值获取模块,用于根据所述芯片的实测VDDIO1值和实测对地IO电压值获得所述芯片的真实VDDIO2值;以及
基准电压值获取模块,用于根据所述芯片的真实VDDIO2值以及所述芯片内部的BG_AD值获得所述芯片的第二基准电压值。
6.如权利要求5所述的校准芯片电压的装置,所述真实电压值获取模块具体用于根据所述芯片的实测VDDIO1值与所述芯片的实测对地IO电压值之差获得所述芯片的真实VDDIO2值。
7.如权利要求5所述的校准芯片电压的装置,所述基准电压值获取模块具体用于根据所述芯片内部的BG_AD值与设定值之商获得系数值,根据所述系数值与所述芯片的真实VDDIO2值之积获得所述芯片的第二基准电压值。
8.如权利要求5所述的校准芯片电压的装置,还包括刷写模块,所述刷写模块用于将所述芯片的第二基准电压值写入所述芯片。
9.一种烧录器,包括:
ADC1引脚,用于获得芯片的实测VDDIO1值;
烧录引脚,用于连接所述芯片的电源和信号引脚;
ADC2引脚,用于获得所述芯片的实测对地IO电压值;以及
处理模块,用于根据所述芯片的实测VDDIO1值和实测对地IO电压值获得所述芯片的真实VDDIO2值;以及根据所述芯片的真实VDDIO2值以及所述芯片内部的BG_AD值获得所述芯片的第二基准电压值。
10.一种存储介质,其上存储有可执行指令,该可执行指令被执行时执行如权利要求1-4任一项所述的方法。
CN201910563482.4A 2019-06-26 2019-06-26 校准芯片电压的方法、装置、烧录器及存储介质 Active CN110265081B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910563482.4A CN110265081B (zh) 2019-06-26 2019-06-26 校准芯片电压的方法、装置、烧录器及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910563482.4A CN110265081B (zh) 2019-06-26 2019-06-26 校准芯片电压的方法、装置、烧录器及存储介质

Publications (2)

Publication Number Publication Date
CN110265081A true CN110265081A (zh) 2019-09-20
CN110265081B CN110265081B (zh) 2021-04-23

Family

ID=67921950

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910563482.4A Active CN110265081B (zh) 2019-06-26 2019-06-26 校准芯片电压的方法、装置、烧录器及存储介质

Country Status (1)

Country Link
CN (1) CN110265081B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110597529A (zh) * 2019-09-29 2019-12-20 上海菱沃铂智能技术有限公司 一种用于微控制器参数校准的烧录器及烧录方法
CN111257626A (zh) * 2020-02-26 2020-06-09 深圳市元征科技股份有限公司 一种芯片内部基准电压标定方法及装置
CN116298473A (zh) * 2023-05-17 2023-06-23 湖南大学 芯片引脚电压的非接触测量方法、装置、设备和介质
CN117214663A (zh) * 2023-09-14 2023-12-12 南京天易合芯电子有限公司 一种系统级芯片测试板的应用方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105021865A (zh) * 2015-06-04 2015-11-04 深圳市芯海科技有限公司 一种可补偿的电压测量方法
CN105159379A (zh) * 2015-08-12 2015-12-16 周海波 一种基于多电压基准的校准装置及方法
US20180252750A1 (en) * 2011-11-23 2018-09-06 Analog Devices Global Current measurement
CN108564984A (zh) * 2017-12-27 2018-09-21 北京兆易创新科技股份有限公司 一种闪存芯片测试方法和系统
CN110231510A (zh) * 2018-03-05 2019-09-13 无锡华润矽科微电子有限公司 提高芯片内部基准电压值精度的校准系统及方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180252750A1 (en) * 2011-11-23 2018-09-06 Analog Devices Global Current measurement
CN105021865A (zh) * 2015-06-04 2015-11-04 深圳市芯海科技有限公司 一种可补偿的电压测量方法
CN105159379A (zh) * 2015-08-12 2015-12-16 周海波 一种基于多电压基准的校准装置及方法
CN108564984A (zh) * 2017-12-27 2018-09-21 北京兆易创新科技股份有限公司 一种闪存芯片测试方法和系统
CN110231510A (zh) * 2018-03-05 2019-09-13 无锡华润矽科微电子有限公司 提高芯片内部基准电压值精度的校准系统及方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110597529A (zh) * 2019-09-29 2019-12-20 上海菱沃铂智能技术有限公司 一种用于微控制器参数校准的烧录器及烧录方法
CN111257626A (zh) * 2020-02-26 2020-06-09 深圳市元征科技股份有限公司 一种芯片内部基准电压标定方法及装置
CN111257626B (zh) * 2020-02-26 2022-06-17 深圳市元征科技股份有限公司 一种芯片内部基准电压标定方法及装置
CN116298473A (zh) * 2023-05-17 2023-06-23 湖南大学 芯片引脚电压的非接触测量方法、装置、设备和介质
CN116298473B (zh) * 2023-05-17 2023-08-08 湖南大学 芯片引脚电压的非接触测量方法、装置、设备和介质
CN117214663A (zh) * 2023-09-14 2023-12-12 南京天易合芯电子有限公司 一种系统级芯片测试板的应用方法
CN117214663B (zh) * 2023-09-14 2024-03-29 南京天易合芯电子有限公司 一种系统级芯片测试板的应用方法

Also Published As

Publication number Publication date
CN110265081B (zh) 2021-04-23

Similar Documents

Publication Publication Date Title
CN110265081A (zh) 校准芯片电压的方法、装置、烧录器及存储介质
US8239581B2 (en) Data storage device compatible with multiple interconnect standards
CN102188244B (zh) 局部线圈、磁共振设备及显示局部线圈状态变化的方法
CN108549606A (zh) 接口测试方法及装置
CN103901336A (zh) 一种集成电路芯片内部参考电压的校准方法、装置
US9702681B2 (en) System and method for temperature compensation of measurement machine
CN101986360A (zh) 基于Android操作系统手机的湿度报警方法
CN111856243B (zh) 一种自动化电流测量精度测试系统及方法
CN105900039A (zh) 为多个存储器技术提供平台支持的设备、系统和方法
CN108286946B (zh) 传感器位置标定和数据拼接的方法及系统
CN105628211A (zh) 一种温度测量方法,终端和服务器
CN103308814A (zh) 用于检测监测系统中的不正确接线或配置的系统和方法
CN106197745A (zh) 体温计及其测量方法
US9581621B2 (en) Method of calculating current correction formula for power strip, current measuring method, and power strip
JP6482784B2 (ja) 欠陥のある電気ケーブルの特定
CN112731815A (zh) 一种提高模拟量采集精度的方法
CN111693922A (zh) 一种阻抗测试仪自动校验系统
KR102127794B1 (ko) 데이터 신호 식별 장치 및 이를 이용하는 데이터 복구 시스템
US20150292908A1 (en) Integrated hardware and software for probe
CN114355208A (zh) 一种电池故障确定方法、装置、电子设备及存储介质
US8731867B2 (en) System and method for measuring performance of electronic products
CN107179452B (zh) 组合插槽和底板识别
KR102127768B1 (ko) Cob 타입의 usb 메모리 장치의 데이터 복구 방법
CN114117244A (zh) 一种元器件关系的识别方法及电子设备
US9360524B2 (en) Testing system for serial interface

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220412

Address after: Rooms 1306-1309, 13 / F, 19 science Avenue West, Hong Kong Science Park, Shatin, New Territories, China

Patentee after: BUILDWIN INTERNATIONAL (ZHUHAI) LTD.

Address before: Room 1302, yuemeite building, 1 Gaoxin South 7th Road, Yuehai street, Nanshan District, Shenzhen, Guangdong 518000

Patentee before: Jianrong semiconductor (Shenzhen) Co.,Ltd.

Patentee before: Jianrong integrated circuit technology (Zhuhai) Co., Ltd