CN110249531A - 用于域间缓冲级的接地中间器件 - Google Patents
用于域间缓冲级的接地中间器件 Download PDFInfo
- Publication number
- CN110249531A CN110249531A CN201980000888.XA CN201980000888A CN110249531A CN 110249531 A CN110249531 A CN 110249531A CN 201980000888 A CN201980000888 A CN 201980000888A CN 110249531 A CN110249531 A CN 110249531A
- Authority
- CN
- China
- Prior art keywords
- circuit
- ground
- noise amount
- medially
- domain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
描述了用于接地中间缓冲的技术,其可以有效地使用缓冲级的任一侧上的电路域的参考地,以生成用于一个或多个信号缓冲器的一个或多个中间地。例如,该参考地中的一个参考地具有第一接地噪声量,另一个参考地具有大于或小于该第一量的第二接地噪声量,并且生成该中间地以具有在第一和第二量之间的相应接地噪声量。该接地中间缓冲器可以相对于该中间地执行信号缓冲,从而通过缓冲级的信号和接地路径减少跨越电路域的接地噪声耦合。
Description
优先权要求和相关申请的交叉引用
本专利文件要求于2018年10月25日提交的申请号为16/171,357、发明名称为“用于域间缓冲级的接地中间器件”的美国非临时专利申请的权益和优先权。
技术领域
本发明总体涉及电子电路。更具体地,本发明的实施例涉及用于例如在具有不同参考时钟的射频电路之间等的电路域之间缓冲级的接地中间器件(intermediation)。
背景技术
许多集成电路包括多个功能电路块或域。通常,每个域都有自己的电源电压和自己的参考地。一些域可能相对嘈杂,这可能导致其参考地信号上出现相对更多的噪声。在一些这样的集成电路中,在域之间传送诸如射频时钟和/或数据信号的数字信号。当这些信号在具有不同参考地的不同域上传送时,某些参考地信号上相对于其他参考地信号存在的各种噪声量会影响各种电路的性能。例如,不同的接地噪声量可以影响信号边沿的时序,其可以表现为各种类型的噪声,包括频谱相位噪声。
发明内容
实施例包括用于接地中间缓冲的电路、装置和方法,其可以有效地使用缓冲级的任一侧上的电路域的参考地来为一个或多个信号缓冲器生成一个或多个中间地。例如,其中一个参考地具有第一接地噪声量,另一参考地具有大于或小于该第一量的第二接地噪声量,并且生成该多个中间地以具有在该第一量和该第二量之间的相应接地噪声量。接地中间缓冲器可以相对于该中间地执行信号缓冲,从而通过缓冲级的信号和接地路径减少跨越电路域的接地噪声耦合。
根据一组实施例,提供了一种集成电路系统。该系统包括接地中间缓冲子系统,包括:接地中间电路,耦合在第一电路域的第一电路地和第二电路域的第二电路地之间,以生成中间地,使得该第一电路域的操作在该第一电路地上产生第一接地噪声量,该第二电路域的操作在该第二电路地上产生第二接地噪声量,并且生成该中间地以具有在该第一接地噪声量和该第二接地噪声量之间的第三接地噪声量;和信号缓冲电路,以该中间地为参考,并且具有响应于缓冲输入而生成的缓冲输出,该缓冲输入与该第一电路域的信号输出节点耦合,该缓冲输出与该第二电路域的信号输入节点耦合。
根据另一组实现方式,提供了一种接地中间缓冲器。该接地中间缓冲器包括用于响应于第一电路域的第一电路地和第二电路域的第二电路地,生成中间地的装置,其中该第一电路域的操作在该第一电路地上产生第一接地噪声量并且该第二电路域的操作在该第二电路地上产生第二接地噪声量,并且生成该中间地以具有在该第一接地噪声量和该第二接地噪声量之间的第三接地噪声量。该接地中间缓冲器还包括用于中继射频信号的装置,包括:用于从该第一电路域接收该射频信号的装置;用于以该中间地为参考,缓冲该射频信号以输出对应于该射频信号的缓冲信号的装置;和用于将该缓冲信号发送到该第二电路域的装置。
根据另一组实施例,提供了一种用于接地中间缓冲的方法。该方法包括:响应于第一电路域的第一电路地和第二电路域的第二电路地,生成中间地,其中该第一电路域的操作在该第一电路地上产生第一接地噪声量,并且该第二电路域的操作在该第二电路地上产生第二接地噪声量,并且生成该中间地以具有在该第一接地噪声量和该第二接地噪声量之间的第三接地噪声量;从该第一电路域接收射频信号;以该中间地为参考,缓冲该射频信号以输出对应于该射频信号的缓冲信号;以及将该缓冲信号发送到该第二电路域。
附图说明
本文提及的并且构成本文一部分的附图示出了本公开的实施例。附图连同说明书一起用于解释本发明的原理。
图1示出了说明性的集成电路环境;
图2示出了根据各种实施例的具有新颖的接地中间缓冲子系统的说明性集成电路环境的一部分;
图3示出了根据各种实施例的说明性接地中间缓冲器的实施例的电路图;
图4示出了根据各种实施例的具有接地中间缓冲器的另一实现方式的说明性集成电路环境的一部分;以及
图5示出了根据各种实施例的用于接地中间缓冲的说明性方法的流程图。
在附图中,类似的组件和/或特征可以具有相同的参考标号。此外,可以通过在参考标号之后增加区分相似组件的第二标号来区分相同类型的各种组件。如果在说明书中仅使用第一参考标号,则该描述适用于具有相同的第一参考标号的任何一个类似组件,而与第二参考标号无关。
具体实施方式
在以下描述中,提供了许多具体细节以便透彻理解本发明。然而,本领域技术人员应理解,可以在没有这些细节中的一个或多个的情况下实现本发明。在其他示例中,出于简洁的目的,将不描述本领域中已知的特征和技术。
为了上下文,图1示出了说明性集成电路环境100。图示的环境100示出了简化部分的集成电路105,其具有两个电路域110和缓冲器120。例如,每个电路域110是射频电路,其对例如数字时钟或数据信号等信号执行功能。如图所示,每个电路域110具有自己的电源电压112和自己的参考地114。电路域110可以相对于每个电路域趋于产生的相应噪声量和/或每个电路域的相应噪声灵敏度而不同。
例如,假设第一电路域110a包括相对安静且噪声敏感的电路,而第二电路域110b包括相对嘈杂的电路。在许多情况下,片上接地不与稳定的接地参考耦合。因此,电路域110b的噪声电路可以在第二电路域110b的参考地114b处观察到的接地信号上产生噪声。这种噪声可以通过集成电路105的浮动接地路径耦合在电路域110之间。例如,如图所示,各种电路域110的参考地114通常可以通过一个或多个键合线等与集成电路105的公共接地节点130(例如,接地引脚)耦合;并且接地节点130(例如,“片上接地”)可以与一些外部接地参考134(例如,“片外接地”,“绝对接地”等)耦合。一些集成电路使用各种类型的网格和/或其他技术来最小化跨越公共接地节点130(例如,和/或跨越键合线、接地平面等)的接地噪声的耦合。
除了经由域间接地信号路径的电路域110之间的噪声耦合之外,噪声还可以在数字(例如,时钟和/或数据)信号路径之间耦合。当将数字信号从第一电路域110a传送到第二电路域110b时,来自第二电路域110b的噪声可以耦合回第一电路域110a,从而不利地影响第一电路域110a的噪声敏感电路的性能。在这种情况下,数字信号可以通过中间缓冲器120来传递,以帮助将第一电路域110a的电路与第二电路域110b产生的噪声隔离。
传统方法倾向于采用通过域间信号路径和域间接地路径限制域间噪声耦合有效地消除了电路域110之间的噪声耦合。然而,这样的方法未能认识到噪声也可以通过随同添加缓冲器120而一起添加的接地路径耦合。如图所示,缓冲器120还包括缓冲地124。缓冲地124通常物理耦合到一些本地参考地,例如参考地114a或参考地114b。无论缓冲地124是物理耦合到更安静的参考地114a还是更嘈杂的参考地114b,物理耦合都可以倾向于允许通过缓冲器120跨越电路域110的接地噪声耦合。
本文描述的实施例寻求通过缓冲器120减少跨越电路域110的接地噪声耦合。实施例包括新颖的接地中间缓冲器,其可以有效地使用缓冲级的任一侧上的电路域的参考地来为一个或多个信号缓冲器生成一个或多个中间地。例如,其中一个参考地具有第一接地噪声量,另一参考地具有大于或小于该第一量的第二接地噪声量,并且生成该中间地以具有在该第一量和该第二量之间的相应接地噪声量。该接地中间缓冲器可以相对于该中间地执行信号缓冲,从而通过缓冲级的信号和接地路径减少跨越电路域的接地噪声耦合。
该接地中间缓冲器可以通过引入一个或多个中间地来有效地产生较小的增量(较小的参考地反弹),而并非在源信号(以第一电路域中的源地为参考)和接收地(在具有不同噪声量的第二电路域中)之间具有一个大的增量;并且该参考地和信号可以通过这些较小的参考地反弹传送。这种方法可以提供许多特点。一个特点是接地反弹的影响将表现为小的信号效应,因为源信号和每个后续接收地之间的增量可以足够小,而不会引起大的信号行为。另一个特点是,由于频谱相位噪声和其他噪声往往会按功率增加,而接地反弹则按电压划分,频谱相位噪声和其他噪声的量将根据中间级的数量趋于减少。
图2示出了根据各种实施例的具有新颖的接地中间缓冲子系统210的说明性集成电路环境200的一部分。为了上下文,所示环境200示出了第一电路域110a和第二电路域110b。每个电路域110可以包括由相应的电源电压112驱动、以相应的参考地114为参考、并且对诸如时钟或数据信号等的信号215(例如,射频信号)进行操作的任何合适的电路。假设电路域110中的一个电路域比另一个更嘈杂,使得其相应的参考地114倾向于具有更多的接地噪声。例如,第一(或第二)电路域110a可以是产生较大的接地噪声量的相对嘈杂电路,第二(或第一)电路域110b可以是产生较小的接地噪声量的相对安静电路,使得两个参考地114的噪声水平之间存在大的增量。例如,波形250a表示具有较小的接地噪声量的说明性第一参考地114a的波形,而波形250b表示具有较大的接地噪声量的说明性第二参考地114b的波形。
第一电路域110a和第二电路域110b可以一起操作作为信号215的信号路径的一部分,使得信号215通常从第一电路域110a传送到第二电路域110b。然而,如上面图1所述,通常希望以避免将来自电路域110之一的噪声耦合到另一个电路域的方式传送信号215。例如,直接耦合电路域110的信号和参考地端可以允许噪声通过信号和参考地路径在两个电路域110之间耦合。可以添加信号缓冲器以减轻通过信号路径的噪声的耦合,并且可以使用技术来避免噪声通过参考地路径的耦合,但是添加具有其自身接地的缓冲器可以添加新的路径,而噪声可以通过该路径跨越电路域110耦合。
接地中间缓冲子系统210的实施例寻求在信号路径中提供一个或多个信号缓冲域,同时还减轻通过信号缓冲域的接地路径的噪声的耦合。如图所示,接地中间缓冲子系统210的实施例包括一个或多个接地中间缓冲域205,每个接地中间缓冲域包括接地中间体(intermediator)230和信号缓冲器220。接地中间体230的实施例耦合在第一参考地114a(即,第一电路域110a的电路地)和第二参考地114b(即,第二电路域110b的电路地)之间以生成中间地235。第一电路域110a的操作在第一参考地114a上产生第一接地噪声量,第二电路域110b的操作在第二参考地114b上产生第二接地噪声量,并且生成中间地235以具有在该第一接地噪声量和该第二接地噪声量之间的第三接地噪声量。波形250c表示具有在该第一接地噪声量和该第二接地噪声量之间的接地噪声量的说明性的中间参考235的波形。
接地中间缓冲子系统210的一些实施例还包括电源电压中间体225(例如,或在每个接地中间缓冲级中的电源电压中间体225的实例)。如图所示,第一电路域110a由第一电源电压112a驱动,第二电路域110b由第二电源电压112b驱动,并且电源电压中间体的实施例耦合在第一电源电压112a和第二电源电压112b之间,以生成中间电源电压237。在一些实施例中,接地中间体230和电源电压中间体225耦合在一起(例如,经由旁路电容器或其他组件),以确保每个接地中间缓冲域205中的中间地235和中间电源电压237彼此跟随。
信号缓冲器220的实施例可以具有响应于缓冲输入而生成的缓冲输出。例如,缓冲输入与第一电路域110a的信号输出节点耦合,通过该信号输出节点接收如第一电路域110a输出的第一版本的信号215a,并且该缓冲输出与第二电路域110b的信号输入节点耦合,响应于接收第一版本的信号215a而通过该信号输入节点发送缓冲版本的信号215b。信号缓冲器220可以实现为任何合适的缓冲器。在一些实现方式中,信号缓冲器220是电压缓冲器(例如,电压跟随器或具有非单位增益的缓冲放大器),例如,其中第一电路域110a的输出处的阻抗水平高于第二电路域110b的输入处的阻抗水平。在其他实现方式中,信号缓冲器220是电流缓冲器(例如,电流跟随器或具有非单位增益的缓冲放大器),例如,其中第一电路域110a的输出处的阻抗水平低于第二电路域110b的输入处的阻抗水平。信号缓冲器220的实施例以由接地中间体230生成的中间地235为参考。在一些实施例中,信号缓冲器220由电源电压中间体225生成的中间电源电压237驱动。
接地中间缓冲子系统210的一些实施例包括多个接地中间缓冲域205。每个接地中间缓冲域205可以具有信号缓冲器220的相应实例和接地中间体230的相应实例。在一些实现方式中,每个接地中间缓冲域205还包括自己的电源电压中间体225的相应实例。例如,接地中间体的第一实例230a耦合在第一参考地114和接地中间体的第二实例230b(未示出)之间,并且接地中间体的第二实例230b耦合在接地中间体的第一实例230a和第二参考地114b之间。任何合适数量的接地中间体230的实例可以耦合在第一和第二参考地114之间(如图2所示,接地中间体230a...230n)。
在具有多个接地中间缓冲域205的实施例中,接地中间体230的每个实例生成各自的中间地235。依次从第一参考地114a移动到第二参考地114b,可以生成每个相应的中间地235以具有逐渐接近第二参考地114b的接地噪声量的相应接地噪声量。例如,如图所示,第一中间参考235a具有大于第一参考地114a的接地噪声量的接地噪声量(如波形250a和波形250c之间的差异所示)。第N中间地235n具有比第一中间参考235a的接地噪声逐渐多的接地噪声(如波形250c和波形250d之间的差异所示),但是仍然少于第二参考地114b的接地噪声(如波形250d和波形250b之间的差异所示)。因此,虽然在两个参考地114之间存在相对大的接地噪声增量,但是在每个渐进式接地中间缓冲域205之间依次存在明显更小的接地噪声增量。
在这样的实施例中,序列中信号缓冲器220的每个相应实例可以依次从信号缓冲器220的前一实例接收一个版本的信号215。例如,信号缓冲器220a可以从第一电路域110a接收信号215a并输出第一缓冲信号215b,下一个信号缓冲器220b(未示出)可以从第一信号缓冲器220a接收信号215b并输出第二缓冲信号215c,以此类推,直到第N信号缓冲器220n可以从前一信号缓冲器220n-1接收信号215n并将最终缓冲信号215n+1输出到第二电路域110b。信号缓冲器220的每个实例可以参考由接地中间体230的对应实例生成的相应中间地235。此外,在一些实现方式中,每个接地中间缓冲域205包括电源电压中间体225的相应实例,其生成对应的中间电源电压237;并且信号缓冲器220的每个实例可以由电源电压中间体225的相应实例生成的相应的中间电源电压237驱动。
图3示出了根据各种实施例的说明性的接地中间缓冲器300的实施例的电路图。图示的接地中间缓冲器300可以代表图2的接地中间缓冲子系统210中的单个接地中间缓冲域205j(例如,作为仅具有单个接地中间缓冲域205的接地中间缓冲子系统210的实现方式,或者作为接地中间缓冲子系统210的多域实现方式中的第J个接地中间缓冲域205)。接地中间缓冲器300包括接地中间体230、电源电压中间体225和信号缓冲器220。
如图所示,接地中间体230耦合在两个地之间,其可以是两个参考地114(在单域实现方式中)、两个中间地235(在多域实现方式中)、或者一个参考地114和一个中间地235。接地中间体230可以实现为一个或多个电阻器。在一些实现方式中,电阻器(或一个或多个电阻器)是固定电阻器。在其他实现方式中,电阻器(或一个或多个电阻器)是可变电阻器。在其他实施例中,使用一个或多个固定或可变电容器来实现接地中间体230。如图所示,信号缓冲器220可以在接地中间体230的两个部分之间(例如,在两个可以相同或不同的电阻器之间)。
类似地,电源电压中间体225可以耦合在两个电压之间,该两个电压可以是两个电源电压112(在单域实现方式中)、两个中间电源电压237(在多域实现方式中)、或者一个电源电压112和一个中间电源电压237。电源电压中间体225可以实现为一个或多个电阻器(例如,固定的或可变的)。在其他实现方式中,使用一个或多个固定或可变电容器来实现电源电压中间体225。信号缓冲器220可以在电源电压中间体225的两个部分之间(例如,在两个可以相同或不同的电阻器之间)。
一些实施例还包括耦合在接地中间缓冲域205的电源和地之间的旁路电容器310(或其他旁路元件)。这可以帮助确保每个接地中间缓冲域205的电源和地彼此跟随。在一些实现方式中,旁路电容器310的实例是在每一信号缓冲器220级之前和/或之后。在其它实现方式中,旁路电容器310处于第一输入级和最终输出级,且不处于中间信号缓冲器220级中。在这样的实现方式中,每个中间级中的接地中间体230和电源电压中间体225的本地实例可以在这些中间级之间的噪声电平的逐渐变化的背景下有效地确保电源和地跟随。
信号缓冲器220可以使用一个或多个反相器来实现。如图所示,接收信号215j(以第一地114j或235j为参考)交流耦合到自偏置反相器320a中(使用耦合在其输入和输出节点之间的大连接电阻器315)。连接电阻器315有效地从接地中间缓冲域205的输入侧上的第一地和电源组合传送到接地中间缓冲域205(例如,多域实现方式中的后续域)的输出处的后续地和电源组合。可以根据下限和上限来选择连接电阻器315的值。可以设置下限以避免影响输入和输出域中的每个域的特性;并且可以设置上限,使得通过反相器的电流足够小,而不会影响第一电路域110a、第二电路域110b或任何接地中间缓冲域205的DC或AC电压电平。在一些实现方式中,使用一对反相器320。在这对反相器320中,一个或两个可以是自偏置反相器。例如,第二反相器320b被示为可选地为自偏置反相器(例如,通过使用耦合在其输入和输出节点之间的大连接电阻器),或者非自偏置反相器(例如,通过在其输入和输出节点之间具有开路)。使用一对反相器320可以在信号215通过每个接地中间缓冲域205时保持信号215的极性,并且还可以提供附加特征(例如,附加缓冲)。
图3的电路实现方式表示用于实现新颖的接地中间缓冲的示例方法,如本文所述。图4示出了根据各种实施例的具有接地中间缓冲器410的另一实现方式的说明性集成电路环境400的一部分。为了上下文,所示环境400示出了第一电路域110a和第二电路域110b,每个电路域由相应的电源电压112驱动、以相应的参考地114为参考、并且在信号215上操作。图示的接地中间缓冲器410包括用于响应于第一电路域110的第一电路地(参考地114a)和第二电路域110b的第二电路地(参考地114b),生成中间地的装置430。第一电路域110a的操作在该第一电路地上产生第一接地噪声量,第二电路域110b的操作在该第二电路地上产生第二接地噪声量,并且生成该中间地以具有在该第一接地噪声量与该第二接地噪声量之间的第三接地噪声量。
接地中间缓冲器410还包括用于中继射频信号的装置420。用于中继射频信号的装置420包括用于从第一电路域110a接收射频信号的装置422,用于缓冲射频信号424的装置,和用于将缓冲信号发送到第二电路域110b的装置426。用于缓冲射频信号424的装置以中间地参考,以输出对应于射频信号的缓冲信号。在一些实施例中,接地中间缓冲器410包括用于响应于第一电路域110a的第一电源电压112a和第二电路域112b的第二电源电压112b,生成中间电源电压的装置440。在这样的实施例中,用于缓冲的装置424可以由中间电源电压驱动。
在一些实施例中,该用于生成中间地的装置430包括用于生成从第一中间地到第N中间地的多个中间地的装置,该第一中间地最接近地耦合到该第一电路地,该第N中间地最接近地耦合到该第二电路地。例如,生成该N个中间地中的每一个中间地以具有各自不同的接地噪声量,使得对于该N个中间地中的任何第K个中间地(GK)(例如,在第一和第二参考地114之间依次耦合),GK的相应接地噪声量更接近该第一接地噪声量,GK+1的相应接地噪声量更接近该第二接地噪声量。在一些这样的实施例中,每个GK的相应接地噪声量与每个GK+1的相应接地噪声量相差基本恒定的噪声增量。在一些实施例中,该用于生成中间电源电压的装置440可以与该用于生成中间地的装置430类似地实施。例如,该用于生成中间电源电压的装置440可以包括用于生成从第一中间电源电压到第N中间电源电压的多个中间电源电压的装置,该第一中间电源电压最接近地耦合到该第一电源电压并且相对于该多个中间电源电压中的所有其他中间电源电压具有最接近该第一电源电压的电压电平的相应电压电平,并且该第N中间电源电压最接近地耦合到该第二电源电压并且相对于该多个中间电源电压中的所有其他中间电源电压具有最接近该第二电源电压的电压电平的相应电压电平。
在一些实施例中,该用于生成中间地的装置430和/或该用于生成中间电源电压的装置440可以是动态响应的。在一些实现方式中,该用于生成中间地的装置430可响应于该第一电路地和该第二电路地(和/或用于生成多个中间地中的特定一个中间地的装置可响应于该用于生成该多个中间地中的一个或两个相邻的中间地的装置),以动态地调节该第三接地噪声量以保持在该第一接地噪声量和该第二接地噪声量之间。例如,一个或多个可变元件可以动态调节它们各自的值,以产生保持在该第一接地噪声量和该第二接地噪声量之间的噪声量,即使该第一接地噪声量和/或该第二接地噪声量发生变化时也是如此。可以使用反馈电路、具有用于不同条件的查找表的状态机、由处理器实现的机器学习算法或以任何其他合适的方式来实现动态响应。
图5示出了根据各种实施例的用于接地中间缓冲的说明性方法500的流程图。方法500的实施例在阶段504开始,通过响应于第一电路域的第一电路地和第二电路域的第二电路地而生成中间地,其中该第一电路域的操作在该第一电路地上产生第一接地噪声量,并且该第二电路域的操作在该第二电路地上产生第二接地噪声量,并且生成该中间地以具有在该第一接地噪声量和该第二接地噪声量之间的第三接地噪声量。在一些实施例中,在阶段504的生成包括生成依次从第一中间地到第N中间地的多个中间地,使得序列中该N个中间地的任何第K个中间地(GK)相比于序列中该N个中间地的任何下一个中间地(GK+1)具有更接近该第一接地噪声量的相应接地噪声量。在一些实施例中,阶段504的生成包括响应于该第一接地噪声量和/或该第二接地噪声量的变化,动态地调节该第三接地噪声量以保持在该第一接地噪声量和该第二接地噪声量之间。
在一些实施例中,在阶段506,响应于该第一电路域的第一电源电压和该第二电路域的第二电源电压,可以生成中间电源电压。在阶段508,实施例可以从该第一电路域接收射频信号。在阶段512,实施例可以参考该中间地(例如,并且由该中间电源电压驱动),缓冲该射频信号,以输出对应于该射频信号的缓冲信号。在阶段516,实施例可以将该缓冲信号发送到该第二电路域。
应理解,当元件或组件在本文中被称为“连接到”或“耦合到”另一元件或组件时,它可以连接或耦合到另一元件或组件,或者也可以存在中间元件或组件。相反,当元件或组件被称为“直接连接到”或“直接耦合到”另一元件或组件时,在它们之间不存在中间元件或组件。应理解,尽管这里可以使用术语“第一”、“第二”、“第三”等来描述各种元件或组件,但是这些元件、组件、区域不应受这些术语的限制。这些术语仅用于将一个元件、组件与另一个元件、组件区分开来。因此,在不脱离本发明的教导的情况下,下面讨论的第一元件、组件可以被称为第二元件、组件。如这里所使用的,术语“逻辑低”、“低状态”、“低电平”、“逻辑低电平”、“低”或“0”可互换使用。术语“逻辑高”、“高状态”、“高电平”、“逻辑高电平”、“高电平”或“1”可互换使用。
如本文所用,术语“一”,“一个”和“该”可包括单数和复数引用。将进一步理解,当在本说明书中使用时,术语“包括”、“包含”、“具有”及其变体指定所述特征、步骤、操作、元件和/或组件的存在,但不排除存在或添加一个或多个其他特征、步骤、操作、元件、组件和/或其组。相反,当在本说明书中使用时,术语“由......组成”指定所述特征、步骤、操作、元件和/或组件,并且排除了附加特征、步骤、操作、元件和/或组件。此外,如本文所使用的,词语“和/或”可以指代并涵盖一个或多个相关所列项目的任何可能组合。
虽然这里参考说明性实施例描述了本发明,但是该描述并不旨在以限制意义来解释。相反,说明性实施例的目的是使本领域技术人员更好地理解本发明的精神。为了不模糊本发明的范围,省略了众所周知的方法和制造技术的许多细节。参考说明书,对于本领域技术人员来说,对说明性实施例以及其他实施例的各种修改将是显而易见的。因此,所附权利要求旨在涵盖任何这样的修改。
此外,可以有利地使用本发明的优选实施例的一些特征而无需相应地使用其他特征。因此,前面的描述应该被认为仅仅是对本发明原理的说明,而不是对其的限制。本领域技术人员将理解落入本发明范围内的上述实施例的变型。因此,本发明不限于上面讨论的特定实施例和图示,而是由所附权利要求及其等同物限制。
Claims (20)
1.一种集成电路系统,包括:
接地中间缓冲子系统,包括:
接地中间电路,耦合在第一电路域的第一电路地和第二电路域的第二电路地之间,以生成中间地,使得所述第一电路域的操作在所述第一电路地上产生第一接地噪声量,所述第二电路域的操作在所述第二电路地上产生第二接地噪声量,并且生成所述中间地以具有在所述第一接地噪声量和所述第二接地噪声量之间的第三接地噪声量;和
信号缓冲电路,以所述中间地为参考,并且具有响应于缓冲输入而生成的缓冲输出,所述缓冲输入与所述第一电路域的信号输出节点耦合,所述缓冲输出与所述第二电路域的信号输入节点耦合。
2.如权利要求1所述的集成电路系统,其中所述接地中间电路包括电阻器,所述电阻器具有与所述第一电路地耦合的第一侧,以及与所述第二电路地耦合的第二侧,使得所述中间地位于所述电阻器的第一侧或第二侧。
3.如权利要求2所述的集成电路系统,其中所述电阻器是可变电阻器。
4.如权利要求1所述的集成电路系统,其中:
所述第一电路域由第一电源电压驱动;
所述第二电路域由第二电源电压驱动;
所述接地中间缓冲子系统还包括耦合在所述第一电源电压和所述第二电源电压之间的电源电压中间电路,以生成中间电源电压;以及
所述信号缓冲电路由所述中间电源电压驱动。
5.如权利要求4所述的集成电路系统,其中:
所述接地中间缓冲子系统包括耦合在所述第一电源电压和所述第一电路地之间的第一旁路电容器,以及耦合在所述第二电源电压和所述第二电路地之间的第二旁路电容器。
6.如权利要求1所述的集成电路系统,其中:
所述信号缓冲电路包括以所述中间地为参考的一对反相器,所述一对反相器中的至少一个是自偏置反相器。
7.如权利要求1所述的集成电路系统,其中:
接地中间缓冲子系统包括多个接地中间电路和多个信号缓冲电路;
所述接地中间电路是所述多个接地中间电路中与所述第一电路地耦合的第一接地中间电路,以生成第一中间地,以具有在所述第一接地噪声量和所述第二接地噪声量之间的所述第三接地噪声量;
所述多个接地中间电路的第二接地中间电路耦合在所述第一中间地和所述第二电路地之间,以生成第二中间地,以具有在所述第三接地噪声量和所述第二接地噪声量之间的第四接地噪声量;
所述信号缓冲电路是所述多个信号缓冲电路中的第一信号缓冲电路,所述第一信号缓冲电路以所述第一中间地为参考,并具有响应于与所述信号输出节点耦合的第一缓冲输入而生成的第一缓冲输出;以及
所述多个信号缓冲电路的第二信号缓冲电路以所述第二中间地为参考,并具有响应于与所述第一缓冲输出耦合的第二缓冲输入而生成的第二缓冲输出,所述第二缓冲输出与所述信号输入节点耦合。
8.如权利要求1所述的集成电路系统,其中所述第一接地噪声量大于所述第二接地噪声量。
9.如权利要求1所述的集成电路系统,还包括:
所述第一电路域;和
所述第二电路域。
10.如权利要求9所述的集成电路系统,还包括:
具有主接地节点的芯片,
其中所述第一电路域和所述第二电路域中的每一个是设置在所述芯片上的相应射频电路,
其中所述第一电路地与所述主接地节点耦合,并且
其中所述第二电路地与所述主接地节点耦合。
11.一种接地中间缓冲器,包括:
用于响应于第一电路域的第一电路地和第二电路域的第二电路地,生成中间地的装置,其中所述第一电路域的操作在所述第一电路地上产生第一接地噪声量并且所述第二电路域的操作在所述第二电路地上产生第二接地噪声量,并且生成所述中间地以具有在所述第一接地噪声量和所述第二接地噪声量之间的第三接地噪声量;和
用于中继射频信号的装置,包括:
用于从所述第一电路域接收所述射频信号的装置;
用于以所述中间地为参考,缓冲所述射频信号以输出对应于所述射频信号的缓冲信号的装置;和
用于将所述缓冲信号发送到所述第二电路域的装置。
12.如权利要求11所述的接地中间缓冲器,其中:
所述用于生成的装置包括用于生成从第一中间地到第N中间地的多个中间地的装置,所述第一中间地最接近地耦合到所述第一电路地,所述第N中间地最接近地耦合到所述第二电路地,
其中,生成所述N个中间地中的每一个中间地以具有各自不同的接地噪声量,使得对于所述N个中间地中的任何第K个中间地GK,GK的相应接地噪声量更接近所述第一接地噪声量,GK+1的相应接地噪声量更接近所述第二接地噪声量。
13.如权利要求12所述的接地中间缓冲器,其中每个GK的相应接地噪声量与每个GK+1的相应接地噪声量相差基本恒定的噪声增量。
14.如权利要求11所述的接地中间缓冲器,其中:
所述用于生成的装置响应于所述第一电路地和所述第二电路地,以响应于所述第一接地噪声量和/或所述第二接地噪声量的变化而动态地调节所述第三接地噪声量以保持在所述第一接地噪声量和所述第二接地噪声量之间。
15.如权利要求11所述的接地中间缓冲器,还包括:
用于响应于所述第一电路域的第一电源电压和所述第二电路域的第二电源电压,生成中间电源电压的装置,
其中用于缓冲的装置由所述中间电源电压驱动。
16.如权利要求15所述的接地中间缓冲器,其中:
所述用于生成所述中间电源电压的装置包括用于生成从第一中间电源电压到第N中间电源电压的多个中间电源电压的装置,所述第一中间电源电压最接近地耦合到所述第一电源电压并且相对于所述多个中间电源电压中的所有其他中间电源电压具有最接近所述第一电源电压的电压电平的相应电压电平,并且所述第N中间电源电压最接近地耦合到所述第二电源电压并且相对于所述多个中间电源电压中的所有其他中间电源电压具有最接近所述第二电源电压的电压电平的相应电压电平。
17.一种用于接地中间缓冲的方法,所述方法包括:
响应于第一电路域的第一电路地和第二电路域的第二电路地,生成中间地,其中所述第一电路域的操作在所述第一电路地上产生第一接地噪声量,并且所述第二电路域的操作在所述第二电路地上产生第二接地噪声量,并且生成所述中间地以具有在所述第一接地噪声量和所述第二接地噪声量之间的第三接地噪声量;
从所述第一电路域接收射频信号;
以所述中间地为参考,缓冲所述射频信号以输出对应于所述射频信号的缓冲信号;以及
将所述缓冲信号发送到所述第二电路域。
18.如权利要求17所述的方法,其中:
所述生成包括生成依次从第一中间地到第N中间地的多个中间地,使得序列中所述N个中间地的任何第K个中间地GK相比于序列中所述N个中间地的任何下一个中间地GK+1具有更接近所述第一接地噪声量的相应接地噪声量。
19.如权利要求17所述的方法,其中:
所述生成包括响应于所述第一接地噪声量和/或所述第二接地噪声量的变化,动态地调节所述第三接地噪声量以保持在所述第一接地噪声量和所述第二接地噪声量之间。
20.如权利要求17所述的方法,还包括:
响应于所述第一电路域的第一电源电压和所述第二电路域的第二电源电压,生成中间电源电压,
其中所述缓冲由所述中间电源电压驱动。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/171,357 US10461749B1 (en) | 2018-10-25 | 2018-10-25 | Ground intermediation for inter-domain buffer stages |
US16/171,357 | 2018-10-25 | ||
PCT/CN2019/084402 WO2020082706A1 (en) | 2018-10-25 | 2019-04-25 | Ground intermediation for inter-domain buffer stages |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110249531A true CN110249531A (zh) | 2019-09-17 |
CN110249531B CN110249531B (zh) | 2023-08-11 |
Family
ID=67893945
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201980000888.XA Active CN110249531B (zh) | 2018-10-25 | 2019-04-25 | 用于域间缓冲级的接地中间器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110249531B (zh) |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4961010A (en) * | 1989-05-19 | 1990-10-02 | National Semiconductor Corporation | Output buffer for reducing switching induced noise |
US5160858A (en) * | 1990-10-11 | 1992-11-03 | Kabushiki Kaisha Toshiba | Field-effect transistor circuit |
US5204554A (en) * | 1991-12-06 | 1993-04-20 | National Semiconductor Corporation | Partial isolation of power rails for output buffer circuits |
US5426376A (en) * | 1993-04-23 | 1995-06-20 | Vlsi Technology, Inc. | Noise isolated I/O buffer that uses two separate power supplies |
US5654645A (en) * | 1995-07-27 | 1997-08-05 | Cypress Semiconductor Corp. | Buffer with controlled hysteresis |
US5739714A (en) * | 1995-10-24 | 1998-04-14 | Lucent Technologies, Inc. | Apparatus for controlling ground bounce |
KR980011444A (ko) * | 1996-07-01 | 1998-04-30 | 문정환 | 반도체 메모리소자의 접지잡음 격리회로 |
US5917361A (en) * | 1996-12-20 | 1999-06-29 | Vlsi, Technology | Method and apparatus for reducing noise in an output buffer |
US6175598B1 (en) * | 1998-03-02 | 2001-01-16 | Eon Silicon Devices, Inc. | Output noise control scheme for multiple I/O's |
CN102460972A (zh) * | 2009-06-30 | 2012-05-16 | 拉姆伯斯公司 | 用于调整时钟信号以补偿噪声的技术 |
US20130063843A1 (en) * | 2011-09-08 | 2013-03-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Esd protection for 2.5d/3d integrated circuit systems |
CN106982039A (zh) * | 2017-04-01 | 2017-07-25 | 中国电子科技集团公司第二十四研究所 | 高稳限幅低脉冲展宽多普勒信号放大器 |
-
2019
- 2019-04-25 CN CN201980000888.XA patent/CN110249531B/zh active Active
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4961010A (en) * | 1989-05-19 | 1990-10-02 | National Semiconductor Corporation | Output buffer for reducing switching induced noise |
US5160858A (en) * | 1990-10-11 | 1992-11-03 | Kabushiki Kaisha Toshiba | Field-effect transistor circuit |
US5204554A (en) * | 1991-12-06 | 1993-04-20 | National Semiconductor Corporation | Partial isolation of power rails for output buffer circuits |
US5426376A (en) * | 1993-04-23 | 1995-06-20 | Vlsi Technology, Inc. | Noise isolated I/O buffer that uses two separate power supplies |
US5654645A (en) * | 1995-07-27 | 1997-08-05 | Cypress Semiconductor Corp. | Buffer with controlled hysteresis |
US5739714A (en) * | 1995-10-24 | 1998-04-14 | Lucent Technologies, Inc. | Apparatus for controlling ground bounce |
KR980011444A (ko) * | 1996-07-01 | 1998-04-30 | 문정환 | 반도체 메모리소자의 접지잡음 격리회로 |
US5917361A (en) * | 1996-12-20 | 1999-06-29 | Vlsi, Technology | Method and apparatus for reducing noise in an output buffer |
US6175598B1 (en) * | 1998-03-02 | 2001-01-16 | Eon Silicon Devices, Inc. | Output noise control scheme for multiple I/O's |
CN102460972A (zh) * | 2009-06-30 | 2012-05-16 | 拉姆伯斯公司 | 用于调整时钟信号以补偿噪声的技术 |
US20130063843A1 (en) * | 2011-09-08 | 2013-03-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Esd protection for 2.5d/3d integrated circuit systems |
CN106982039A (zh) * | 2017-04-01 | 2017-07-25 | 中国电子科技集团公司第二十四研究所 | 高稳限幅低脉冲展宽多普勒信号放大器 |
Also Published As
Publication number | Publication date |
---|---|
CN110249531B (zh) | 2023-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1316146B1 (en) | Circuit for producing low-voltage differential signals | |
JP4937609B2 (ja) | 出力バッファ回路と差動出力バッファ回路並びに伝送方法 | |
JP4922248B2 (ja) | Ac接続を用いたレベル・シフトするためのシステムおよび方法 | |
US7570714B2 (en) | Data transfer apparatus for low voltage differential signaling | |
US7772877B2 (en) | Output buffer circuit, differential output buffer circuit, output buffer circuit having regulation circuit and regulation function, and transmission method | |
US10181852B1 (en) | Voltage translator with output slew rate control | |
WO2010014358A2 (en) | Method and system for balancing receive-side supply load | |
US8242811B2 (en) | High-bandwidth on-chip communication | |
US6690744B2 (en) | Digital line driver circuit | |
US8194780B2 (en) | Differential signal output device | |
US20020191707A1 (en) | Data transmission circuit for universal serial bus system | |
JPH0752870B2 (ja) | 通信装置 | |
US7616926B2 (en) | Conductive DC biasing for capacitively coupled on-chip drivers | |
US6414517B1 (en) | Input buffer circuits with input signal boost capability and methods of operation thereof | |
US7505520B2 (en) | Communication system between integrated circuit devices for propagating data in serial | |
KR101959825B1 (ko) | 3레벨 전압모드 송신기 | |
CN110301096B (zh) | 非对称光噪声阈值调整补偿的方法、电路及系统 | |
US7279924B1 (en) | Equalization circuit cells with higher-order response characteristics | |
CN110249531A (zh) | 用于域间缓冲级的接地中间器件 | |
KR102335001B1 (ko) | 싱글-와이어 통신 시스템 및 이의 제어 방법 | |
CN109644165B (zh) | 驱动器电路及其控制方法、以及发送/接收系统 | |
US11968063B2 (en) | Single-wire communication system and control method thereof | |
US10693462B2 (en) | Ground intermediation for inter-domain buffer stages | |
US9459648B2 (en) | AC coupled single-ended LVDS receiving circuit comprising low-pass filter and voltage regulator | |
US7057438B2 (en) | Output circuit and semiconductor integrated circuit incorporating it therein |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |