CN110248124B - 图像传感器、包括其的图像检测系统以及操作其的方法 - Google Patents

图像传感器、包括其的图像检测系统以及操作其的方法 Download PDF

Info

Publication number
CN110248124B
CN110248124B CN201910090962.3A CN201910090962A CN110248124B CN 110248124 B CN110248124 B CN 110248124B CN 201910090962 A CN201910090962 A CN 201910090962A CN 110248124 B CN110248124 B CN 110248124B
Authority
CN
China
Prior art keywords
charge
transfer
floating diffusion
transistor
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910090962.3A
Other languages
English (en)
Other versions
CN110248124A (zh
Inventor
陈暎究
金永灿
吉珉墡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110248124A publication Critical patent/CN110248124A/zh
Application granted granted Critical
Publication of CN110248124B publication Critical patent/CN110248124B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/705—Pixels for depth measurement, e.g. RGBZ
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/483—Details of pulse systems
    • G01S7/486—Receivers
    • G01S7/4861—Circuits for detection, sampling, integration or read-out
    • G01S7/4863—Detector arrays, e.g. charge-transfer gates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/88—Lidar systems specially adapted for specific applications
    • G01S17/89—Lidar systems specially adapted for specific applications for mapping or imaging
    • G01S17/894—3D imaging with simultaneous measurement of time-of-flight at a 2D array of receiver pixels, e.g. time-of-flight cameras or flash lidar
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/621—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming
    • H04N25/622—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming by controlling anti-blooming drains
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters

Abstract

提供图像传感器、包括其的图像检测系统以及操作其的方法。所述图像传感器可包括被配置为响应于入射在像素上的光生成图像信号的像素。像素可包括被配置为在感测时间段期间收集由入射在像素上的光产生的电荷的电荷收集电路以及浮置扩散区。所述图像传感器还可包括被配置为存储所述电荷并在感测时间段之后的转移时间段期间被配置为将所述电荷的至少一部分转移到浮置扩散区的存储单元。从存储单元转移到浮置扩散区的电荷量可由施加到存储单元的存储控制端的存储控制信号的电压电平来控制。

Description

图像传感器、包括其的图像检测系统以及操作其的方法
本专利申请要求于2018年3月8日提交到韩国知识产权局的第10-2018-0027622号韩国专利申请的优先权，所述韩国专利申请的内容通过引用全部包含于此。
技术领域
本公开总体涉及电子领域，更具体地讲，涉及图像传感器、包括图像传感器的图像检测系统、以及操作图像传感器的方法。
背景技术
在基于飞行时间(TOF)的图像检测系统中，图像传感器用于计算系统与对象之间的距离。光源被设置在图像检测系统中并用于朝向对象发射光。从光源发射的光被对象反射以入射到图像传感器，这可用于计算距对象的距离。然而，由于外部因素(例如，外部光)或内部因素(例如，像素的结构限制)，在计算距对象的距离时可能存在误差。因此，减少由各种因素引起的这样的距离误差会是有益的。
发明内容
本发明构思的一些实施例提供一种包括被配置为减小由外部光引起的TOF计算中的误差并具有减小的尺寸的像素的图像传感器、包括所述图像传感器的图像检测系统以及操作所述图像传感器的方法。
根据本发明构思的一些实施例，图像传感器可包括被配置为响应于入射在像素上的光生成图像信号的像素。像素可包括：被配置为在感测时间段期间收集由入射在像素上的光产生的电荷的电荷收集电路、以及浮置扩散区。所述图像传感器还可包括：存储单元，被配置为存储所述电荷，并被配置为在感测时间段之后的转移时间段期间将所述电荷的至少一部分转移到浮置扩散区。从存储单元转移到浮置扩散区的电荷量由施加到存储单元的存储控制端的存储控制信号的电压电平来控制。
转移时间段包括第一转移时间段和跟随第一转移时间段的第二转移时间段。存储单元还被配置为在第一转移时间段期间响应于存储控制信号的第一电压电平将所述电荷的第一部分转移到浮置扩散区，并且还被配置为在第二转移时间段期间响应于存储控制信号的第二电压电平将所述电荷的第二部分转移到浮置扩散区。
存储单元还被配置为在感测时间段期间响应于存储控制信号的第一电压电平存储所述电荷，并且还被配置为在转移时间段期间响应于存储控制信号的第二电压电平将所述电荷的所述至少一部分转移到浮置扩散区。第一电压电平高于第二电压电平。
像素还包括：转移单元，连接在电荷收集电路与存储单元之间。转移单元被配置为在感测时间段期间将所述电荷从电荷收集电路转移到存储单元，并且被配置为在转移时间段期间阻止所述电荷从存储单元转移到电荷收集电路。
像素还包括：转移单元，连接在电荷收集电路与存储单元之间。转移单元被配置为在感测时间段期间将所述电荷从电荷收集电路转移到存储单元，并且被配置为在转移时间段期间将所述电荷的所述至少一部分从存储单元转移到浮置扩散区。
像素还包括：转移单元，连接在电荷收集电路与浮置扩散区之间。转移单元被配置为在感测时间段期间阻止所述电荷从存储单元转移到浮置扩散区，并且被配置为在转移时间段期间将所述电荷的所述至少一部分从存储单元转移到浮置扩散区。
电荷收集电路包括：第一光栅晶体管，被配置为响应于触发的第一光栅信号收集所述电荷的第一部分；以及第二光栅晶体管，被配置为响应于第二光栅信号收集所述电荷的第二部分，其中，第二光栅信号的相位与第一光栅信号的相位相反。
存储单元包括：第一存储晶体管，被配置为在感测时间段期间存储所述电荷的第一部分，并且被配置为在转移时间段期间将所述电荷的第一部分转移到浮置扩散区的第一浮置扩散节点；以及第二存储晶体管，被配置为在感测时间段期间存储所述电荷的第二部分，并且被配置为在转移时间段期间将所述电荷的第二部分转移到浮置扩散区的第二浮置扩散节点。
存储单元包括：第一存储晶体管，被配置为在感测时间段期间存储所述电荷的第一部分并且被配置为在转移时间段期间将所述电荷的第一部分转移到浮置扩散区；以及第二存储晶体管，被配置为在感测时间段期间存储所述电荷的第二部分并且被配置为在转移时间段期间将所述电荷的第二部分转移到浮置扩散区。
第二光栅晶体管连接到存储单元，并且第二光栅晶体管被配置为在感测时间段期间将所述电荷的第二部分转移到存储单元。第一光栅晶体管被配置为阻止在感测时间段之后产生的电荷转移到第二光栅晶体管。
像素还包括：抗光晕晶体管，被配置为阻止在感测时间段之后产生的电荷转移到电荷收集电路。
电荷收集电路包括：光电二极管，被配置为收集由入射在像素上的光产生的所述电荷。像素还包括：转移单元，连接在光电二极管与存储单元之间。转移单元被配置为在感测时间段期间将所述电荷从光电二极管转移到存储单元，并且被配置为在转移时间段期间阻止所述电荷从存储单元转移到光电二极管。
所述图像传感器还包括：行解码器，被配置为向像素提供选择信号。像素还包括：读取电路，被配置为响应于选择信号和转移到浮置扩散区的所述电荷的所述至少一部分输出图像信号。读取电路包括：重置晶体管，被配置为响应于重置控制信号去除转移到浮置扩散区的所述电荷的所述至少一部分；源极跟随器晶体管，被配置为基于转移到浮置扩散区的所述电荷的所述至少一部分产生图像信号；以及选择晶体管，被配置为响应于选择信号输出图像信号。
根据本发明构思的一些实施例，一种图像检测系统可包括：光源，被配置为响应于第一时钟信号发射照射光；以及包括像素的图像传感器，其中，像素被配置为感测由对象反射的照射光的一部分，并且被配置为在感测时间段期间响应于第一时钟信号和第二时钟信号产生图像信号。第一时钟信号和第二时钟信号在感测时间段期间具有相反的相位。所述图像检测系统还可包括：处理器，被配置为基于图像信号计算图像传感器与对象之间的距离。像素可包括：电荷收集电路，在感测时间段期间，被配置为响应于第一时钟信号收集由入射光产生的第一电荷，并且被配置为响应于第二时钟信号收集由入射光产生的第二电荷。像素还可包括：浮置扩散区；存储单元，被配置为存储第一电荷或第二电荷，并被配置为基于施加到存储单元的存储控制端的存储控制信号的电压电平，将第一电荷的至少一部分或第二电荷的至少一部分转移到浮置扩散区。像素还可包括：读取电路，被配置为基于转移到浮置扩散区的第一电荷的所述至少一部分或第二电荷的所述至少一部分来产生图像信号。
存储单元包括：第一存储晶体管，被配置为基于存储控制信号存储第一电荷；以及第二存储晶体管，被配置为基于存储控制信号存储第二电荷。存储控制信号被施加到第一存储晶体管的控制端和第二存储晶体管的控制端。第一存储晶体管和第二存储晶体管被配置为基于存储控制信号的电压电平调节转移到浮置扩散区的电荷量。
电荷收集电路包括：第一光栅晶体管，被配置为基于与第一时钟信号同步的第一光栅信号收集由照射光的所述一部分产生的第一电荷；以及第二光栅晶体管，被配置为基于与第二时钟信号同步的第二光栅信号收集由照射光的所述一部分产生的第二电荷。
光源被配置为发射具有特定图案的照射光。电荷收集电路包括：第一光栅晶体管，被配置为响应于基于第一时钟信号产生的第一光栅信号，收集由包括照射光的所述一部分的第一感测光产生的第一电荷；以及第二光栅晶体管，被配置为响应于基于第二时钟信号产生的第二光栅信号，收集由第二感测光产生的第二电荷。
根据本发明构思的一些实施例，提供操作图像传感器的方法。图像传感器可包括被配置为响应于入射光生成图像信号的像素，像素可包括存储晶体管和浮置扩散节点。所述方法可包括：在像素中收集由入射光产生的电荷；响应于施加到存储晶体管的控制端的第一存储控制信号，将所述电荷存储在存储晶体管中；响应于具有低于第一存储控制信号的电压电平的第二存储控制信号，将所述电荷转移到浮置扩散节点；以及基于转移到浮置扩散节点的所述电荷产生图像信号。
所述电荷包括第一存储电荷和第二存储电荷。将所述电荷转移到浮置扩散节点的步骤包括：将具有第一电压电平的第二存储控制信号施加到存储晶体管的控制端，以基于第一电压电平将第一存储电荷转移到浮置扩散节点；以及将具有低于第一电压电平的第二电压电平的第二存储控制信号施加到存储晶体管的控制端，以基于第二电压电平将第二存储电荷转移到浮置扩散节点。
产生图像信号的步骤包括：基于转移到浮置扩散节点的第一存储电荷产生第一图像信号；重置浮置扩散节点，以从浮置扩散节点释放第一存储电荷；基于转移到浮置扩散节点的第二存储电荷产生第二图像信号；以及重置浮置扩散节点，以从浮置扩散节点释放第二存储电荷。
附图说明
通过以下结合附图的简明描述，将更清楚地理解示例实施例。附图表示如在此描述的非限制性的示例实施例。
图1是根据本发明构思的一些实施例的图像检测系统的框图。
图2是根据本发明构思的一些实施例的包括在图1的像素阵列中的多个像素中的一个像素的电路图。
图3是根据本发明构思的一些实施例的图2的像素的布局。
图4是根据本发明构思的一些实施例的沿图3的线I-I'截取的像素的截面图。
图5是根据本发明构思的一些实施例的沿图3的线I-I'截取的像素的截面图。
图6是根据本发明构思的一些实施例的图2的像素的时序图。
图7至图10是示出根据本发明构思的一些实施例的根据图6的时序图的存储和转移电荷的操作的示图。
图11是根据本发明构思的一些实施例的图2的像素的时序图。
图12是根据本发明构思的一些实施例的包括在图1的像素阵列中的多个像素中的一个像素的电路图。
图13是根据本发明构思的一些实施例的图12的像素的示例的布局。
图14是根据本发明构思的一些实施例的图12的像素的时序图。
图15至图17是示出根据本发明构思的一些实施例的根据图14的时序图的存储和转移电荷的操作的示图。
图18是根据本发明构思的一些实施例的包括在图1的像素阵列中的多个像素中的一个像素的电路图。
图19是根据本发明构思的一些实施例的图18的像素的时序图。
图20是根据本发明构思的一些实施例的包括在图1的像素阵列中的多个像素中的一个像素的电路图。
应注意，这些附图意图示出在特定示例实施例中利用的方法、结构和/或材料的一般特性，并补充下面提供的书面描述。然而，这些附图不按比例绘制，并且不会精确地反映任何给定实施例的精确结构或性能特性，并且不应被解释为限定或限制由示例实施例包含的值或属性的范围。例如，为了清楚起见，分子、层、区域和/或结构元件的相对厚度和位置可被减小或夸大。各个附图中的相似或相同的参考标号的使用意图指示存在相似或相同的元件或特征。
具体实施方式
现在将参照示出示例实施例的附图更充分地描述本发明构思的示例实施例。如在此使用的，术语“和/或”包括一个或多个相关所列项的任何和所有组合。
图1是根据本发明构思的一些实施例的图像检测系统的框图。参照图1，图像检测系统100可包括照明器110、图像传感器120和处理器130。图像检测系统100可用作各种电子装置(诸如，数码相机、智能电话、平板PC或可穿戴装置)中的组件。
照明器110可被配置为将照射光发射到照明器110的外部。在一些实施例中，照明器110可被配置为发射不可见光(例如，红外光)作为照射光，但是本发明构思不限于此。照明器110可包括光控制器111和光源112。
光控制器111可控制光源112的发光操作。光控制器111可被配置为控制从光源112发射照射光的操作的时序。例如，在发射照射光的照射时间段期间，光控制器111可被配置为响应于将被触发的时钟信号来控制输出照射光的发光操作的时序。然而，本发明构思不限于此，并且在一些实施例中，光控制器111可在没有任何触发的情况下控制发光操作以允许在照射时间段的至少一部分期间发射照射光。在这种情况下，照射光可被发射为具有特定图案。这里，特定图案可被给定以感测照射光的反射部分是否具有由对象的形状变形的图案，例如，特定图案可以是重复图案(例如，格子(lattice)或网格(grid)图案)。
光源112可被配置为在光控制器111的控制下将照射光发射到光源112的外部。例如，光源112可包括发光二极管，其中，发光二极管被配置为基于(例如，响应于)从光控制器111发送的电信号产生光。由光源112产生的照射光可入射到对象。
图像传感器120可被配置为感测由对象反射的照射光的部分(fraction)。图像传感器120还可被配置为从照射光的反射部分生成图像信号，并将这样的图像信号转换为图像数据。图像传感器120可包括像素阵列121、行解码器122、相关双采样器(CDS)123、模数转换器(ADC)124、缓冲器电路125和时序控制器126。
像素阵列121可被配置为感测从外部入射的光，并将感测的光转换为电信号(即，图像信号)。入射到像素阵列121中的光可包括照射光的反射部分。此外，除了照射光的反射部分之外，入射到像素阵列121中的光还可包括外部光。在外部光的强度较高的情况下，可能难以精确地感测照射光的反射部分。
像素阵列121可包括二维布置的多个像素(PX)。在感测时间段期间，多个像素中的每个像素可被配置为感测将从外部入射的光。感测时间段可包括第一感测时间段和跟随第一感测时间段的第二感测时间段。从在第一感测时间段期间感测的光(例如，入射光)产生的图像信号的输出路径和从在第二感测时间段期间感测的光产生的图像信号的输出路径可彼此不同。第一感测时间段可以与输出照射光的时间段相同。换句话说，由于照射光从光源112发射、被对象反射、然后入射到像素阵列121需要时间，所以可在第二感测时间段期间感测照射光的反射部分中的一部分。照射光的传播时间(traveling time)可用于计算对象与图像检测系统100之间的距离。
像素阵列121的像素可以以多个行布置，并且行解码器122可用于选择一行或多行像素。选择的行中的像素可将转换的图像信号提供给CDS123。为此，行解码器122可被配置为在时序控制器126的控制下生成选择信号并将选择信号提供给像素阵列121。
行解码器122可被配置为分别向多个像素提供将用于执行多个像素中的每个像素的各种操作的控制信号。如将参照图2描述的，每个像素可包括多个晶体管，并且像素可被配置为根据将被提供给晶体管的控制信号执行收集、存储、转移和/或去除电荷的各种操作。行解码器122可在时序控制器126的控制下生成将被施加到晶体管的控制信号，将在下面更详细地描述控制信号。
CDS123可被配置为：例如，以相关双采样方式从自像素输出的图像信号去除噪声分量。作为示例，在CDS123中，基于(例如，响应于)多个像素中的每个像素的重置操作而生成的重置信号可与图像信号进行比较。此外，在CDS123中，重置信号和图像信号之间的差异可用于从图像信号去除噪声分量。CDS123可被配置为：在时序控制器126的控制下，在逐列的基础上将去除了噪声分量的图像信号输出到ADC 124。
ADC 124可被配置为将从CDS123输出的模拟信号转换为作为数字信号的图像数据。ADC 124可在时序控制器126的控制下将在逐列的基础上采样的图像信号转换为图像数据。缓冲器电路125可在时序控制器126的控制下，临时存储图像数据并可将存储的图像数据输出到处理器130。
时序控制器126可被配置为控制图像传感器120的整体操作。例如，时序控制器126可向行解码器122、CDS123、ADC 124和缓冲器电路125提供控制信号以驱动图像传感器120。为此，时序控制器126可被配置为从处理器130接收图像传感器控制信号。
处理器130可被配置为执行图像检测系统100的控制和计算操作。处理器130可控制照明器110发射照射光。此外，处理器130可控制图像传感器120感测照射光的反射部分并产生图像数据。
处理器130可包括图像信号处理器(ISP，未示出)，其中，图像信号处理器用于处理将从缓冲器电路125发送的图像数据。图像信号处理器可被配置为基于图像数据计算对象与图像检测系统100之间的距离(例如，飞行时间(TOF)值)。例如，处理器130可基于通过两个或更多个感测操作(例如，第一感测时间段期间的第一感测操作和第二感测时间段期间的第二感测操作)获得的图像数据来计算照射光的反射部分的延迟时间。处理器130可被配置为基于延迟时间来计算TOF值。处理器130可基于TOF值来确定关于对象的物理配置(例如，距离、形状和速度)的信息。
图2是根据本发明构思的一些实施例的包括在图1的像素阵列121中的多个像素中的一个像素的电路图。参照图2，像素PX1可包括：电荷收集电路CC，第一转移晶体管T1、第二转移晶体管T2、第三转移晶体管T3和第四转移晶体管T4(或转移单元)，第一存储晶体管S1和第二存储晶体管S2(或存储单元)，第一读取电路RC1和第二读取电路RC2(或读取单元)，以及抗光晕晶体管(anti-blooming transistor)AB。根据下面将描述的一些状况，可从像素省略第一转移晶体管T1至第四转移晶体管T4中的至少一个。
为了便于描述，下面的描述将参照像素PX1中的晶体管是在高电平电压施加到控制端或栅电极时导通的NMOS晶体管的示例。然而，本发明构思不限于该示例，并且在一些实施例中，像素PX1中的晶体管可以是在低电平电压施加到控制端或栅电极时导通的PMOS晶体管。换句话说，本发明构思不限于特定类型的晶体管被用于像素PX1中的情况。包括在像素PX1中的多个晶体管中的一个可以是NMOS晶体管或PMOS晶体管。
电荷收集电路CC可被配置为收集由(例如，响应于)入射到像素PX1的光产生的电荷。入射到像素PX1的光可包括从图1的光源112发射的照射光的反射部分。电荷收集电路CC可包括第一光栅晶体管P1和第二光栅晶体管P2。在感测时间段期间，第一光栅晶体管P1和第二光栅晶体管P2可被配置为收集由入射到像素PX1的光产生的电荷。由第一光栅晶体管P1和第二光栅晶体管P2收集的电荷可用于计算照射光的飞行时间。
第一光栅晶体管P1可被配置为基于(例如，响应于)第一光栅信号PG1来收集电荷。在感测时间段期间，第一光栅信号PG1可被触发。例如，第一光栅信号PG1可具有与用于输出照射光的时钟信号的相位相同的相位。第一光栅晶体管P1可被配置为在输出照射光的时间段期间感测光并收集由入射光产生的第一电荷。
第二光栅晶体管P2可被配置为基于(例如，响应于)第二光栅信号PG2来收集电荷。在感测时间段期间，第二光栅信号PG2可被触发。在一些实施例中，第一光栅信号PG1和第二光栅信号PG2可相对于彼此具有相反的相位。换句话说，第二光栅信号PG2可相对于用于输出照射光的时钟信号具有180°的相位差。当照射光不从图1的光源112发射时，第二光栅晶体管P2可感测光并收集由入射光产生的第二电荷。
与图2所示的结构不同，在一些实施例中，电荷收集电路CC还可包括第三光栅晶体管和第四光栅晶体管，其中，第三光栅晶体管被配置为响应于第三光栅信号收集电荷，第四光栅晶体管被配置为响应于第四光栅信号收集电荷。例如，第三光栅信号可相对于时钟信号具有90°的相位差，第四光栅信号可相对于时钟信号具有270°的相位差。第一光栅晶体管至第四光栅晶体管可彼此并联连接。在这种情况下，由于基于四个不同的相位执行感测照射光的反射部分的操作，因此可以更精确地和更快速地计算对象距图像传感器的距离。
存储单元S1和S2可被配置为存储由电荷收集电路CC收集的电荷。第一存储晶体管S1可存储由第一光栅晶体管P1收集的第一电荷，然后可响应于存储控制信号SG将第一电荷转移到第一浮置扩散节点FDA。第二存储晶体管S2可存储由第二光栅晶体管P2收集的第二电荷，然后可响应于存储控制信号SG将第二电荷转移到第二浮置扩散节点FDB。在一些实施例中，第一存储晶体管S1可存储由第一光栅晶体管P1收集的第一电荷的一部分，并且存储在第一存储晶体管S1中的电荷的一部分可被转移到第一浮置扩散节点FDA。在一些实施例中，第二存储晶体管S2可存储由第二光栅晶体管P2收集的第二电荷的一部分，并且存储在第二存储晶体管S2中的电荷的一部分可被转移到第二浮置扩散节点FDB。
在感测时间段期间，第一存储晶体管S1可响应于高电平状态的存储控制信号SG来存储第一电荷。当存储控制信号SG处于高电平状态时，第一存储晶体管S1可最大程度地存储电荷，从而具有最大存储容量。第一存储晶体管S1可设置在第一转移晶体管T1与第二转移晶体管T2之间，并且可用于串联连接第一转移晶体管T1和第二转移晶体管T2。在一些实施例中，第一转移晶体管T1、第一存储晶体管S1和第二转移晶体管T2如图2中所示顺序地串联连接。
在感测时间段之后的转移时间段期间，第一存储晶体管S1可响应于低电平状态的存储控制信号SG将第一电荷转移到第一浮置扩散节点FDA。当存储控制信号SG处于低电平状态时，第一存储晶体管S1可具有减小的存储容量。这里，第一电荷可通过第一转移晶体管T1转移到第一浮置扩散节点FDA。
类似于第一存储晶体管S1，在感测时间段期间，第二存储晶体管S2可响应于高电平状态的存储控制信号SG而存储第二电荷。在转移时间段期间，第二存储晶体管S2可响应于低电平状态的存储控制信号SG而将第二电荷转移到第二浮置扩散节点FDB。第二存储晶体管S2可设置在第三转移晶体管T3与第四转移晶体管T4之间，并且可用于串联连接第三转移晶体管T3和第四转移晶体管T4。在一些实施例中，第三转移晶体管T3、第二存储晶体管S2和第四转移晶体管T4如图2中所示顺序地串联连接。
第一存储晶体管S1和第二存储晶体管S2中的每个可被配置为具有由存储控制信号SG的电压电平控制的电荷存储容量。例如，可基于在高电平与低电平之间变化的存储控制信号SG的电压电平来控制第一存储晶体管S1的存储容量。在这种情况下，第一电荷中的一些可被转移到第一浮置扩散节点FDA。因为电荷转移过程被控制为仅允许第一电荷中的一些被转移到第一浮置扩散节点FDA，所以即使在第一浮置扩散节点FDA具有小的存储容量时，也可以防止在第一浮置扩散节点FDA中发生溢出问题，并产生可靠的图像信号。第一存储晶体管S1和第二存储晶体管S2可被配置为具有比第一浮置扩散节点FDA和第二浮置扩散节点FDB(或浮置扩散区)的存储容量大的最大存储容量，并且这可允许电荷以顺序地分开的方式被转移。
转移单元T1至T4可被配置为控制由电荷收集电路CC收集的电荷的转移操作。第一转移晶体管T1和第二转移晶体管T2可用于控制将由第一光栅晶体管P1收集的第一电荷转移到第一浮置扩散节点FDA的转移操作。第三转移晶体管T3和第四转移晶体管T4可用于控制将由第二光栅晶体管P2收集的第二电荷转移到第二浮置扩散节点FDB的转移操作。
在感测时间段期间，低电平状态的第一转移控制信号TG1可被施加到第一转移晶体管T1，以阻止(例如，部分阻止、完全阻止)或者可能禁止第一电荷被转移到第一浮置扩散节点FDA。在一些实施例中，在感测时间段期间，第一电荷可不通过第一转移晶体管T1的操作转移到第一浮置扩散节点FDA。在转移时间段期间，高电平状态(在一些实施例中，低电平状态)的第一转移控制信号TG1可被施加到第一转移晶体管T1，以允许第一电荷被转移到第一浮置扩散节点FDA。第一转移晶体管T1可设置在第一存储晶体管S1与第一浮置扩散节点FDA之间，并且可用于将第一存储晶体管S1与第一浮置扩散节点FDA串联连接。
在感测时间段期间，高电平状态的第二转移控制信号TG2可被施加到第二转移晶体管T2，以允许第一电荷被转移到第一存储晶体管S1。在转移时间段期间，低电平状态的第二转移控制信号TG2可被施加到第二转移晶体管T2，以阻止(例如，部分阻止、完全阻止)，或者可能禁止存储在第一存储晶体管S1中的第一电荷被转移到第一光栅晶体管P1。此外，在感测时间段之后，第二转移晶体管T2可被配置为阻止(例如，部分阻止、完全阻止)或可能禁止由外部光产生的电荷从第一光栅晶体管P1转移到第一存储晶体管S1。第二转移晶体管T2可设置在第一光栅晶体管P1与第一存储晶体管S1之间，并且可用于将第一光栅晶体管P1与第一存储晶体管S1串联连接。
类似于第一转移晶体管T1，第三转移晶体管T3可被配置为响应于第一转移控制信号TG1控制将第二电荷转移到第二浮置扩散节点FDB的操作。第三转移晶体管T3可设置在第二存储晶体管S2与第二浮置扩散节点FDB之间，并且可用于将第二存储晶体管S2与第二浮置扩散节点FDB串联连接。
类似于第二转移晶体管T2，第四转移晶体管T4可被配置为响应于第二转移控制信号TG2控制将第二电荷转移到第二存储晶体管S2的操作。第四转移晶体管T4可设置在第二光栅晶体管P2与第二存储晶体管S2之间，并且可用于将第二光栅晶体管P2与第二存储晶体管S2串联连接。
根据可由电荷收集电路CC收集的电荷量、第一存储晶体管S1和第二存储晶体管S2的存储容量以及第一浮置扩散节点FDA和第二浮置扩散节点FDB的存储容量，可从像素PX1省略第一转移晶体管T1至第四转移晶体管T4中的至少一个。在一些实施例中，第一转移晶体管T1至第四转移晶体管T4中的一个可不包括在像素PX1中。例如，在第一存储晶体管S1的最大存储容量远大于可由第一光栅晶体管P1收集的电荷量的情况下，第二转移晶体管T2可不包括在像素PX1中。在第一存储晶体管S1的最大存储容量远大于第一浮置扩散节点FDA的存储容量的情况下，第一转移晶体管T1可不包括在像素PX1中。在第一存储晶体管S1和第二存储晶体管S2具有非常大的存储容量的情况下，即使在第一转移晶体管T1至第四转移晶体管T4中的至少一个或全部被省略时，也可以防止由于高强度外部光而发生溢出问题。在这种情况下，像素PX1的尺寸可被减小。
在一些实施例中，在低电平状态的第一光栅信号PG1和第二光栅信号PG2分别施加到第一光栅晶体管P1和第二光栅晶体管P2的情况下，电荷可从第一光栅晶体管P1和第二光栅晶体管P2转移到第一存储晶体管S1和第二存储晶体管S2。在这种状况下，可从像素PX1省略第二转移晶体管T2和第四转移晶体管T4。
第一读取电路RC1可被配置为基于存储在第一浮置扩散节点FDA中的电荷产生第一图像信号VOA。第二读取电路RC2可被配置为基于存储在第二浮置扩散节点FDB中的电荷产生第二图像信号VOB。第一读取电路RC1可包括第一重置晶体管R1、第一源极跟随器晶体管SF1和第一选择晶体管SE1。第二读取电路RC2可包括第二重置晶体管R2、第二源极跟随器晶体管SF2和第二选择晶体管SE2。第二读取电路RC2可被配置为具有与第一读取电路RC1基本相同的结构，因此，将省略其详细描述。
第一重置晶体管R1可被配置为响应于重置控制信号RG从第一浮置扩散节点FDA去除电荷。例如，可在感测时间段之前、在将电荷从第一存储晶体管S1转移到第一浮置扩散节点FDA的操作之前以及在读取第一图像信号VOA的操作之后，基于高电平状态的重置控制信号RG执行重置操作。第一重置晶体管R1可连接在提供第一驱动电压VDD1的端子与第一浮置扩散节点FDA之间。
第一源极跟随器晶体管SF1可被配置为基于存储在第一浮置扩散节点FDA中的电荷量来产生第一图像信号VOA。第一图像信号VOA的大小(magnitude)可通过存储在第一浮置扩散节点FDA中的电荷量确定。第一源极跟随器晶体管SF1可连接在提供第二驱动电压VDD2的端子与第一选择晶体管SE1之间。
第一选择晶体管SE1可响应于选择信号SEL输出第一图像信号VOA。第一选择晶体管SE1可响应于高电平状态的选择信号SEL，将第一图像信号VOA输出到连接到像素PX1的位线。第一选择晶体管SE1可输出在重置状态下由第一浮置扩散节点FDA产生的信号以及第一图像信号VOA，以允许图1的CDS123执行相关双采样操作。
与图2中所示的结构不同，在一些实施例中，像素PX1可被配置为具有一个读取电路。例如，第二读取电路RC2可被省略，并且第三转移晶体管T3可连接到第一浮置扩散节点FDA，而不是第二读取电路RC2。换句话说，存储在第一存储晶体管S1和第二存储晶体管S2中的电荷可被转移到共享的浮置扩散节点。在这种情况下，可以减小像素PX1的尺寸。
此外，第一读取电路RC1或第二读取电路RC2可被配置为从相邻像素接收电荷。例如，第一浮置扩散节点FDA可被配置为不仅从第一存储晶体管S1接收电荷，而且还从相邻像素的存储晶体管接收电荷。换句话说，彼此相邻布置的至少两个像素可被配置为共享单个浮置扩散节点。在这种情况下，可以减小像素阵列121的尺寸。
抗光晕晶体管AB可被配置为响应于抗光晕控制信号ABG从像素PX1释放(discharge)电荷。由于在感测时间段之后将要入射到像素PX1的外部光，额外的电荷可被收集在电荷收集电路CC中。在将入射到像素PX1中的外部光具有高强度的情况下，即使当电荷收集电路CC断开时，电荷也可被收集到电荷收集电路CC。在一些实施例中，高电平状态的抗光晕控制信号ABG可被施加到抗光晕晶体管AB，以在感测时间段之后从电荷收集电路CC释放这样的电荷。抗光晕晶体管AB可连接在电荷收集电路CC与提供第一驱动电压VDD1的端子之间。
图3是根据本发明构思的一些实施例的图2的像素的布局。参照图3，像素PX1可包括：第一光栅晶体管P1的栅电极GP1和第二光栅晶体管P2的栅电极GP2，第一转移晶体管T1的栅电极GT1、第二转移晶体管T2的栅电极GT2、第三转移晶体管T3的栅电极GT3和第四转移晶体管T4的栅电极GT4，第一存储晶体管S1的栅电极GS1和第二存储晶体管S2的栅电极GS2，第一重置晶体管R1的栅电极GR1和第二重置晶体管R2的栅电极GR2，第一源极跟随器晶体管SF1的栅电极GSF1和第二源极跟随器晶体管SF2的栅电极GSF2，第一选择栅极晶体管SE1的栅电极GSE1和第二选择栅极晶体管SE2的栅电极GSE2以及抗光晕晶体管AB的栅电极GAB。
尽管在图3中示出了像素PX1的布局的示例，但是像素PX1的结构不限于图3中所示的结构。为了简明描述，先前参照图2描述的元件可由相同的参考标号标识。在下文中，图3中示出的第一方向DR1和第二方向DR2可被定义为垂直于光接收方向。第一方向DR1和第二方向DR2可被定义为彼此垂直。在一些实施例中，第一方向DR1和第二方向DR2二者都是平行于基底(例如，图4中的第一基底区11)的相对表面的水平方向。
在图3中，阴影区域可表示图3的每个晶体管的源极区和漏极区。例如，在第二方向DR2上与第一转移晶体管T1的栅电极GT1相邻示出的阴影区域可分别描绘第一转移晶体管T1的源极区和漏极区。然而，如将参照图4和图5描述的，第一光栅晶体管P1和第二光栅晶体管P2中的每个可具有与其他晶体管不同的结构。
第一光栅晶体管P1的栅电极GP1和第二光栅晶体管P2的栅电极GP2可放置在像素PX1的中心区域处或像素PX1的中心区域附近。第一光栅晶体管P1的栅电极GP1和第二光栅晶体管P2的栅电极GP2中的每个的面积可足够大，以有效地收集由入射光产生(例如，响应于入射光生成)的电荷。例如，第一光栅晶体管P1的栅电极GP1和第二光栅晶体管P2的栅电极GP2可被设置为具有比包括在像素PX1中的其他栅电极大的面积。第一光栅晶体管P1的栅电极GP1可在第一方向DR1上与第二光栅晶体管P2的栅电极GP2相邻放置。在一些实施例中，如图3中所示，栅电极GP1和栅电极GP2在第一方向DR1上彼此间隔开。
第一存储晶体管S1的栅电极GS1可在第一方向DR1上被放置为与第一光栅晶体管P1相邻。第一存储晶体管S1的栅电极GS1可在第二方向DR2上被放置在第一转移晶体管T1的栅电极GT1与第二转移晶体管T2的栅电极GT2之间。第一存储晶体管S1的栅电极GS1可具有足够大的面积以充分存储第一电荷。例如，第一存储晶体管S1的栅电极GS1可被设置为具有下一最大的面积(即，仅小于第一光栅晶体管P1的栅电极的面积和第二光栅晶体管P2的栅电极的面积)。
第二存储晶体管S2的栅电极GS2可在第一方向DR1上被放置为与第二光栅晶体管P2相邻。第二存储晶体管S2的栅电极GS2可在第二方向DR2上被放置在第三转移晶体管T3的栅电极GT3与第四转移晶体管T4的栅电极GT4之间。类似于第一存储晶体管S1，第二存储晶体管S2的栅电极GS2可具有足够大的面积以充分存储第二电荷。
在一些实施例中，可从像素PX1省略第一转移晶体管T1至第四转移晶体管T4中的至少一个。在这种情况下，第一存储晶体管S1的栅电极GS1和第二存储晶体管S2的栅电极GS2可被设置为具有增大的面积或宽度。在一些实施例中，像素PX1可被设置为具有减小的面积。
第一重置晶体管R1的栅电极GR1、第一源极跟随器晶体管SF1的栅电极GSF1和第一选择晶体管SE1的栅电极GSE1可沿第二方向DR2布置以形成第一读取电路RC1。第一选择晶体管SE1可连接到位线。尽管图3中未示出，但是图2的第一读取电路RC1的结构可被设置为具有形成在第一重置晶体管R1的栅电极GR1与第一源极跟随器晶体管SF1的栅电极GSF1之间的阴影区域中的沟槽，在这种情况下，线可被设置以将第一浮置扩散节点FDA连接到第一源极跟随器晶体管SF1的栅电极GSF1。
第一浮置扩散节点FDA可在第二方向DR2上被设置在第一转移晶体管T1与第一读取电路RC1之间。当以平面视图观察时，第一浮置扩散节点FDA可被形成为：具有比第一存储晶体管S1的栅电极GS1的面积小的面积，并且具有比第一存储晶体管S1的存储容量小的存储容量。通过控制存储控制信号SG的电压电平，可以以顺序地分开的方式(例如，通过几个输出步骤)将存储在第一存储晶体管S1中的电荷转移到第一浮置扩散节点FDA，这可考虑第一浮置扩散节点FDA与第一存储晶体管S1的栅电极GS1之间的上述的面积差异。
第二重置晶体管R2的栅电极GR2、第二源极跟随器晶体管SF2的栅电极GSF2以及第二选择晶体管的栅电极GSE2可沿第二方向DR2布置以形成第二读取电路RC2。第二选择晶体管SE2可连接到位线。第一选择晶体管SE1和第二选择晶体管SE2可连接到不同的位线，但是本发明构思不限于此。例如，第一选择晶体管SE1和第二选择晶体管SE2可连接到相同的位线。
抗光晕晶体管AB的栅电极GAB可在第二方向DR2上被放置为与第一光栅晶体管P1的栅电极GP1或第二光栅晶体管P2的栅电极GP2相邻。抗光晕晶体管AB可连接到提供第一驱动电压VDD1的线。在感测时间段之后，在第一光栅晶体管P1和第二光栅晶体管P2中收集的电荷可通过抗光晕晶体管AB释放到外部。
图4是根据本发明构思的一些实施例的沿着图3的线I-I'截取的像素的截面图。图4示出沿第二方向DR2看到的图3的像素的截面结构。像素PX1a可包括第一基底区(SUB)11、第二基底区12、第一深沟槽隔离(DTI)区13、第二DTI区14、电荷传输中断区15、光检测区16、STI区17、沟道中断区18以及第一光栅晶体管P1的栅电极GP1和第二光栅晶体管P2的栅电极GP2(在下文中，第一栅电极和第二栅电极)。第三方向DR3可用于表示光接收方向，并且可被定义为垂直于第一方向DR1和第二方向DR2二者。在一些实施例中，如图4中所示，第一基底区11、第二基底区12以及栅电极GP1和GP2沿第三方向DR3(即，垂直方向)堆叠，并且第一方向DR1和第二方向DR2二者是垂直于第三方向DR3的水平方向。
为了提供本发明构思的更好的理解，图4中示出的每个元件在第一方向DR1上的宽度可被略微夸大。例如，返回参照图3的布局，与图4的截面图相比较，STI区17可被设置为在第一方向DR1上具有略小的宽度，并且第一栅电极GP1和第二栅电极GP2可被设置为在第一方向DR1上具有大的宽度。
第一基底区11可用于接收光。换句话说，像素PX1a可具有通过其底表面接收光的背照式(BSI)结构。第一基底区11可以是具有平面化或平坦的底表面的硅晶片或透明层，但是本发明构思不限于此。第二基底区12可沿第三方向DR3被设置在第一基底区11上。第二基底区12可以是，例如，p型外延层，但是本发明构思不限于此。
第一DTI区13可被配置为阻止(例如，部分阻止、完全阻止)入射光或随后的电荷进入相邻像素，在一些实施例中，第一DTI区13可被配置为防止入射光或随后的电荷进入相邻像素。第一DTI区13可沿着图3的像素PX1的边缘或者沿着第一光栅晶体管P1和第二光栅晶体管P2的边缘形成。第一DTI区13可沿第三方向DR3延伸以与STI区17接触，这使得可以阻止(例如，部分阻止、完全阻止)或防止电荷进入相邻像素。在一些实施例中，如图4中所示，电荷传输中断区15可形成在第一DTI区13与STI区17之间，并且第一DTI区13可沿第三方向DR3延伸以与电荷传输中断区15接触。第一DTI区13可被设置为隔离第二基底区12。第一DTI区13可由氧化物或多晶硅形成，或者包括氧化物或多晶硅，但是本发明构思不限于此。
第二DTI区14可被配置为引起入射光的散射并且向其引入以增加入射光的传播路径的长度。第二DTI区14的存在可有助于增加入射光的吸收率。第二DTI区14可形成在第一基底区11上并且可沿第三方向DR3延伸。在一些实施例中，多个第二DTI区14可形成在设置有第一光栅晶体管P1和第二光栅晶体管P2的区域中。由入射光产生的电荷可通过第二基底区12转移，并且这样的电荷可由第一DTI区13和第二DTI区14引导以被收集在光检测区16中。在这种情况下，第二基底区12可被设置为在第三方向DR3上具有减小的厚度。第二基底区12越薄，收集由入射光产生的电荷越快，因此，第二基底区12的变薄可允许第一栅电极GP1和第二栅电极GP2的快速开关操作。第二DTI区14可由氧化物、介电材料或金属材料中的至少一种形成，或者可包括氧化物、介电材料或金属材料中的至少一种，但是本发明构思不限于此。
电荷传输中断区15可被设置，以允许电荷被转移到光检测区16中。电荷传输中断区15可以是p阱区，但是本发明构思不限于此。电荷传输中断区15可被设置在STI区17与第二基底区12之间。在特定实施例中，电荷传输中断区15还可被设置在STI区17与光检测区16之间以及沟道中断区18与光检测区16之间。
光检测区16可被配置为：根据施加到第一栅电极GP1和第二栅电极GP2的电压的电平，来收集电荷并将电荷转移到第一存储晶体管S1和第二存储晶体管S2。光检测区16可掺杂有p型杂质，但是本发明构思不限于此。光检测区16的位于第一栅电极GP1和第二栅电极GP2下方的上部可被沟道中断区18划分成在第一方向DR1上彼此间隔开的两个区域。
在将高电平状态的第一光栅信号PG1施加到第一栅电极GP1的情况下，可在与第一栅电极GP1相邻的光检测区16中收集电荷。此后，在将低电平状态的第一光栅信号PG1施加到第一栅电极GP1的情况下，在与第一栅电极GP1相邻的光检测区16中收集的电荷可被存储在图2的第一存储晶体管S1中。这里，由于沟道中断区18，收集的电荷可不被移动到与第二栅电极GP2相邻的光检测区16。
在高电平状态的第二光栅信号PG2施加到第二栅电极GP2的情况下，可在与第二栅电极GP2相邻的光检测区16中收集电荷。在感测时间段期间，第一光栅信号PG1和第二光栅信号PG2可具有彼此相反的相位。此后，在低电平状态的第二光栅信号PG2施加到第二栅电极GP2的情况下，在与第二栅电极GP2相邻的光检测区16中收集的电荷可被存储在图2的第二存储晶体管S2中。这里，由于沟道中断区18，收集的电荷可不被移动到与第一栅电极GP1相邻的光检测区16。
STI区17可被设置在电荷传输中断区15上，并可由绝缘材料形成。
沟道中断区18可由与STI区17相同的材料形成，或者包括与STI区17相同的材料。沟道中断区18可被配置为允许电荷被区别地收集在第一光栅晶体管P1和第二光栅晶体管P2中。也就是说，沟道中断区18可允许电荷在第一方向DR1上沿着明显不同的路径转移。沟道中断区18可形成在图3的阴影区域中(例如，在第一光栅晶体管P1的栅电极GP1与第二光栅晶体管P2的栅电极GP2之间)。沟道中断区18可掺杂有p型杂质。
微透镜19可被设置在像素PX1a下方。微透镜19可在第三方向DR3上被设置为与第一基底区11相邻。微透镜19可被配置为聚集将入射到第一基底区11和第二基底区12中的光。
图5是根据本发明构思的一些实施例的沿着图3的线I-I'截取的像素的截面图。图5示出沿第二方向DR2看到的图3的像素的截面结构。像素PX1b可包括第一基底区21、第二基底区22、第一DTI区23、第二DTI区24、电荷传输中断区25、光检测区26、STI区27以及第一栅电极GP1和第二栅电极GP2。微透镜29可被设置在像素PX1b下方。像素PX1b可被设置为具有BSI结构。除了光检测区26之外，像素PX1b的其余的元件可具有与图4的结构基本相同的结构。
与图4的结构相比较，可从像素PX1b省略像素PX1a的沟道中断区18。与图4中示出的结构不同，在高电平电压被施加到图5的第一栅电极GP1或第二栅电极GP2的情况下，像素PX1b可在在光检测区26中收集电荷的同时将电荷转移到第一存储晶体管S1或第二存储晶体管S2。在图4的像素PX1a中，仅当低电平电压被施加到第一栅电极GP1或第二栅电极GP2时，电荷才可被转移到第一存储晶体管S1或第二存储晶体管S2。也就是说，在高电平电压被施加到图4的第一栅电极GP1或第二栅电极GP2的情况下，像素PX1a可在阻止(例如，部分阻止、完全阻止)或防止电荷被转移到第一存储晶体管S1或第二存储晶体管S2的同时在光检测区16中收集电荷。
详细地讲，第一光栅信号PG1和第二光栅信号PG2可具有彼此相反的相位。在高电平电压被施加到第一栅电极GP1并且低电平电压被施加到第二栅电极GP2的情况下，电荷可在与第一栅电极GP1相邻的光检测区26中被收集并可被转移到第一存储晶体管S1。由于与第一栅电极GP1相邻的光检测区26的电压电平高于与第二栅电极GP2相邻的光检测区26的电压电平，因此可以防止、阻止(例如，部分阻止、完全阻止)或抑制电荷向第二栅电极GP2转移。
相反，在低电平电压被施加到第一栅电极GP1并且高电平电压被施加到第二栅电极GP2的情况下，电荷可在与第二栅电极GP2相邻的光检测区26中被收集可被转移到第二存储晶体管S2。由于与第二栅电极GP2相邻的光检测区26的电压电平高于与第一栅电极GP1相邻的光检测区26的电压电平，因此可以防止、阻止(例如，部分阻止、完全阻止)或抑制电荷向第一栅电极GP1转移。根据图5中示出的像素PX1b，由于不存在沟道中断区(例如，图4中的沟道中断区18)，因此电荷可在第三方向DR3上被更有效地转移。
图6是根据本发明构思的一些实施例的图2的像素的时序图。在图6中，横轴表示时间，纵轴表示图2的以下信号的大小：第一光栅信号PG1、第二光栅信号PG2、第一转移控制信号TG1、第二转移控制信号TG2、存储控制信号SG、重置控制信号RG、选择信号SEL以及抗光晕控制信号ABG。第一光栅信号PG1和第二光栅信号PG2、第一转移控制信号TG1和第二转移控制信号TG2、存储控制信号SG、重置控制信号RG、选择信号SEL以及抗光晕控制信号ABG可在图1的行解码器122中生成。在下面的图6的描述中，先前参照图2描述的元件可由相同的参考标号标识。
第一时间段TP1可以被称为全局重置时间段。在全局重置时间段期间，存储在像素PX1的第一浮置扩散节点FDA和第二浮置扩散节点FDB(在下文中，浮置扩散区)、第一存储晶体管S1和第二存储晶体管S2以及电荷收集电路CC中的电荷可被释放。在全局重置时间段期间，可从包括在图1的像素阵列121中的像素释放电荷。为此，重置控制信号RG、第一转移控制信号TG1以及抗光晕控制信号ABG中的每个可具有高电平。
第二时间段TP2可被称为感测时间段。在感测时间段期间，图1的光源112可将照射光输出到外部，并且像素PX1可用于感测由对象反射的照射光的一部分，并收集随后的电荷。此外，收集的电荷可被存储在第一存储晶体管S1或第二存储晶体管S2中。照射光可响应于第一时钟信号而被发射到外部。第一时钟信号可以与第一光栅信号PG1相同。然而，本发明构思不限于此，第一时钟信号可相对于第一光栅信号PG1具有特定相位差。第一光栅信号PG1和第二光栅信号PG2可被触发，同时保持彼此相反的相位。
当第一光栅信号PG1处于高电平状态时，可在第一光栅晶体管P1中收集电荷。当第二光栅信号PG2具有高电平状态时，可在第二光栅晶体管P2中收集电荷。在图4示出的像素PX1a中，当第一光栅信号PG1处于低电平状态时，电荷可通过第二转移晶体管T2被转移到第一存储晶体管S1。在图4中示出的像素PX1a中，当第二光栅信号PG2处于低电平状态时，电荷可通过第四转移晶体管T4被转移到第二存储晶体管S2。在图5中示出的像素PX1b中，当第一光栅信号PG1处于高电平状态时，电荷可通过第二转移晶体管T2被转移到第一存储晶体管S1。在图5中示出的像素PX1b中，当第二光栅信号PG2处于高电平状态时，电荷可通过第四转移晶体管T4被转移到第二存储晶体管S2。
如果第二转移控制信号TG2处于高电平状态，则第二转移晶体管T2和第四转移晶体管T4可被导通以允许电荷存储在第一存储晶体管S1和第二存储晶体管S2(在下文中，存储单元)中。如果第一转移控制信号TG1处于低电平状态，则第一转移晶体管T1和第三转移晶体管T3可被截止以阻止(例如，部分阻止，完全阻止)或防止存储在存储单元S1和存储单元S2中的电荷被转移到浮置扩散区FDA和浮置扩散区FDB。如果存储控制信号SG处于高电平状态，则存储单元S1和存储单元S2中的每个可具有增加的存储容量。
第三时间段TP3可被称为行重置时间段。在行重置时间段期间，存储在像素PX1的浮置扩散区FDA和浮置扩散区FDB以及电荷收集单元CC中的电荷可被释放。例如，在行重置时间段期间，可从由图1的行解码器122选择的行中的像素释放电荷。为此，重置控制信号RG和抗光晕控制信号ABG中的每个可具有高电平。
第四时间段TP4可被称为重置信号的读取时间段。在重置信号的读取时间段期间，基于重置状态下的浮置扩散区FDA和浮置扩散区FDB产生的重置信号可被输出到位线。为此，选择信号SEL可具有高电平，并且由第一源极跟随器晶体管SF1和第二源极跟随器晶体管SF2产生的重置信号可被输出到位线。重置信号以及将在后续步骤中读取的图像信号可用于图1的CDS123中的相关双采样操作。
第五时间段TP5可被称为转移时间段。在转移时间段期间，存储在第一存储晶体管S1中的第一存储电荷可被转移到第一浮置扩散节点FDA。存储在第二存储晶体管S2中的第二存储电荷可被转移到第二浮置扩散节点FDB。为了将第一存储电荷转移到第一浮置扩散节点FDA并将第二存储电荷转移到第二浮置扩散节点FDB，第一转移控制信号TG1可具有高电平，并且第一转移晶体管T1和第三转移晶体管T3可被导通。
在第五时间段TP5期间，存储控制信号SG可具有低电平。在这种情况下，分别存储在存储单元S1和存储单元S2中的第一存储电荷和第二存储电荷可被转移到浮置扩散区FDA和浮置扩散区FDB。然而，在第五时间段TP5期间，存储控制信号SG的电压电平可被控制为允许分别从存储单元S1和存储单元S2部分地输出第一存储电荷和第二存储电荷。
在一些实施例中，与图6中示出的不同，在第五时间段TP5期间，存储控制信号SG可具有在低电平与高电平之间的中间电平。在一些实施例中，存储控制信号SG可具有大于低电平的大小并且小于高电平的大小的大小。在这种情况下，存储单元S1和存储单元S2中的每个存储单元的存储容量可小于在第四时间段TP4时的存储容量。然而，在第五时间段TP5期间，由于存储单元S1和存储单元S2具有特定水平的存储容量，所以第一存储电荷和第二存储电荷可不全部转移到第一浮置扩散节点FDA和第二浮置扩散节点FDB。例如，第一存储电荷中的一些可被转移到第一浮置扩散节点FDA。在第一浮置扩散节点FDA和第二浮置扩散节点FDB的存储容量小于存储单元S1和存储单元S2的存储容量的情况下，第一存储电荷和第二存储电荷可以以顺序地分开的方式(例如，通过一些输出步骤)被转移到第一浮置扩散节点FDA和第二浮置扩散节点FDB。
第六时间段TP6可被称为图像信号的读取时间段。在图像信号的读取时间段期间，由转移到浮置扩散区FDA和浮置扩散区FDB的电荷产生的图像信号可被输出到位线。为此，选择信号SEL可具有高电平，并且由第一源极跟随器晶体管SF1和第二源极跟随器晶体管SF2产生的图像信号可被输出到位线。
在第六时间段TP6之后，可执行行重置时间段(诸如，第三时间段TP3)。在这种情况下，在浮置扩散区FDA和浮置扩散区FDB中累积的电荷可被释放。接下来，可执行重置信号的读取时间段(诸如，第四时间段TP4)，然后，可执行转移时间段(诸如，第五时间段TP5)。在重新执行的转移时间段(例如，第二转移时间段)期间，存储控制信号SG的电压电平可低于在第五时间段TP5(例如，第一转移时间段)的存储控制信号SG的电压电平。例如，在第五时间段TP5(例如，第一转移时间段)的存储控制信号SG可具有中间电平，而在后续转移时间段(例如，第二转移时间段)的存储控制信号SG可具有比中间电平低的低电平。
如上所述，存储控制信号SG可用于以顺序地分开的方式将第一存储电荷和第二存储电荷输出到浮置扩散区FDA和浮置扩散区FDB。对于发送第一存储电荷和第二存储电荷的每个步骤，第三时间段TP3至第六时间段TP6可被重复，并且在重复第一存储电荷和第二存储电荷的发送期间，在第五时间段TP5的存储控制信号SG的电压电平单调地和/或逐渐地降低。在这种情况下，浮置扩散区FDA和浮置扩散区FDB可允许具有小的存储容量。如果浮置扩散区FDA和浮置扩散区FDB具有减小的存储容量，则可以增加由第一源极跟随器晶体管SF1和第二源极跟随器晶体管SF2获得的图像信号的转换增益，并减小信号转换过程中的量化误差。
在以顺序地分开的方式将第一存储电荷和第二存储电荷转移到浮置扩散区FDA和浮置扩散区FDB的情况下，可以缩短第二时间段TP2或感测时间段。例如，照射光的强度可被增加，而与感测时间段对应的照射光的输出时间可被减小。在这种情况下，每单位时间的照射光的反射部分的强度可被增加，并且存储在存储单元S1和存储单元S2中的电荷量可被增加。然而，由于存储的电荷通过一些输出过程输出到浮置扩散区FDA和浮置扩散区FDB，因此可以防止在浮置扩散区FDA和浮置扩散区FDB中发生溢出问题。此外，由于在第二时间段TP2之后抗光晕晶体管AB保持导通状态，因此可以防止图像信号受到附加外部光和随后的电荷的影响并且可以获得高度可靠的图像信号。当抗光晕晶体管AB处于导通状态时，第一光栅信号PG1和第二光栅信号PG2的电压电平可被固定为低电平或高电平。
图7至图10是示出根据本发明构思的一些实施例的根据图6的时序图存储和转移电荷的操作的示图。在下面的图7至图10的描述中，先前参照图6描述的元素可由相同的参考标号标识。
图7示出了当像素处于图6的第二时间段TP2时的组件(例如，晶体管)的电势。参照图7，在第二时间段TP2期间，第一光栅信号PG1可被触发。当第一光栅信号PG1处于高电平状态时，第一光栅晶体管P1可用于收集电荷，而当第一光栅信号PG1处于低电平状态时，第一光栅晶体管P1可用于通过第二转移晶体管T2将电荷转移到第一存储晶体管S1。转移的电荷可被存储在第一存储晶体管S1中。第一存储晶体管S1可具有由高电平V1的存储控制信号SG确定的存储容量。
图8示出当像素处于图6的第三时间段TP3和第四时间段TP4时组件的电势。参照图8，在第二时间段TP2期间，电荷可被存储在第一存储晶体管S1中。在第三时间段TP3期间，第二转移控制信号TG2可处于低电平状态，在这种情况下，存储在第一存储晶体管S1中的电荷可不被转移到第二转移晶体管T2，在一些实施例中，可防止存储在第一存储晶体管S1中的电荷被转移到第二转移晶体管T2。此外，高电平状态的重置控制信号RG被施加以导通第一重置晶体管R1，从而重置第一浮置扩散节点FDA。在第四时间段TP4期间基于重置的第一浮置扩散节点FDA，可产生重置信号，然后可以将其输出到位线。在图8中，在第二时间段TP2之后，第一转移晶体管T1被示出为截止，但是本发明构思不限于此。例如，在第二时间段TP2之后，第一转移晶体管TP1可被导通。
图9示出当像素处于图6的第五时间段TP5和第六时间段TP6时组件的电势。参照图9，在第五时间段TP5期间，存储控制信号SG可具有允许第一存储晶体管S1具有减小的存储容量的中间电平V2。存储控制信号SG的中间电平V2可低于存储控制信号SG的高电平V1。第一转移晶体管T1可通过处于高电平状态的第一转移控制信号TG1导通。存储在第一存储晶体管S1中的电荷中的一些可通过第一转移晶体管T1被转移到第一浮置扩散节点FDA。与图9中示出的不同，在入射光具有低强度的情况下，存储在第一存储晶体管S1中的电荷量可小于处于第五时间段TP5的第一存储晶体管S1的存储容量，因此，在第五时间段TP5期间可能没有电荷被转移到第一浮置扩散节点FDA。
在第六时间段TP6期间，图像信号可基于存储在第一浮置扩散节点FDA中的电荷而产生，然后可被输出到位线。在第六时间段TP6之后，第一重置晶体管R1可通过处于高电平状态的重置控制信号RG导通。在这种情况下，存储在第一浮置扩散节点FDA中的电荷可被释放。
图10示出在图6的第六时间段TP6之后重复第三时间段TP3至第六时间段TP6时组件的电势。参照图10，在重置第一浮置扩散节点FDA之后，类似于第四时间段TP4，重置信号可基于处于重置状态的第一浮置扩散节点FDA而产生，然后可被输出到位线。此后，存储控制信号SG可具有允许第一存储晶体管S1具有减小的存储容量的低电平V3。存储控制信号SG的低电平V3可低于存储控制信号SG的中间电平V2。此时，存储在第一存储晶体管S1中的剩余电荷可通过第一转移晶体管T1被转移到第一浮置扩散节点FDA。图像信号可基于存储在第一浮置扩散节点FDA中的电荷而产生，然后可被输出到位线。此后，第一重置晶体管R1可通过处于高电平状态的重置控制信号RG导通，并且存储在第一浮置扩散节点FDA中的电荷可被释放。
参照图7至图10，因为第一存储晶体管S1被配置为以顺序地分开的方式(例如，通过一些输出步骤)转移电荷，所以即使当入射光具有高强度时，也可以获得可靠的图像信号并减小量化误差。在入射光具有低强度的情况下，仅当存储控制信号SG具有低电平V3时，电荷才可被转移。因此，可以降低在存储控制信号SG分别具有高电平V1和中间电平V2时读取的信号的比特分辨率。
图11是根据本发明构思的一些实施例的图2的像素的时序图。在图11中，横轴表示时间，纵轴表示将要施加到图2的像素PX1的信号的大小。除了第一光栅信号PG1和第二光栅信号PG2之外，剩余信号可具有与图6的波形基本相同的波形，并且为了简洁起见，将省略其详细描述。此外，为了简明描述，先前参照图2描述的元件可通过相同的参考标号来标识。
在感测时间段或第二时间段TP2期间，第一光栅信号PG1可保持为高电平状态，然后可保持为低电平状态。相反，第二光栅信号PG2可保持为低电平状态，然后可保持为高电平状态。当第一光栅信号PG1处于高电平状态时，图1的光源112可向外部发射照射光。当第一光栅信号PG1处于低电平状态时，光源112可不发射照射光。然而，本发明构思不限于此，并且当第二光栅信号PG2处于高电平状态时，光源112可被配置为发射照射光。
参照图11，图像传感器120可被配置为使用全局快门方法获得图像。与图6中示出的不同，在一些实施例中，第一光栅信号PG1和第二光栅信号PG2可不被触发。第一光栅晶体管P1可被配置为收集由外部光和照射光的反射部分产生的第一电荷。第二光栅晶体管P2可被配置为收集由外部光产生的第二电荷。换句话说，由第一电荷生成的第一图像信号可以是不仅由照射光的反射部分而且由外部光引起的模拟信号，由第二电荷生成的第二图像信号可以是仅由外部光引起的模拟信号。第一图像信号和第二图像信号之间的差异可用于提取与照射光的反射部分相关联的图像信号。由于第一存储晶体管S1和第二存储晶体管S2被配置为以顺序地分开的方式转移电荷，所以图像信号的可靠性可不会被高强度外部光劣化，并且在一些实施例中，可以防止图像信号的可靠性被高强度外部光劣化。
参照图11，照射光可具有特定图案。为了简单起见，下面的描述将参照特定图案具有线性形状的示例。在线性照射光被三维对象反射的情况下，由图像传感器120感测的反射光可具有根据对象的三维形状的变形或弯曲形状。如上所述，在图11中，可从照射光的反射部分提取图像信号，并且可通过像素阵列121感测具有弯曲形状的光。在图像检测系统100中，发射的光与感测的光之间的形状的差异可用于计算距对象的距离。换句话说，参照图6，照射光的传播时间可用于计算距对象的距离(例如，对象与图像检测系统的组件之间的距离)，而在图11的实施例中，照射光的空间变形可用于计算对象的距离(例如，对象与图像检测系统的组件之间的距离)。
图12是根据本发明构思的一些实施例的包括在图1的像素阵列中的多个像素中的一个像素的电路图。参照图12，像素PX2可包括：电荷收集电路CC，第一转移晶体管T1、第二转移晶体管T2、第三转移晶体管T3和第四转移晶体管T4(或转移单元)，第一存储晶体管S1和第二存储晶体管S2(或存储单元)，第一读取电路RC1和第二读取电路RC2，以及抗光晕晶体管AB。电荷收集电路CC可包括第一光栅晶体管P1和第二光栅晶体管P2。像素PX2的除了存储单元S1和存储单元S2以及转移单元T1至转移单元T4之外的剩余元件可具有与图2的元件的特征基本相同的特征，并且将省略其详细描述。
存储单元S1和存储单元S2可用于在感测时间段期间存储在电荷收集电路CC中收集的电荷，并在转移时间段期间将存储的电荷转移到第一浮置扩散节点FDA和第二浮置扩散节点FDB(或浮置扩散区域)。在调节存储控制信号SG的电压电平的情况下，存储在存储单元S1和存储单元S2中的电荷可以以顺序地分开的方式被转移到浮置扩散区FDA和浮置扩散区FDB。
与图2中示出的不同，存储单元S1和存储单元S2可被配置为具有分流器结构(shunt structure)。在感测时间段期间，第一存储晶体管S1可存储通过第二转移晶体管T2转移的电荷。在转移时间段期间，第一存储晶体管S1可通过第一转移晶体管T1和第二转移晶体管T2将电荷转移到第一浮置扩散节点FDA。第一存储晶体管S1的源极区和漏极区可连接到第二转移晶体管T2。
在感测时间段期间，第二存储晶体管S2可存储通过第四转移晶体管T4转移的电荷。在转移时间段期间，第二存储晶体管S2可通过第三转移晶体管T3和第四转移晶体管T4将电荷转移到第二浮置扩散节点FDB。第二存储晶体管S2的源极区和漏极区可连接到第四转移晶体管T4。
图13是根据本发明构思的一些实施例的图12的像素的布局。参照图13，像素PX2可包括：第一光栅晶体管P1的栅电极GP1和第二光栅晶体管P2的栅电极GP2，第一转移晶体管T1的栅电极GT1、第二转移晶体管T2的栅电极GT2、第三转移晶体管T3的栅电极GT3和第四转移晶体管T4的栅电极GT4，第一存储晶体管S1的栅电极GS1和第二存储晶体管S2的栅电极GS2，第一重置晶体管R1的栅电极GR1和第二重置晶体管R2的栅电极GR2，第一源极跟随器晶体管SF1的栅电极GSF1和第二源极跟随器晶体管SF2的栅电极GSF2，第一选择栅极晶体管SE1的栅电极GSE1和第二选择栅极晶体管SE2的栅电极GSE2，以及抗光晕晶体管AB的栅电极GAB。图13示出像素PX2的布局的示例，而本发明构思不限于图13中示出的像素PX2的布局。
当与图3比较时，图13的像素PX2中的第一存储晶体管S1和第二存储晶体管S2可设置在与电荷转移路径不同的路径上。例如，第一存储晶体管S1和第二转移晶体管T2可被布置为与第一方向DR1平行，而第一转移晶体管T1、第一重置晶体管R1、第一源极跟随器晶体管SF1和第一选择晶体管SE1可被布置为与第二方向DR2平行。在一些实施例中，如图13中所示，第一存储晶体管S1和第二转移晶体管T2可在第一方向DR1上彼此间隔开，第一转移晶体管T1、第一重置晶体管R1可在第二方向DR2上彼此间隔开，并且第一源极跟随器晶体管SF1和第一选择晶体管SE1可在第二方向DR2上彼此间隔开。
图14是根据本发明构思的一些实施例的图12的像素的时序图。在图14中，横轴表示时间，纵轴表示将要施加到图12的像素PX2的信号的大小。为了便于描述，将参照图14更详细地描述由图2的像素PX1与图12的像素PX2之间的结构差异引起的操作方法的差异。
在感测时间段或第二时间段TP2期间，第二转移晶体管T2和第四转移晶体管T4可通过高电平状态的第二转移控制信号TG2导通。存储在电荷收集电路CC中的电荷可通过导通状态的第二转移晶体管T2和第四转移晶体管T4被转移到第一存储晶体管S1和第二存储晶体管S2，并且可被存储在第一存储晶体管S1和第二存储晶体管S2中。
在第二时间段TP2之后，第一转移控制信号TG1可处于允许第一转移晶体管T1和第三转移晶体管T3保持为导通状态的高电平状态，第二转移控制信号TG2可处于允许第二转移晶体管T2和第四转移晶体管T4保持为截止状态的低电平状态。换句话说，存储控制信号SG的电压电平可被调整，以改变第一存储晶体管S1和第二存储晶体管S2的存储容量，从而控制将转移到第一浮置扩散节点FDA和第二浮置扩散节点FDB的电荷量。
图15至图17是示出根据本发明构思的一些实施例的根据图14的时序图的存储和转移电荷的操作的示图。在图15至图17的以下描述中，先前参照
图14描述的元件可由相同的参考标号标识。
图15示出当像素处于图14的第三时间段TP3和第四时间段TP4时组件(例如，晶体管)的电势。参照图15，在第二时间段TP2期间，电荷可被存储在第一存储晶体管S1中。在第三时间段TP3期间，第二转移控制信号TG2可处于低电平状态，并且存储控制信号SG可具有高电平V1，在这种情况下，存储在第一存储晶体管S1中的电荷可不被转移到第二转移晶体管T2，并且在一些实施例中，可以阻止(例如，部分阻止、完全阻止)或防止存储在第一存储晶体管S1中的电荷被转移到第二转移晶体管T2。此外，高电平状态的重置控制信号RG可被施加以导通第一重置晶体管R1，从而重置第一浮置扩散节点FDA。在第四时间段TP4期间重置信号可基于重置的第一浮置扩散节点FDA而被输出到位线。
图16示出当像素处于图14的第五时间段TP5和第六时间段TP6时组件的电势。参照图16，在第五时间段TP5期间，存储控制信号SG可具有允许第一存储晶体管S1具有减小的存储容量的中间电平V2。因此，存储在第一存储晶体管S1中的电荷中的一些可通过第一转移晶体管T1和第二转移晶体管T2被转移到第一浮置扩散节点FDA。与图16中示出的不同，在入射光具有低强度的情况下，存储在第一存储晶体管S1中的电荷量可小于在第五时间段TP5中的第一存储晶体管S1的存储容量，因此，可能没有电荷被转移到第一浮置扩散节点FDA。在第六时间段TP6期间，图像信号可基于存储在第一浮置扩散节点FDA中的电荷而产生，然后可被输出到位线，此后，第一浮置扩散节点FDA可被重置。
图17示出在图14的第六时间段TP6之后重复第三时间段TP3至第六时间段TP6时组件的电势。参照图17，在重置第一浮置扩散节点FDA之后，重置信号可基于重置状态的第一浮置扩散节点FDA而产生，然后可被输出到位线。此后，存储控制信号SG可具有允许第一存储晶体管S1具有减小的存储容量的低电平V3。此时，存储在第一存储晶体管S1中的剩余电荷可通过第一转移晶体管T1和第二转移晶体管T2被转移到第一浮置扩散节点FDA。图像信号可基于存储在第一浮置扩散节点FDA中的电荷而产生，然后可被输出到位线，此后，第一浮置扩散节点FDA可被重置。
图18是包括在图1的像素阵列中的多个像素中的一个像素的电路图。参照图18，像素PX3可包括：电荷收集电路CC、转移晶体管TT(或转移单元)、存储晶体管ST(或存储单元)以及读取电路RC。读取电路RC可包括重置晶体管RT、源极跟随器晶体管SF以及选择晶体管SE。当与图2比较时，像素PX3可包括一个存储晶体管ST和一个读取电路RC。在一些实施例中，抗光晕晶体管可不设置在像素PX3中。
电荷收集电路CC可包括第一光栅晶体管P1和第二光栅晶体管P2。这里，第一光栅晶体管P1可包括连接到第二光栅晶体管P2的一个端子、施加有第一驱动电压VDD1的相对端子以及施加有第一光栅信号PG1的栅极端子。与图2中示出的不同，在第一光栅晶体管P1中，可使用第一驱动电压VDD1来释放收集的电荷。第一光栅晶体管P1可用作阻止(例如，部分阻止、全部阻止)或防止电荷收集电路CC受外部光的影响的抗光晕晶体管AB。
第二光栅晶体管P2可被配置为基于第二光栅信号PG2的相位的变化来执行收集额外的电荷的操作。例如，当第二光栅信号PG2具有与照射光相同的相位时，第二光栅晶体管P2可收集电荷并将电荷转移到存储晶体管ST。在释放收集的电荷之后，第二光栅信号PG2可相对于照射光具有180°的相位差，在这种情况下，第二光栅晶体管P2可收集电荷并将电荷转移到存储晶体管ST。由第二光栅晶体管P2执行的电荷收集操作可以是参照图2描述的先前实施例中的第二光栅晶体管P2执行的电荷收集操作的两倍，这可能导致计算TOF值花费的时间的增加。然而，这可以减小像素PX3的尺寸。
根据存储控制信号SG的电压电平，存储晶体管ST可用于存储电荷或者将电荷转移到浮置扩散节点FD。尽管存储晶体管ST被示出为串联连接在转移晶体管TT与电荷收集电路CC之间，但是如同图12的第一存储晶体管S1和第二存储晶体管S2一样，存储晶体管ST可被设置为具有分流器结构。
图19是根据本发明构思的一些实施例的图18的像素的时序图。在图19中，横轴表示时间，纵轴表示图18的第一光栅信号PG1、第二光栅信号PG2、转移控制信号TG、存储控制信号SG、重置控制信号RG以及选择信号SEL的大小。
在感测时间段或第二时间段TP2期间，可基于高电平状态的第二光栅信号PG2来收集电荷，并且可基于高电平状态的第一光栅信号PG1来去除收集的电荷。由第二光栅晶体管P2收集的电荷可被存储在存储晶体管ST中。
在第二时间段TP2之后，可基于高电平状态的第一光栅信号PG1来去除外部光。第二光栅信号PG2、转移控制信号TG、存储控制信号SG、重置控制信号RG和选择信号SEL可以以与参照图6描述的方式相同的方式操作。
图20是包括在图1的像素阵列中的多个像素中的一个像素的电路图。参照图20，像素PX4可包括：光电二极管PD、第一转移晶体管T1至第四转移晶体管T4(或转移单元)、第一存储晶体管S1和第二存储晶体管S2(或存储单元)、第一读取电路RC1和第二读取电路RC2、以及抗光晕晶体管AB。在像素PX4中，可使用光电二极管PD代替图2的像素PX1中的电荷收集电路CC，并且除了该差异之外，像素PX4可具有与图2的像素PX1的结构基本相同的结构。
光电二极管PD可被配置为感测入射光(即，将入射光转换成电信号)。然而，如同电荷收集电路CC一样，第二转移晶体管T2和第四转移晶体管T4可用于将电荷分别存储在第一存储晶体管S1和第二存储晶体管S2中。在感测时间段期间，第二转移晶体管T2可响应于第一转移信号Ta将电信号转移到第一存储晶体管S1，并且第四转移晶体管T4可响应于第二转移信号Tb将电信号转移到第二存储晶体管S2。类似于图2的第一光栅信号PG1和第二光栅信号PG2，第一转移信号Ta和第二转移信号Tb可被触发，同时保持彼此相反的相位。因此，如同图2的电荷收集电路CC一样，电信号可被分开。
根据本发明构思的一些实施例，可提供图像传感器、包括图像传感器的图像检测系统以及操作图像传感器的方法。图像传感器可包括被配置为控制电荷存储容量的存储晶体管。存储晶体管的使用可允许图像传感器可靠地计算TOF值并具有优化的像素结构。
虽然已经具体示出和描述了本发明构思的示例实施例，但是本领域普通技术人员将理解，在不脱离所附权利要求的精神和范围的情况下，可对其进行形式和细节的变化。因此，在法律允许的最大程度内，应由权利要求及其等同物的最宽的可允许解释来确定范围，并且不应受前述具体实施方式的限制或局限。

Claims (20)

1.一种图像传感器，包括：
像素，被配置为响应于入射在像素上的光生成图像信号，
其中，像素包括：
电荷收集电路，被配置为在感测时间段期间收集由入射在像素上的光产生的电荷；
浮置扩散区；以及
存储单元，被配置为：在感测时间段期间存储所述电荷，并在感测时间段之后的转移时间段期间，将所述电荷的至少一部分转移到浮置扩散区，其中，从存储单元转移到浮置扩散区的电荷量由施加到存储单元的存储控制端的存储控制信号的电压电平来控制，使得所述电荷以顺序地分开的方式被转移到浮置扩散区。
2.根据权利要求1所述的图像传感器，其中，转移时间段包括第一转移时间段和跟随第一转移时间段的第二转移时间段，
其中，存储单元还被配置为在第一转移时间段期间响应于存储控制信号的第一电压电平将所述电荷的第一部分转移到浮置扩散区，并且还被配置为在第二转移时间段期间响应于存储控制信号的第二电压电平将所述电荷的第二部分转移到浮置扩散区。
3.根据权利要求1所述的图像传感器，其中，存储单元还被配置为在感测时间段期间响应于存储控制信号的第一电压电平存储所述电荷，并且还被配置为在转移时间段期间响应于存储控制信号的第二电压电平将所述电荷的所述至少一部分转移到浮置扩散区，
其中，第一电压电平高于第二电压电平。
4.根据权利要求1所述的图像传感器，其中，像素还包括：转移单元，连接在电荷收集电路与存储单元之间，
其中，转移单元被配置为在感测时间段期间将所述电荷从电荷收集电路转移到存储单元，并且被配置为在转移时间段期间阻止所述电荷从存储单元转移到电荷收集电路。
5.根据权利要求1所述的图像传感器，其中，像素还包括：转移单元，连接在电荷收集电路与存储单元之间，
其中，转移单元被配置为在感测时间段期间将所述电荷从电荷收集电路转移到存储单元，并且被配置为在转移时间段期间将所述电荷的所述至少一部分从存储单元转移到浮置扩散区。
6.根据权利要求1所述的图像传感器，其中，像素还包括：转移单元，连接在电荷收集电路与浮置扩散区之间，
其中，转移单元被配置为在感测时间段期间阻止所述电荷从存储单元转移到浮置扩散区，并且被配置为在转移时间段期间将所述电荷的所述至少一部分从存储单元转移到浮置扩散区。
7.根据权利要求1所述的图像传感器，其中，电荷收集电路包括：
第一光栅晶体管，被配置为响应于触发的第一光栅信号收集所述电荷的第一部分；以及
第二光栅晶体管，被配置为响应于第二光栅信号收集所述电荷的第二部分，其中，第二光栅信号的相位与第一光栅信号的相位相反。
8.根据权利要求7所述的图像传感器，其中，存储单元包括：
第一存储晶体管，被配置为在感测时间段期间存储所述电荷的第一部分，并且被配置为在转移时间段期间将所述电荷的第一部分转移到浮置扩散区的第一浮置扩散节点；以及
第二存储晶体管，被配置为在感测时间段期间存储所述电荷的第二部分，并且被配置为在转移时间段期间将所述电荷的第二部分转移到浮置扩散区的第二浮置扩散节点。
9.根据权利要求7所述的图像传感器，其中，存储单元包括：
第一存储晶体管，被配置为在感测时间段期间存储所述电荷的第一部分，并且被配置为在转移时间段期间将所述电荷的第一部分转移到浮置扩散区；以及
第二存储晶体管，被配置为在感测时间段期间存储所述电荷的第二部分，并且被配置为在转移时间段期间将所述电荷的第二部分转移到浮置扩散区。
10.根据权利要求7所述的图像传感器，其中，第二光栅晶体管连接到存储单元，并且第二光栅晶体管被配置为在感测时间段期间将所述电荷的第二部分转移到存储单元，
其中，第一光栅晶体管被配置为阻止在感测时间段之后产生的电荷转移到第二光栅晶体管。
11.根据权利要求1所述的图像传感器，其中，像素还包括：抗光晕晶体管，被配置为阻止在感测时间段之后产生的电荷转移到电荷收集电路。
12.根据权利要求1所述的图像传感器，其中，电荷收集电路包括：光电二极管，被配置为收集由入射在像素上的光产生的所述电荷，
其中，像素还包括：转移单元，连接在光电二极管与存储单元之间，
其中，转移单元被配置为在感测时间段期间将所述电荷从光电二极管转移到存储单元，并且被配置为在转移时间段期间阻止所述电荷从存储单元转移到光电二极管。
13.根据权利要求1所述的图像传感器，还包括：行解码器，被配置为向像素提供选择信号，
其中，像素还包括：读取电路，被配置为响应于选择信号和转移到浮置扩散区的所述电荷的所述至少一部分输出图像信号，
其中，读取电路包括：
重置晶体管，被配置为响应于重置控制信号去除转移到浮置扩散区的所述电荷的所述至少一部分；
源极跟随器晶体管，被配置为基于转移到浮置扩散区的所述电荷的所述至少一部分产生图像信号；以及
选择晶体管，被配置为响应于选择信号输出图像信号。
14.一种图像检测系统，包括：
光源，被配置为响应于第一时钟信号发射照射光；
包括像素的图像传感器，其中，像素被配置为感测由对象反射的照射光的一部分，并且被配置为在感测时间段期间响应于第一时钟信号和第二时钟信号产生图像信号，第一时钟信号和第二时钟信号在感测时间段期间具有相反的相位；以及
处理器，被配置为基于图像信号计算图像传感器与对象之间的距离，
其中，像素包括：
电荷收集电路，被配置为在感测时间段期间，响应于第一时钟信号收集由照射光的所述一部分产生的第一电荷，并且响应于第二时钟信号收集由照射光的所述一部分产生的第二电荷；
浮置扩散区；
存储单元，被配置为存储第一电荷或第二电荷，并被配置为基于施加到存储单元的存储控制端的存储控制信号的电压电平，将第一电荷的至少一部分或第二电荷的至少一部分转移到浮置扩散区；和
读取电路，被配置为基于转移到浮置扩散区的第一电荷的所述至少一部分或第二电荷的所述至少一部分来产生图像信号，
其中，从存储单元转移到浮置扩散区的电荷量由存储控制信号的电压电平来控制，使得第一电荷或第二电荷以顺序地分开的方式被转移到浮置扩散区。
15.根据权利要求14所述的图像检测系统，其中，存储单元包括：
第一存储晶体管，被配置为基于存储控制信号存储第一电荷；以及
第二存储晶体管，被配置为基于存储控制信号存储第二电荷，
其中，存储控制信号被施加到第一存储晶体管的控制端和第二存储晶体管的控制端，
其中，第一存储晶体管和第二存储晶体管被配置为基于存储控制信号的电压电平调节转移到浮置扩散区的电荷量。
16.根据权利要求14所述的图像检测系统，其中，电荷收集电路包括：
第一光栅晶体管，被配置为基于与第一时钟信号同步的第一光栅信号收集由照射光的所述一部分产生的第一电荷；以及
第二光栅晶体管，被配置为基于与第二时钟信号同步的第二光栅信号收集由照射光的所述一部分产生的第二电荷。
17.根据权利要求14所述的图像检测系统，其中，光源被配置为发射具有特定图案的照射光，
其中，电荷收集电路包括：
第一光栅晶体管，被配置为响应于基于第一时钟信号产生的第一光栅信号，收集由包括照射光的所述一部分的第一感测光产生的第一电荷；以及
第二光栅晶体管，被配置为响应于基于第二时钟信号产生的第二光栅信号，收集由包括照射光的所述一部分的第二感测光产生的第二电荷。
18.一种操作图像传感器的方法，其中，图像传感器包括被配置为响应于入射光生成图像信号的像素，其中，像素包括存储晶体管和浮置扩散节点，
其中，所述方法包括：
在像素中收集由入射光产生的电荷；
响应于施加到存储晶体管的控制端的第一存储控制信号，将所述电荷存储在存储晶体管中；
响应于具有低于第一存储控制信号的电压电平的电压电平的第二存储控制信号，将所述电荷转移到浮置扩散节点，其中，从存储晶体管转移到浮置扩散节点的电荷量由第二存储控制信号的电压电平来控制，使得所述电荷以顺序地分开的方式被转移到浮置扩散节点；以及
基于转移到浮置扩散节点的所述电荷产生图像信号。
19.根据权利要求18所述的方法，其中，所述电荷包括第一存储电荷和第二存储电荷，
其中，将所述电荷转移到浮置扩散节点的步骤包括：
将具有第一电压电平的第二存储控制信号施加到存储晶体管的控制端，以基于第一电压电平将第一存储电荷转移到浮置扩散节点；以及
将具有低于第一电压电平的第二电压电平的第二存储控制信号施加到存储晶体管的控制端，以基于第二电压电平将第二存储电荷转移到浮置扩散节点。
20.根据权利要求19所述的方法，其中，产生图像信号的步骤包括：
基于转移到浮置扩散节点的第一存储电荷产生第一图像信号；
重置浮置扩散节点，以从浮置扩散节点释放第一存储电荷；
基于转移到浮置扩散节点的第二存储电荷产生第二图像信号；以及
重置浮置扩散节点，以从浮置扩散节点释放第二存储电荷。
CN201910090962.3A 2018-03-08 2019-01-30 图像传感器、包括其的图像检测系统以及操作其的方法 Active CN110248124B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180027622A KR102493823B1 (ko) 2018-03-08 2018-03-08 이미지 센서, 이를 포함하는 이미지 검출 시스템, 및 이미지 센서의 동작 방법
KR10-2018-0027622 2018-03-08

Publications (2)

Publication Number Publication Date
CN110248124A CN110248124A (zh) 2019-09-17
CN110248124B true CN110248124B (zh) 2024-01-19

Family

ID=67843591

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910090962.3A Active CN110248124B (zh) 2018-03-08 2019-01-30 图像传感器、包括其的图像检测系统以及操作其的方法

Country Status (3)

Country Link
US (1) US11082652B2 (zh)
KR (1) KR102493823B1 (zh)
CN (1) CN110248124B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102560775B1 (ko) 2018-12-20 2023-07-28 삼성전자주식회사 이미지 센서
KR20200108132A (ko) * 2019-03-06 2020-09-17 삼성전자주식회사 이미지 센서
US11768277B2 (en) * 2019-11-05 2023-09-26 Pixart Imaging Incorporation Time-of-flight sensor and control method thereof
KR20210112765A (ko) * 2020-03-06 2021-09-15 에스케이하이닉스 주식회사 이미지 센싱 장치 및 그의 동작 방법
CN113747091A (zh) * 2020-05-29 2021-12-03 宁波飞芯电子科技有限公司 一种图像传感器和图像信号的处理方法
KR20220043463A (ko) * 2020-09-29 2022-04-05 에스케이하이닉스 주식회사 이미지 센싱 장치
KR20220061351A (ko) 2020-11-06 2022-05-13 삼성전자주식회사 이미지 센서 및 이미지 센싱 장치
KR20230005605A (ko) * 2021-07-01 2023-01-10 삼성전자주식회사 깊이 센서 및 이를 포함하는 이미지 검출 시스템

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN206272737U (zh) * 2015-10-15 2017-06-20 半导体元件工业有限责任公司 图像传感器像素和成像系统

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050157194A1 (en) 2004-01-06 2005-07-21 Altice Peter P.Jr. Imager device with dual storage nodes
JP4525235B2 (ja) * 2004-08-09 2010-08-18 セイコーエプソン株式会社 固体撮像装置及びその駆動方法
KR101652933B1 (ko) * 2010-02-17 2016-09-02 삼성전자주식회사 센서, 이의 동작 방법, 및 이를 포함하는 거리 측정 장치
KR20130085228A (ko) 2012-01-19 2013-07-29 삼성전자주식회사 이미지 센서, 이의 동작 방법, 및 이를 포함하는 휴대용 장치
US9602742B2 (en) 2013-05-20 2017-03-21 Intellectual Discovery Co., Ltd. Imaging device and method for achieving wide dynamic range
KR102244679B1 (ko) 2014-07-15 2021-04-27 삼성전자주식회사 이미지 센서 및 이미지 센서의 동작 방법
KR20160021473A (ko) 2014-08-18 2016-02-26 삼성전자주식회사 글로벌 셔터 이미지 센서와 이를 포함하는 이미지 처리 시스템
KR102286111B1 (ko) 2014-08-21 2021-08-04 삼성전자주식회사 단위 픽셀, 상기 단위 픽셀을 포함하는 이미지 센서, 및 상기 단위 픽셀을 포함하는 이미지 처리 시스템
KR102179434B1 (ko) 2014-10-07 2020-11-16 삼성전자주식회사 이미지 센서, 이를 구비한 휴대용 전자 기기 및 이미지 센서 구동 방법
JP6452381B2 (ja) * 2014-10-23 2019-01-16 キヤノン株式会社 撮像装置
US9780138B2 (en) 2014-11-26 2017-10-03 Caeleste Cvba Three level transfer gate
EP3392674A1 (en) * 2017-04-23 2018-10-24 Xenomatix NV A pixel structure

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN206272737U (zh) * 2015-10-15 2017-06-20 半导体元件工业有限责任公司 图像传感器像素和成像系统

Also Published As

Publication number Publication date
US11082652B2 (en) 2021-08-03
KR102493823B1 (ko) 2023-02-01
KR20190106317A (ko) 2019-09-18
US20190281241A1 (en) 2019-09-12
CN110248124A (zh) 2019-09-17

Similar Documents

Publication Publication Date Title
CN110248124B (zh) 图像传感器、包括其的图像检测系统以及操作其的方法
US9991306B2 (en) Hybrid bonded image sensor and method of operating such image sensor
KR102286111B1 (ko) 단위 픽셀, 상기 단위 픽셀을 포함하는 이미지 센서, 및 상기 단위 픽셀을 포함하는 이미지 처리 시스템
JP5154908B2 (ja) Ｃｍｏｓイメージセンサのための、小サイズ、高利得及び低ノイズのピクセル
US8471315B1 (en) CMOS image sensor having global shutter pixels built using a buried channel transfer gate with a surface channel dark current drain
US7446357B2 (en) Split trunk pixel layout
EP2289101B1 (en) Globally reset image sensor pixels
US9985060B2 (en) Image pickup apparatus, image pickup system, and image pickup apparatus driving method
KR20210004595A (ko) 이미지 센싱 장치
CN112351227B (zh) 图像感测装置
US20230307480A1 (en) Image sensing device
US11011569B2 (en) Image sensor including a plurality of transfer transistors coupled between photodiode and floating diffusion region
US20150122971A1 (en) 3d stacked image sensor
US20150270300A1 (en) Cmos image sensor and method of manufacturing the same
US8395687B2 (en) Methods for operating image sensors
US11227883B2 (en) Image sensing device having a shared pixel structure including MOS transistors
US11222918B1 (en) Image sensor
US20210144324A1 (en) Complementary metal-oxide-semiconductor image sensors with submicron pixels and punch through charge transfer
KR20240014960A (ko) 이미지 센서 및 그것의 구동 방법
CN116034481A (zh) 传感器装置和传感模块
CN115567790A (zh) 深度传感器和包括深度传感器的图像检测系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant