CN110247540B - 非耦合式的输入滤波电容放电控制电路及使用该电路的控制方法 - Google Patents

非耦合式的输入滤波电容放电控制电路及使用该电路的控制方法 Download PDF

Info

Publication number
CN110247540B
CN110247540B CN201910327501.3A CN201910327501A CN110247540B CN 110247540 B CN110247540 B CN 110247540B CN 201910327501 A CN201910327501 A CN 201910327501A CN 110247540 B CN110247540 B CN 110247540B
Authority
CN
China
Prior art keywords
electrically connected
voltage
control circuit
discharge
power switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910327501.3A
Other languages
English (en)
Other versions
CN110247540A (zh
Inventor
陶平
周海军
李海松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Poweron IC Design Co Ltd
Original Assignee
Suzhou Poweron IC Design Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Poweron IC Design Co Ltd filed Critical Suzhou Poweron IC Design Co Ltd
Priority to CN201910327501.3A priority Critical patent/CN110247540B/zh
Publication of CN110247540A publication Critical patent/CN110247540A/zh
Application granted granted Critical
Publication of CN110247540B publication Critical patent/CN110247540B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/12Arrangements for reducing harmonics from ac input or output
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/44Circuits or arrangements for compensating for electromagnetic interference in converters or inverters
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/32Means for protecting converters other than automatic disconnection
    • H02M1/322Means for rapidly discharging a capacitor of the converter for protecting electrical components or for preventing electrical shock

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Secondary Cells (AREA)
  • Power Conversion In General (AREA)

Abstract

本发明揭示了一种非耦合式的输入滤波电容放电控制电路及使用该电路的控制方法,可应用于输入滤波电容放电电路之中,具体包括:第一集成功率开关模块、第二集成功率开关模块以及控制电路模块。所述第一集成功率开关模块的栅极与所述控制电路模块的第一端口电性连接,所述第一集成功率开关模块的源极与所述控制电路模块的第二端口电性连接;所述第二集成功率开关模块的栅极与所述控制电路模块的第三端口电性连接,所述第二集成功率开关模块的源极与所述控制电路模块的第四端口电性连接。本发明既可以消除传统技术方案中与滤波电容并联的放电电阻所带来的损耗,又可以改善系统的电磁干扰性能。

Description

非耦合式的输入滤波电容放电控制电路及使用该电路的控制 方法
技术领域
本发明涉及一种控制电路及相应的控制方法,具体而言,涉及一种非耦合式的输入滤波电容放电控制电路及使用该电路的控制方法,属于开关电源技术领域。
背景技术
在AC/DC开关电源系统中,为了减小开关电源对电网的污染,解决电磁干扰(EMI)的问题,通常会在交流输入端之间并联滤波电容(如X电容等)。当开关电源输入端的AC交流电压源断电后,滤波电容的两端可能会残留一定的高压,从而对触摸开关电源的人员造成一定的威胁。根据安全规范标准规定,在交流电源断电后一定时间内(如1秒),滤波电容两端的电压需要降至安全电压以下。因此,在传统技术方案中,通常会在滤波电容的两端并联较小的放电电阻以加快放电速度。
图1为传统技术方案中的一种开关电源的输入滤波电容放电电路。如图所示,第一滤波电容101耦接在交流电压源100两端,以提高系统的EMI特性。放电电阻102同样耦接在交流电压源100两端,当所述交流电压源100断电后对第一滤波电容101放电。整流桥103和第二滤波电容104将交流电压转化成直流电压,同时DC-DC转换器105将该直流电压转换成所需的直流电压提供给负载106。在这一传统方案中,放电电阻一直并联在滤波电容的两端,交流电压源耦合到开关电源输入端时,该电阻仍然会消耗功率,从而显著地增加轻载损耗或待机损耗,也必然会降低系统的工作效率。在当前对开关电源的待机损耗要求越来越高的情况下,这一传统方案显然已不能满足行业发展的要求。
针对上述传统技术方案中所存在的缺陷,目前业内也出现了诸多全新结构的输入滤波电容放电电路,这些电路也大多在一定程度上解决了放电电阻所带来的损耗问题。例如,中国专利101989810A就揭示了一种用于实现功率转换器输入端电压放电电路的方法和装置,在该电路结构中,两个驱动开关管的漏极分别与开关电源的两个输入端耦合,并且两个驱动开关管的源极也耦合,控制电路同时也耦合到开关电源的两个输入端,这一结构的控制电路可直接检测交流电源的电压状态,并根据检测结果驱动两个开关管。控制电路直接耦合输入端的连接方式虽然可以有效地检测交流电压状态,但是在雷击或EFT等相关测试下,会存在较为明显的安规性能不足等问题。为了解决这一问题就需要增大芯片内部耐压部分的面积,从而势必会增加芯片的制造成本、给生产企业带来诸多不便。
正因现有技术中存在着上述诸多不足,因此,如何依据目前现有的研究基础,提供一种可以应用于改进后的输入滤波电容放电电路中的控制电路及相对应的控制方法,以克服上述诸多问题,也就成为了目前行业内技术人员亟待解决的问题。
发明内容
鉴于现有技术存在上述缺陷,本发明的目的是提出一种非耦合式的输入滤波电容放电控制电路及使用该电路的控制方法,具体如下。
本发明揭示了一种非耦合式的输入滤波电容放电控制电路,应用于输入滤波电容放电电路之中,所述非耦合式的输入滤波电容放电控制电路包括:
第一集成功率开关模块,用于耦合并检测外部的交流电压源的电压状态,并于所述外部交流电压源断电时提供大电流回路;
第二集成功率开关模块,用于耦合并检测外部的交流电压源的电压状态,并于所述外部交流电压源断电时提供大电流回路;
控制电路模块,用于耦合所述第一集成功率开关模块及所述第二集成功率开关模块,间接检测外部的交流电压源的电压状态并生成对应的逻辑信号、控制放电通路的开闭;
所述第一集成功率开关模块的栅极与所述控制电路模块的第一端口电性连接,所述第一集成功率开关模块的源极与所述控制电路模块的第二端口电性连接;
所述第二集成功率开关模块的栅极与所述控制电路模块的第三端口电性连接,所述第二集成功率开关模块的源极与所述控制电路模块的第四端口电性连接;
所述控制电路模块共包括四个端口,其中,第一端口及第二端口分别与所述第一集成功率开关模块的栅极和源极电性连接,第三端口及第四端口分别与所述第二集成功率开关模块的栅极和源极电性连接。
优选地,所述第一集成功率开关模块包括第一电阻、第一体二极管以及第一VDMOS;
所述第一电阻的一端与所述第一VDMOS的漏极电性连接,所述第一电阻的另一端与所述第一VDMOS的栅极电性连接, 所述第一体二极管的阳极与所述第一VDMOS的源极电性连接,所述第一体二极管的阴极与所述第一VDMOS的漏极电性连接;
所述第一VDMOS的栅极、漏极、源极分别等同对应于所述第一集成功率开关模块的栅极、漏极、源极。
优选地,所述第二集成功率开关模块包括第二电阻、第二体二极管以及第二VDMOS;
所述第二电阻的一端与所述第二VDMOS的漏极电性连接,所述第二电阻的另一端与所述第二VDMOS的栅极电性连接, 所述第二体二极管的阳极与所述第二VDMOS的源极电性连接,所述第二体二极管的阴极与所述第二VDMOS的漏极电性连接;
所述第二VDMOS的栅极、漏极、源极分别等同对应于所述第二集成功率开关模块的栅极、漏极、源极。
优选地,所述控制电路模块包括:
供电电源单元,用于为所述控制电路模块内部的电路提供相匹配的电压与电流;
AC极性检测单元,用于检测外部的交流电压源的极性状态、并提供反馈信号给延迟检测单元;
延迟检测单元,用于接收来自所述AC极性检测单元的反馈信号,输出信号控制放电通路单元的导通和关闭,并控制所述控制电路模块内第一放电管及第二放电管的导通和关闭;
放电通路单元,用于当外部的交流电压源断电后,生成大电流流过所述第一集成功率开关模块及所述第二集成功率开关模块、并对外部的滤波电容放电;
限流检测单元,用于当所述放电通路单元打开后检测放电电流的大小,放电电流超过限定电流后输出两个控制信号来分别调节所述第一集成功率开关模块和所述第二集成功率开关模块二者的栅极电压。
优选地,所述控制电路模块还包括:
第一钳位管,用于对所述第一集成功率开关模块的栅极电压进行钳位限制;
第一放电管,用于当所述放电通路单元打开时减小所述控制电路模块内公共节点与所述第一集成功率开关模块的源极之间的负压差;
第一二极管,用于当外部的交流电压源极性反转时防止供电电流从所述第一集成功率开关模块的源极流出;
第二钳位管,用于对所述第二集成功率开关模块的栅极电压进行钳位限制;
第二放电管,用于当所述放电通路单元打开时减小所述控制电路模块内公共节点与所述第二集成功率开关模块的源极之间的负压差;
第二二极管,用于当外部的交流电压源极性反转时防止供电电流从所述第二集成功率开关模块的源极流出。
优选地,所述第一钳位管的一端与所述第一集成功率开关模块的栅极电性连接,所述第一钳位管的另一端与所述控制电路模块内的公共节点电性连接;
所述第一放电管的漏极与所述第一集成功率开关模块的源极电性连接,所述第一放电管的源极与所述控制电路模块内的公共节点电性连接,所述第一放电管的栅极与所述延迟检测单元的第一输出端电性连接;
所述第一二极管的阳极与所述第一集成功率开关模块的源极电性连接,所述第一二极管的阴极与所述供电电源单元的输入端电性连接;
所述第二钳位管的一端与所述第二集成功率开关模块的栅极电性连接,所述第二钳位管的另一端与所述控制电路模块内的公共节点电性连接;
所述第二放电管的漏极与所述第二集成功率开关模块的源极电性连接,所述第二放电管的源极与所述控制电路模块内的公共节点电性连接,所述第二放电管的栅极与所述延迟检测单元的第二输出端电性连接;
所述第二二极管的阳极与所述第二集成功率开关模块的源极电性连接,所述第二二极管的阴极与所述供电电源单元的输入端电性连接;
所述供电电源单元的输入端分别与所述第一二极管的阴极以及所述第二二极管的阴极电性连接,所述供电电源单元的第一输出端输出内部电源电压VINT、并与所述延迟检测单元的输入端电性连接,所述供电电源单元的第二输出端与所述控制电路模块内的公共节点电性连接,所述供电电源单元的第三输出端与所述放电通路单元的输入端电性连接;
所述AC极性检测单元的四个输入端分别与所述第一集成功率开关模块的栅极和源极以及所述第二集成功率开关模块的栅极和源极电性连接,所述AC极性检测单元的输出端与所述延迟检测单元的输入端电性连接;
所述延迟检测单元的两个输入端分别与所述AC极性检测单元的输出端以及所述供电电源单元的第一输出端电性连接,所述延迟检测单元的第一输出端输出信号VC1、并与所述第一放电管的栅极电性连接,所述延迟检测单元的第二输出端输出信号VC2、并与所述第二放电管的栅极电性连接,所述延迟检测单元的第三输出端与所述放电通路单元的输入端电性连接;
所述限流检测单元的两个输入端分别与所述放电通路单元的第三输出端和第四输出端电性连接,所述限流检测单元的第一输出端输出电流控制信号IC1、并与所述第一集成功率开关模块的栅极电性连接,所述限流检测单元的第二输出端输出电流控制信号IC2、并与所述第二集成功率开关模块的栅极电性连接;
所述放电通路单元的两个输入端分别与所述延迟检测单元的输出端以及所述供电电源单元的第三输出端电性连接,所述放电通路单元的的第一输出端与所述控制电路模块内的公共节点电性连接,所述放电通路单元的第二输出端与所述供电电源单元的输入端电性连接,所述放电通路单元的第三输出端和第四输出端分别与所述限流检测单元的两个输入端电性连接。
优选地,所述供电电源单元包括:
电压钳位管,用于对所述供电电源单元的输入电压进行钳位限制;
电压转换晶体管,用于将所述供电电源单元的输入电压转换成内部的电源电压;
第一分压电阻,用于减小和限制所述电压钳位管中的电流大小;
第二分压电阻,用于减小和限制所述电压钳位管中的电流大小;
所述电压钳位管的阴极分别与所述第二分压电阻的一端以及所述电压转换晶体管的栅极电性连接,所述电压钳位管的阳极与所述控制电路模块内的公共节点电性连接;
所述电压转换晶体管的漏极与所述供电电源单元的输入端电性连接,所述电压转换晶体管的源极输出内部电源电压VINT、并与所述延迟检测单元的输入端电性连接,所述电压转换晶体管的栅极与所述电压钳位管的阴极电性连接;
所述第二分压电阻的一端与所述电压钳位管的阴极电性连接,所述第二分压电阻的另一端分别与所述第一分压电阻的一端以及所述放电通路单元的输入端电性连接;
所述第一分压电阻的一端与所述第二分压电阻的另一端电性连接,所述第一分压电阻的另一端与所述供电电源单元的输入端电性连接。
优选地,所述放电通路单元包括:
电流检测电阻,用于检测所述放电通路单元打开时流过的电流大小;
第三放电管,用于控制所述放电通路单元的导通和关闭;
电压钳位晶体管,用于当所述放电通路单元打开后将所述供电电源单元的输入电压进行钳位限制;
所述电流检测电阻的一端与所述电压钳位晶体管的漏极电性连接,所述电流检测电阻的另一端与所述第三放电管的漏极电性连接;
所述电压钳位晶体管的栅极与所述供电电源单元内第一分压电阻与第二分压电阻二者的公共端电性连接,所述电压钳位晶体管的源极与所述供电电源单元的输入端电性连接,所述电压钳位晶体管的漏极与所述电流检测电阻的一端电性连接;
所述第三放电管的栅极与所述延迟检测单元的输出端电性连接,所述第三放电管的源极与所述控制电路模块内的公共节点电性连接,所述第三放电管的漏极与所述电流检测电阻的另一端电性连接。
优选地,所述非耦合式的输入滤波电容放电控制电路具有第一端子以及第二端子,所述第一端子与外部的第一放电电阻串联并电性连接于外部的开关电源输入端的一端,所述第二端子与外部的第二放电电阻串联并电性连接于外部的开关电源输入端的另一端。
本发明还揭示了一种输入滤波电容放电电路的控制方法,使用如上所述的非耦合式的输入滤波电容放电控制电路,包括如下步骤:
S1、启机上电,交流电压源耦合到开关电源的输入端;
S2、检测交流电压源的极性状态;
S3、根据S2中的检测结果判断交流电压是否过零,
若检测结果显示交流电压过零,则跳转执行S7步骤,
若检测结果显示交流电压未过零,则返回执行S2步骤;
S4、检测内部电源电压VINT的大小;这一过程可以是在启机上电后同时进行,
S5、根据S4的中检测结果判断内部电源电压VINT是否小于阈值电压,
若检测结果显示内部电源电压VINT小于阈值电压,则跳转执行S6步骤和S7步骤,
若检测结果显示内部电源电压VINT大于阈值电压,则跳转执行S8步骤;
S6、对内部电源电压VINT充电,同时返回执行S4步骤;
S7、根据交流电压源的极性状态以及内部电源电压VINT的大小对延迟检测单元进行复位操作;
S8、判断延迟检测单元的检测时间是否达标,
若检测时间已经达标,则跳转执行S9步骤,
若检测时间未达标,则返回执行S4步骤;
S9、打开放电通路单元,对滤波电容放电,同时执行S4步骤和S10步骤;
S10、对放电通路单元中的放电电流进行检测;
S11、根据S10中的检测结果判断放电电流是否达到限流值,
若检测结果显示放电电流达到限流值,则跳转执行S12步骤,
若检测结果显示放电电流未达到限流值,则返回执行S10步骤;
S12、按照最大限流值对滤波电容放电。
与现有技术相比,本发明的优点主要体现在以下几个方面:
本发明所述的非耦合式的输入滤波电容放电控制电路可以直接应用于经过改进后的输入滤波电容放电电路中,本发明的控制电路具有两个端子,每个端子均通过电阻串联连接到开关电源输入端之间,其内部的控制电路模块间接检测外部的交流电压源状态。在将本发明的控制电路应用于输入滤波电容放电电路中后,当外部的交流电压源耦合到开关电源的输入端时,放电通路被关闭同时仅有极低的电流流过该放电电路。而当外部的交流电压源与开关电源的输入端断开时,放电通路被打开同时有大电流流过该放电电路,以用于对输入滤波电容进行放电。
总体而言,本发明所述的非耦合式的输入滤波电容放电控制电路既可以消除传统技术方案中与滤波电容并联的放电电阻所带来的损耗、提高系统的轻载和待机效率,又可以改善系统的电磁干扰性能。同时本发明所使用的控制电路与开关电源输入端之间非耦合式的关系也使得电路整体的抗雷击和干扰能力更强,从而进一步提升了本发明的使用性能。
此外,本发明也为同领域内的其他相关问题提供了参考,可以以此为依据进行拓展延伸,运用于领域内其他开关电源控制技术的相关方案中,具有十分广阔的应用前景。
以下便结合实施例附图,对本发明的具体实施方式作进一步的详述,以使本发明技术方案更易于理解、掌握。
附图说明
图1为传统技术方案中的开关电源的输入滤波电容放电电路结构示意图;
图2为依据本发明的实施例的改进后的输入滤波电容放电电路的结构示意图;
图3为本发明的非耦合式的输入滤波电容放电控制电路的结构示意图;
图4为依据本发明的非耦合式的输入滤波电容放电控制电路的相关电压和电流的工作波形图;
图5为使用本发明的非耦合式的输入滤波电容放电控制电路的控制方法的流程示意图。
具体实施方式
本发明的目的是提出一种非耦合式的输入滤波电容放电控制电路及使用该电路的控制方法,具体如下。
本发明揭示了一种非耦合式的输入滤波电容放电控制电路,具体结构如图3所示。本发明所述的非耦合式的输入滤波电容放电控制电路可应用于如图2所示的输入滤波电容放电电路之中。本领域的技术人员应当理解,本发明并不仅仅限于这些实施例,本发明涵盖任何在本发明的精髓和范围上做的修改替换以及等效的方案。为便于理解,此处将结合附图进行具体的描述。
本发明所述的非耦合式的输入滤波电容放电控制电路201,具有三管芯集成封装,包括:
第一集成功率开关模块324,用于耦合并检测外部的交流电压源100的电压状态,并于所述外部交流电压源断电时提供大电流回路;
第二集成功率开关模块326,用于耦合并检测外部的交流电压源100的电压状态,并于所述外部交流电压源断电时提供大电流回路;
控制电路模块325,用于耦合所述第一集成功率开关模块324及所述第二集成功率开关模块326,间接检测外部的交流电压源100的电压状态并生成对应的逻辑信号、控制放电通路的开闭。
相对于普通的LDMOS而言,本实施例中所述第一集成功率开关模块324与所述第二集成功率开关模块326均具备更好的安规性能。
所述第一集成功率开关模块324的栅极与所述控制电路模块325的第一端口325_1电性连接,所述第一集成功率开关模块324的源极与所述控制电路模块325的第二端口325_2电性连接;
所述第二集成功率开关模块326的栅极与所述控制电路模块325的第三端口325_3电性连接,所述第二集成功率开关模块326的源极与所述控制电路模块325的第四端口325_4电性连接。
所述控制电路模块325共包括四个端口,其中,第一端口325_1及第二端口325_2分别与所述第一集成功率开关模块324的栅极和源极电性连接,第三端口325_3及第四端口325_4分别与所述第二集成功率开关模块326的栅极和源极电性连接。
所述第一集成功率开关模块324包括第一电阻301、第一体二极管304以及第一VDMOS303。
所述第一电阻301的一端与所述第一VDMOS303的漏极电性连接,所述第一电阻301的另一端与所述第一VDMOS303的栅极电性连接,所述第一体二极管304的阳极与所述第一VDMOS303的源极电性连接,所述第一体二极管304的阴极与所述第一VDMOS303的漏极电性连接;
所述第一VDMOS303的栅极、漏极、源极分别等同对应于所述第一集成功率开关模块324的栅极、漏极、源极。
所述第二集成功率开关模块326包括第二电阻319、第二体二极管317以及第二VDMOS318。
所述第二电阻319的一端与所述第二VDMOS318的漏极电性连接,所述第二电阻319的另一端与所述第二VDMOS318的栅极电性连接,所述第二体二极管317的阳极与所述第二VDMOS318的源极电性连接,所述第二体二极管317的阴极与所述第二VDMOS318的漏极电性连接;
所述第二VDMOS318的栅极、漏极、源极分别等同对应于所述第二集成功率开关模块326的栅极、漏极、源极。
所述控制电路模块325包括:
供电电源单元328,用于为所述控制电路模块325内部的电路提供相匹配的电压与电流;
AC极性检测单元323,用于检测外部的交流电压源100的极性状态、并提供反馈信号给延迟检测单元322;
延迟检测单元322,用于接收来自所述AC极性检测单元323的反馈信号,输出信号控制放电通路单元327的导通和关闭,并控制所述控制电路模块325内第一放电管310及第二放电管315的导通和关闭,此处需要特别说明的是,所述第一放电管310与所述第二放电管315不会同时导通;
放电通路单元327,用于当外部的交流电压源100断电后,生成大电流流过所述第一集成功率开关模块324及所述第二集成功率开关模块326、并对外部的滤波电容104放电;
限流检测单元311,用于当所述放电通路单元327打开后检测放电电流的大小,放电电流超过限定电流后输出两个控制信号来分别调节所述第一集成功率开关模块324和所述第二集成功率开关模块326二者的栅极电压。
所述控制电路模块325还包括:
第一钳位管302,用于对所述第一集成功率开关模块324的栅极电压进行钳位限制;
第一放电管310,用于当所述放电通路单元327打开时减小所述控制电路模块325内公共节点321与所述第一集成功率开关模块324的源极之间的负压差,以减小latch-up(闩锁效应)的风险;
第一二极管305,用于当外部的交流电压源100极性反转时防止供电电流从所述第一集成功率开关模块324的源极流出;
第二钳位管320,用于对所述第二集成功率开关模块326的栅极电压进行钳位限制;
第二放电管315,用于当所述放电通路单元327打开时减小所述控制电路模块325内公共节点321与所述第二集成功率开关模块326的源极之间的负压差,以减小latch-up的风险;
第二二极管316,用于当外部的交流电压源100极性反转时防止供电电流从所述第二集成功率开关模块326的源极流出。
所述第一钳位管302的一端与所述第一集成功率开关模块324的栅极电性连接,所述第一钳位管302的另一端与所述控制电路模块325内的公共节点321电性连接。
所述第一放电管310的漏极与所述第一集成功率开关模块324的源极电性连接,所述第一放电管310的源极与所述控制电路模块325内的公共节点321电性连接,所述第一放电管310的栅极与所述延迟检测单元322的第一输出端电性连接。
所述第一二极管305的阳极与所述第一集成功率开关模块324的源极电性连接,所述第一二极管305的阴极与所述供电电源单元328的输入端电性连接。
所述第二钳位管320的一端与所述第二集成功率开关模块326的栅极电性连接,所述第二钳位管320的另一端与所述控制电路模块325内的公共节点321电性连接。
所述第二放电管315的漏极与所述第二集成功率开关模块326的源极电性连接,所述第二放电管315的源极与所述控制电路模块325内的公共节点321电性连接,所述第二放电管315的栅极与所述延迟检测单元322的第二输出端电性连接。
所述第二二极管316的阳极与所述第二集成功率开关模块326的源极电性连接,所述第二二极管316的阴极与所述供电电源单元328的输入端电性连接。
所述供电电源单元328的输入端分别与所述第一二极管305的阴极以及所述第二二极管316的阴极电性连接,所述供电电源单元328的第一输出端输出内部电源电压VINT、并与所述延迟检测单元322的输入端电性连接,所述供电电源单元328的第二输出端与所述控制电路模块325内的公共节点321电性连接,所述供电电源单元328的第三输出端与所述放电通路单元327的输入端电性连接。
所述AC极性检测单元323的四个输入端分别与所述第一集成功率开关模块324的栅极和源极以及所述第二集成功率开关模块326的栅极和源极电性连接,所述AC极性检测单元323的输出端与所述延迟检测单元322的输入端电性连接。
所述延迟检测单元322的两个输入端分别与所述AC极性检测单元323的输出端以及所述供电电源单元328的第一输出端电性连接,所述延迟检测单元322的第一输出端输出信号VC1、并与所述第一放电管310的栅极电性连接,所述延迟检测单元322的第二输出端输出信号VC2、并与所述第二放电管315的栅极电性连接,所述延迟检测单元322的第三输出端与所述放电通路单元327的输入端电性连接;具体而言,所述延迟检测单元322的第三输出端与所述放电通路单元327中第三放电管314的栅极电性连接。
所述限流检测单元311的两个输入端分别与所述放电通路单元327的第三输出端和第四输出端电性连接,具体而言,所述限流检测单元311的两个输入端分别电性连接到所述放电通路单元327中电流检测电阻313的两端。所述限流检测单元311的第一输出端输出电流控制信号IC1、并与所述第一集成功率开关模块324的栅极电性连接,所述限流检测单元311的第二输出端输出电流控制信号IC2、并与所述第二集成功率开关模块326的栅极电性连接。
所述放电通路单元327的两个输入端分别与所述延迟检测单元322的输出端以及所述供电电源单元328的第三输出端电性连接,所述放电通路单元327的第一输出端与所述控制电路模块325内的公共节点321电性连接,所述放电通路单元327的第二输出端与所述供电电源单元328的输入端电性连接,所述放电通路单元327的第三输出端和第四输出端分别与所述限流检测单元311的两个输入端电性连接。
具体而言,所述供电电源单元328包括:
电压钳位管308,用于对所述供电电源单元328的输入电压进行钳位限制;
电压转换晶体管309,用于将所述供电电源单元328的输入电压转换成内部的电源电压;
第一分压电阻306,用于减小和限制所述电压钳位管308中的电流大小;
第二分压电阻307,用于减小和限制所述电压钳位管308中的电流大小。
所述电压钳位管308的阴极分别与所述第二分压电阻307的一端以及所述电压转换晶体管309的栅极电性连接,所述电压钳位管308的阳极与所述控制电路模块325内的公共节点321电性连接。
所述电压转换晶体管309的漏极与所述供电电源单元328的输入端电性连接,所述电压转换晶体管309的源极输出内部电源电压VINT、并与所述延迟检测单元322的输入端电性连接,所述电压转换晶体管309的栅极与所述电压钳位管308的阴极电性连接。
所述第二分压电阻307的一端与所述电压钳位管308的阴极电性连接,所述第二分压电阻307的另一端分别与所述第一分压电阻306的一端以及所述放电通路单元327的输入端电性连接。
所述第一分压电阻306的一端与所述第二分压电阻307的另一端电性连接,所述第一分压电阻306的另一端与所述供电电源单元328的输入端电性连接。
具体而言,所述放电通路单元327包括:
电流检测电阻313,用于检测所述放电通路单元327打开时流过的电流大小;
第三放电管314,用于控制所述放电通路单元327的导通和关闭;
电压钳位晶体管312,用于当所述放电通路单元327打开后将所述供电电源单元328的输入电压进行钳位限制。
所述电流检测电阻313的一端与所述电压钳位晶体管312的漏极电性连接,所述电流检测电阻313的另一端与所述第三放电管314的漏极电性连接。
所述电压钳位晶体管312的栅极与所述供电电源单元328内第一分压电阻306与第二分压电阻307二者的公共端电性连接,所述电压钳位晶体管312的源极与所述供电电源单元328的输入端电性连接,所述电压钳位晶体管312的漏极与所述电流检测电阻313的一端电性连接。
所述第三放电管314的栅极与所述延迟检测单元322的输出端电性连接,所述第三放电管314的源极与所述控制电路模块325内的公共节点321电性连接,所述第三放电管314的漏极与所述电流检测电阻313的另一端电性连接。
需要说明的是,本发明的控制电路模块325中的第一钳位管302和第二钳位管320可由其他相同功能的元件组合或电路实现,如二极管、三极管、MOS管或相互组合。同样的,第一二极管305和第二二极管316以及电压钳位晶体管312也可由其他相同功能的元件或电路组合实现,如二极管,三极管、MOS管或相互组合。但不管如何改变,仍然属于本发明专利的范围之内。
本发明所述的非耦合式的输入滤波电容放电控制电路201具有第一端子201_1以及第二端子201_2,所述第一端子201_1与外部的第一放电电阻200串联并电性连接于外部的开关电源输入端的一端,所述第二端子201_2与外部的第二放电电阻202串联并电性连接于外部的开关电源输入端的另一端。所述第一放电电阻200及所述第二放电电阻202能够为本发明的所述非耦合式的输入滤波电容放电控制电路提供浪涌保护。
当交流电压源100耦合到开关电源输入端之间时,交流电压信号耦合到所述非耦合式的输入滤波电容放电控制电路201的两个端子,有极低的电流流过第一集成功率开关模块324和第二集成功率开关模块326,从而建立内部电源电压VINT,控制电路模块325会不断地检测VINT电压值以及交流电压源100的极性状态,当VINT电压大于阈值电压以及交流电压源100没有极性反转时,延迟检测单元322的输出信号关闭放电通路单元327,当交流电压源100处在极性反转时,所述非耦合式的输入滤波电容放电控制电路201的两个端子耦合的电压较低使得VINT电压下降,VINT电压下降到阈值电压后会复位延迟检测单元322,同样AC极性检测单元323检测到交流电压源100反转时也会复位延迟检测单元322。
当交流电压源100断电后,滤波电容104上的电压将一直维持在某一较高电压,所述非耦合式的输入滤波电容放电控制电路201的两个端子中的一个端子将一直耦合到较高的直流电压,控制电路模块325中的VINT电压将一直维持供电状态,同样,AC极性检测单元323也检测不到交流电压源100的极性反转,所以经过一定的延迟后会默认为外部的交流电压源100已经断电,延迟检测单元322会打开放电通路单元327以较大电流流过所述非耦合式的输入滤波电容放电控制电路201,并对外部的滤波电容104快速放电。
整个放电通路是由两条对称的放电支路构成;第一条放电支路为,大电流从所述非耦合式的输入滤波电容放电控制电路201的第一端子201_1流进第一集成功率开关模块324的漏极,从其源极流出然后经过第一二极管305、电压钳位晶体管312、电流检测电阻313、第三放电管314、第二放电管315以及第二集成功率开关模块326的第二体二极管317,最后从第二端子201_2流出去并形成电流回路;在这条放电支路中,第一放电管310以及第二集成功率开关模块326都被关闭;放电过程中该放电支路一直开启。第二条放电支路为,大电流从所述非耦合式的输入滤波电容放电控制电路201的第二端子201_2流进第二集成功率开关模块326的漏极,从其源极流出然后经过第二二极管316、电压钳位晶体管312、电流检测电阻313、第三放电管314、第一放电管310以及第一集成功率开关模块324的第一体二极管304,最后从第一端子201_1流出并形成电流回路,在这条放电支路中,第二放电管315以及第一集成功率开关模块324都被关闭;放电过程中该放电支路一直开启。
由于供电电源单元328中分压电阻以及放电通路单元327中电压钳位晶体管312的存在使得在放电过程中供电电源单元328的输入电压被钳位到某一电压,使得内部电源电压VINT的电压值一直稳定在正常值。
图4为依据本发明一实施实例的输入滤波电容放电电路的工作波形图;电压波形401显示为外部的交流电压源100的输入电压,电流波形402显示为流过所述非耦合式的输入滤波电容放电控制电路201的电流;电压波形403显示为所述非耦合式的输入滤波电容放电控制电路201中内部电源电压VINT。当交流电压源100耦合到开关电源输入端之间时流过所述非耦合式的输入滤波电容放电控制电路201的电流极低,该电流仅用于内部电路工作所需,所以消除了传统的外部放电电阻的损耗,提高系统的轻载和待机效率,内部电源电压VINT也被钳位在某一电压值(如5V),交流电压源100处于极性反转时,内部电源电压VINT403以及电流402都会下降,内部电源电压VINT下降到阈值电压时复位延迟检测单元322;当交流电压源100从开关电源输入端断电后,延迟检测单元322经过一定延迟后打开放电通路单元327,并产生大的放电电流流过所述非耦合式的输入滤波电容放电控制电路201,并对外部的滤波电容104快速放电;放电过程中内部电源电压VINT一直平稳的稳定在正常值。
如图5所示,本发明还揭示了一种输入滤波电容放电电路的控制方法,使用如上所述的非耦合式的输入滤波电容放电控制电路,其特征在于,包括如下步骤:
S1、启机上电,交流电压源100耦合到开关电源的输入端;
S2、检测交流电压源100的极性状态;
S3、根据S2中的检测结果判断交流电压是否过零,
若检测结果显示交流电压过零,则跳转执行S7步骤,
若检测结果显示交流电压未过零,则返回执行S2步骤;
S4、检测内部电源电压VINT的大小;这一过程可以是在启机上电后同时进行,
S5、根据S4的中检测结果判断内部电源电压VINT是否小于阈值电压,
若检测结果显示内部电源电压VINT小于阈值电压,则跳转执行S6步骤和S7步骤,
若检测结果显示内部电源电压VINT大于阈值电压,则跳转执行S8步骤;
S6、对内部电源电压VINT充电,同时返回执行S4步骤;
S7、根据交流电压源100的极性状态以及内部电源电压VINT的大小对延迟检测单元322进行复位操作;
S8、判断延迟检测单元322的检测时间是否达标,
若检测时间已经达标,则跳转执行S9步骤,
若检测时间未达标,则返回执行S4步骤;
S9、打开放电通路单元327,对滤波电容104放电,同时执行S4步骤和S10步骤;
S10、对放电通路单元327中的放电电流进行检测;
S11、根据S10中的检测结果判断放电电流是否达到限流值,
若检测结果显示放电电流达到限流值,则跳转执行S12步骤,
若检测结果显示放电电流未达到限流值,则返回执行S10步骤;
S12、按照最大限流值对滤波电容104放电。
综上所述,如上实施实例中所述的一种非耦合式的输入滤波电容放电控制电路属于三管芯集成封装,其中两个集成功率开关模块的安规性能优于LDMOS;集成功率开关模块的源极没有直接耦合,而是与控制电路的四个端口连接,在工作过程中没有出现大的负压这样可避免latchup的风险;同时放电过程中的最大电流被限制,避免放电电路外接串联电阻短路而出现电流异常增大的现象。
本发明所述的非耦合式的输入滤波电容放电控制电路可以直接应用于经过改进后的输入滤波电容放电电路中,本发明的控制电路具有两个端子,每个端子均通过电阻串联连接到开关电源输入端之间,其内部的控制电路模块间接检测外部的交流电压源状态。在将本发明的控制电路应用于输入滤波电容放电电路中后,当外部的交流电压源耦合到开关电源的输入端时,放电通路被关闭同时仅有极低的电流流过该放电电路。而当外部的交流电压源与开关电源的输入端断开时,放电通路被打开同时有大电流流过该放电电路,以用于对输入滤波电容进行放电。
总体而言,本发明所述的非耦合式的输入滤波电容放电控制电路既可以消除传统技术方案中与滤波电容并联的放电电阻所带来的损耗、提高系统的轻载和待机效率,又可以改善系统的电磁干扰性能。同时本发明所使用的控制电路与开关电源输入端之间非耦合式的关系也使得电路整体的抗雷击和干扰能力更强,从而进一步提升了本发明的使用性能。
此外,本发明也为同领域内的其他相关问题提供了参考,可以以此为依据进行拓展延伸,运用于领域内其他开关电源控制技术的相关方案中,具有十分广阔的应用前景。
对于本领域技术人员而言,显然本发明不限于上述示范性实施例的细节,而且在不背离本发明的精神和基本特征的情况下,能够以其他的具体形式实现本发明。因此,无论从哪一点来看,均应将实施例看作是示范性的,而且是非限制性的,本发明的范围由所附权利要求而不是上述说明限定,因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内,不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外,应当理解,虽然本说明书按照实施方式加以描述,但并非每个实施方式仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施例中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他实施方式。

Claims (8)

1.一种非耦合式的输入滤波电容放电控制电路,应用于输入滤波电容放电电路之中,其特征在于,所述非耦合式的输入滤波电容放电控制电路包括:
第一集成功率开关模块(324),用于耦合并检测外部的交流电压源(100)的电压状态,并于所述外部的交流电压源断电时提供大电流回路;
第二集成功率开关模块(326),用于耦合并检测外部的交流电压源(100)的电压状态,并于所述外部的交流电压源断电时提供大电流回路;
控制电路模块(325),用于耦合所述第一集成功率开关模块(324)及所述第二集成功率开关模块(326),间接检测外部的交流电压源(100)的电压状态并生成对应的逻辑信号、控制放电通路的开闭;
所述第一集成功率开关模块(324)的栅极与所述控制电路模块(325)的第一端口(325_1)电性连接,所述第一集成功率开关模块(324)的源极与所述控制电路模块(325)的第二端口(325_2)电性连接;
所述第二集成功率开关模块(326)的栅极与所述控制电路模块(325)的第三端口(325_3)电性连接,所述第二集成功率开关模块(326)的源极与所述控制电路模块(325)的第四端口(325_4)电性连接;
所述控制电路模块(325)共包括四个端口,其中,第一端口(325_1)及第二端口(325_2)分别与所述第一集成功率开关模块(324)的栅极和源极电性连接,第三端口(325_3)及第四端口(325_4)分别与所述第二集成功率开关模块(326)的栅极和源极电性连接;
所述第一集成功率开关模块(324)包括第一电阻(301)、第一体二极管(304)以及第一VDMOS(303);
所述第一电阻(301)的一端与所述第一VDMOS(303)的漏极电性连接,所述第一电阻(301)的另一端与所述第一VDMOS(303)的栅极电性连接,所述第一体二极管(304)的阳极与所述第一VDMOS(303)的源极电性连接,所述第一体二极管(304)的阴极与所述第一VDMOS(303)的漏极电性连接;
所述第一VDMOS(303)的栅极、漏极、源极分别等同对应于所述第一集成功率开关模块(324)的栅极、漏极、源极;
所述非耦合式的输入滤波电容放电控制电路具有第一端子(201_1)以及第二端子(201_2),所述第一端子(201_1)与外部的第一放电电阻(200)串联并电性连接于外部的开关电源输入端的一端,所述第二端子(201_2)与外部的第二放电电阻(202)串联并电性连接于外部的开关电源输入端的另一端。
2.根据权利要求1所述的非耦合式的输入滤波电容放电控制电路,其特征在于:所述第二集成功率开关模块(326)包括第二电阻(319)、第二体二极管(317)以及第二VDMOS(318);
所述第二电阻(319)的一端与所述第二VDMOS(318)的漏极电性连接,所述第二电阻(319)的另一端与所述第二VDMOS(318)的栅极电性连接,所述第二体二极管(317)的阳极与所述第二VDMOS(318)的源极电性连接,所述第二体二极管(317)的阴极与所述第二VDMOS(318)的漏极电性连接;
所述第二VDMOS(318)的栅极、漏极、源极分别等同对应于所述第二集成功率开关模块(326)的栅极、漏极、源极。
3.根据权利要求1所述的非耦合式的输入滤波电容放电控制电路,其特征在于,所述控制电路模块(325)包括:
供电电源单元(328),用于为所述控制电路模块(325)内部的电路提供相匹配的电压与电流;
AC极性检测单元(323),用于检测外部的交流电压源(100)的极性状态、并提供反馈信号给延迟检测单元(322);
延迟检测单元(322),用于接收来自所述AC极性检测单元(323)的反馈信号,输出信号控制放电通路单元(327)的导通和关闭,并控制所述控制电路模块(325)内第一放电管(310)及第二放电管(315)的导通和关闭;
放电通路单元(327),用于当外部的交流电压源(100)断电后,生成大电流流过所述第一集成功率开关模块(324)及所述第二集成功率开关模块(326)、并对外部的滤波电容(104)放电;
限流检测单元(311),用于当所述放电通路单元(327)打开后检测放电电流的大小,放电电流超过限定电流后输出两个控制信号来分别调节所述第一集成功率开关模块(324)和所述第二集成功率开关模块(326)二者的栅极电压。
4.根据权利要求3所述的非耦合式的输入滤波电容放电控制电路,其特征在于,所述控制电路模块(325)还包括:
第一钳位管(302),用于对所述第一集成功率开关模块(324)的栅极电压进行钳位限制;
第一放电管(310),用于当所述放电通路单元(327)打开时减小所述控制电路模块(325)内公共节点(321)与所述第一集成功率开关模块(324)的源极之间的负压差;
第一二极管(305),用于当外部的交流电压源(100)极性反转时防止供电电流从所述第一集成功率开关模块(324)的源极流出;
第二钳位管(320),用于对所述第二集成功率开关模块(326)的栅极电压进行钳位限制;
第二放电管(315),用于当所述放电通路单元(327)打开时减小所述控制电路模块(325)内公共节点(321)与所述第二集成功率开关模块(326)的源极之间的负压差;
第二二极管(316),用于当外部的交流电压源(100)极性反转时防止供电电流从所述第二集成功率开关模块(326)的源极流出。
5.根据权利要求4所述的非耦合式的输入滤波电容放电控制电路,其特征在于:
所述第一钳位管(302)的一端与所述第一集成功率开关模块(324)的栅极电性连接,所述第一钳位管(302)的另一端与所述控制电路模块(325)内的公共节点(321)电性连接;
所述第一放电管(310)的漏极与所述第一集成功率开关模块(324)的源极电性连接,所述第一放电管(310)的源极与所述控制电路模块(325)内的公共节点(321)电性连接,所述第一放电管(310)的栅极与所述延迟检测单元(322)的第一输出端电性连接;
所述第一二极管(305)的阳极与所述第一集成功率开关模块(324)的源极电性连接,所述第一二极管(305)的阴极与所述供电电源单元(328)的输入端电性连接;
所述第二钳位管(320)的一端与所述第二集成功率开关模块(326)的栅极电性连接,所述第二钳位管(320)的另一端与所述控制电路模块(325)内的公共节点(321)电性连接;
所述第二放电管(315)的漏极与所述第二集成功率开关模块(326)的源极电性连接,所述第二放电管(315)的源极与所述控制电路模块(325)内的公共节点(321)电性连接,所述第二放电管(315)的栅极与所述延迟检测单元(322)的第二输出端电性连接;
所述第二二极管(316)的阳极与所述第二集成功率开关模块(326)的源极电性连接,所述第二二极管(316)的阴极与所述供电电源单元(328)的输入端电性连接;
所述供电电源单元(328)的输入端分别与所述第一二极管(305)的阴极以及所述第二二极管(316)的阴极电性连接,所述供电电源单元(328)的第一输出端输出内部电源电压VINT、并与所述延迟检测单元(322)的输入端电性连接,所述供电电源单元(328)的第二输出端与所述控制电路模块(325)内的公共节点(321)电性连接,所述供电电源单元(328)的第三输出端与所述放电通路单元(327)的输入端电性连接;
所述AC极性检测单元(323)的四个输入端分别与所述第一集成功率开关模块(324)的栅极和源极以及所述第二集成功率开关模块(326)的栅极和源极电性连接,所述AC极性检测单元(323)的输出端与所述延迟检测单元(322)的输入端电性连接;
所述延迟检测单元(322)的两个输入端分别与所述AC极性检测单元(323)的输出端以及所述供电电源单元(328)的第一输出端电性连接,所述延迟检测单元(322)的第一输出端输出信号VC1、并与所述第一放电管(310)的栅极电性连接,所述延迟检测单元(322)的第二输出端输出信号VC2、并与所述第二放电管(315)的栅极电性连接,所述延迟检测单元(322)的第三输出端与所述放电通路单元(327)的输入端电性连接;
所述限流检测单元(311)的两个输入端分别与所述放电通路单元(327)的第三输出端和第四输出端电性连接,所述限流检测单元(311)的第一输出端输出电流控制信号IC1、并与所述第一集成功率开关模块(324)的栅极电性连接,所述限流检测单元(311)的第二输出端输出电流控制信号IC2、并与所述第二集成功率开关模块(326)的栅极电性连接;
所述放电通路单元(327)的两个输入端分别与所述延迟检测单元(322)的输出端以及所述供电电源单元(328)的第三输出端电性连接,所述放电通路单元(327)的第一输出端与所述控制电路模块(325)内的公共节点(321)电性连接,所述放电通路单元(327)的第二输出端与所述供电电源单元(328)的输入端电性连接,所述放电通路单元(327)的第三输出端和第四输出端分别与所述限流检测单元(311)的两个输入端电性连接。
6.根据权利要求3所述的非耦合式的输入滤波电容放电控制电路,其特征在于,所述供电电源单元(328)包括:
电压钳位管(308),用于对所述供电电源单元(328)的输入电压进行钳位限制;
电压转换晶体管(309),用于将所述供电电源单元(328)的输入电压转换成内部的电源电压;
第一分压电阻(306),用于减小和限制所述电压钳位管(308)中的电流大小;
第二分压电阻(307),用于减小和限制所述电压钳位管(308)中的电流大小;
所述电压钳位管(308)的阴极分别与所述第二分压电阻(307)的一端以及所述电压转换晶体管(309)的栅极电性连接,所述电压钳位管(308)的阳极与所述控制电路模块(325)内的公共节点(321)电性连接;
所述电压转换晶体管(309)的漏极与所述供电电源单元(328)的输入端电性连接,所述电压转换晶体管(309)的源极输出内部电源电压VINT、并与所述延迟检测单元(322)的输入端电性连接,所述电压转换晶体管(309)的栅极与所述电压钳位管(308)的阴极电性连接;
所述第二分压电阻(307)的一端与所述电压钳位管(308)的阴极电性连接,所述第二分压电阻(307)的另一端分别与所述第一分压电阻(306)的一端以及所述放电通路单元(327)的输入端电性连接;
所述第一分压电阻(306)的一端与所述第二分压电阻(307)的另一端电性连接,所述第一分压电阻(306)的另一端与所述供电电源单元(328)的输入端电性连接。
7.根据权利要求3所述的非耦合式的输入滤波电容放电控制电路,其特征在于,所述放电通路单元(327)包括:
电流检测电阻(313),用于检测所述放电通路单元(327)打开时流过的电流大小;
第三放电管(314),用于控制所述放电通路单元(327)的导通和关闭;
电压钳位晶体管(312),用于当所述放电通路单元(327)打开后将所述供电电源单元(328)的输入电压进行钳位限制;
所述电流检测电阻(313)的一端与所述电压钳位晶体管(312)的漏极电性连接,所述电流检测电阻(313)的另一端与所述第三放电管(314)的漏极电性连接;
所述电压钳位晶体管(312)的栅极与所述供电电源单元(328)内第一分压电阻(306)与第二分压电阻(307)二者的公共端电性连接,所述电压钳位晶体管(312)的源极与所述供电电源单元(328)的输入端电性连接,所述电压钳位晶体管(312)的漏极与所述电流检测电阻(313)的一端电性连接;
所述第三放电管(314)的栅极与所述延迟检测单元(322)的输出端电性连接,所述第三放电管(314)的源极与所述控制电路模块(325)内的公共节点(321)电性连接,所述第三放电管(314)的漏极与所述电流检测电阻(313)的另一端电性连接。
8.一种输入滤波电容放电电路的控制方法,使用如权利要求1~7任一所述的非耦合式的输入滤波电容放电控制电路,其特征在于,包括如下步骤:
S1、启机上电,交流电压源(100)耦合到开关电源的输入端;
S2、检测交流电压源(100)的极性状态;
S3、根据S2中的检测结果判断交流电压是否过零,
若检测结果显示交流电压过零,则跳转执行S7步骤,
若检测结果显示交流电压未过零,则返回执行S2步骤;
S4、检测内部电源电压VINT的大小;这一过程在启机上电后同时进行,
S5、根据S4的中检测结果判断内部电源电压VINT是否小于阈值电压,
若检测结果显示内部电源电压VINT小于阈值电压,则跳转执行S6步骤和S7步骤,
若检测结果显示内部电源电压VINT大于阈值电压,则跳转执行S8步骤;
S6、对内部电源电压VINT充电,同时返回执行S4步骤;
S7、根据交流电压源(100)的极性状态以及内部电源电压VINT的大小对延迟检测单元(322)进行复位操作;
S8、判断延迟检测单元(322)的检测时间是否达标,
若检测时间已经达标,则跳转执行S9步骤,
若检测时间未达标,则返回执行S4步骤;
S9、打开放电通路单元(327),对滤波电容(104)放电,同时执行S4步骤和S10步骤;
S10、对放电通路单元(327)中的放电电流进行检测;
S11、根据S10中的检测结果判断放电电流是否达到限流值,
若检测结果显示放电电流达到限流值,则跳转执行S12步骤,
若检测结果显示放电电流未达到限流值,则返回执行S10步骤;
S12、按照最大限流值对滤波电容(104)放电。
CN201910327501.3A 2019-04-23 2019-04-23 非耦合式的输入滤波电容放电控制电路及使用该电路的控制方法 Active CN110247540B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910327501.3A CN110247540B (zh) 2019-04-23 2019-04-23 非耦合式的输入滤波电容放电控制电路及使用该电路的控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910327501.3A CN110247540B (zh) 2019-04-23 2019-04-23 非耦合式的输入滤波电容放电控制电路及使用该电路的控制方法

Publications (2)

Publication Number Publication Date
CN110247540A CN110247540A (zh) 2019-09-17
CN110247540B true CN110247540B (zh) 2020-08-21

Family

ID=67883181

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910327501.3A Active CN110247540B (zh) 2019-04-23 2019-04-23 非耦合式的输入滤波电容放电控制电路及使用该电路的控制方法

Country Status (1)

Country Link
CN (1) CN110247540B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI764406B (zh) * 2020-08-21 2022-05-11 立錡科技股份有限公司 電源路徑開關電路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8115457B2 (en) * 2009-07-31 2012-02-14 Power Integrations, Inc. Method and apparatus for implementing a power converter input terminal voltage discharge circuit
US9374019B2 (en) * 2010-09-28 2016-06-21 On-Bright Electronics (Shanghai) Co., Ltd. Systems and methods for discharging an AC input capacitor with automatic detection
CN106159922A (zh) * 2015-04-22 2016-11-23 亚荣源科技(深圳)有限公司 主动式x电容放电控制电路
CN105119476B (zh) * 2015-09-17 2018-01-02 矽力杰半导体技术(杭州)有限公司 一种应用于开关电源中的x电容放电控制电路
JP6632069B2 (ja) * 2016-07-13 2020-01-15 ニチコン株式会社 電源装置

Also Published As

Publication number Publication date
CN110247540A (zh) 2019-09-17

Similar Documents

Publication Publication Date Title
CN101826810B (zh) 一种用于开关电源的同步整流电路
CN101572485B (zh) 用于副边同步整流管的智能驱动控制方法及装置
US7061777B2 (en) Input stage circuit of three-level DC/DC converter
CN102231605B (zh) 一种开关电源副边的同步整流控制电路及反激式开关电源
CN102810993A (zh) 一种电源转换器及其方法
WO2018049046A1 (en) Fixed frequency series-parallel mode (spm) active clamp flyback converter
CN213846230U (zh) 一种过流保护电路
CN104602390A (zh) 双绕组单级原边反馈的led灯驱动电路
CN111541361B (zh) 同步整流隔离驱动电路及同步整流隔离电源系统
CN109194098A (zh) 一种同步整流采样电路
CN208656639U (zh) 用于开关变换器的控制电路及开关变换器
CN110391736A (zh) Buck变换器的控制电路
CN112821761A (zh) 一种飞跨电容三电平boost电路
CN116260315A (zh) 一种具备逐周电流检测型失效保护和氮化镓直驱能力的升降压转换器
CN110247540B (zh) 非耦合式的输入滤波电容放电控制电路及使用该电路的控制方法
CN111817535B (zh) 一种待机零功耗的开关电源及用电设备
CN110277769A (zh) Llc电源输入过电压保护电路和过电压保护方法
CN209030084U (zh) 一种同步整流采样电路
CN208369467U (zh) 图腾柱pfc电路及空调器
CN115065222B (zh) 应用全桥同步整流启动防倒灌电路及电子设备
CN109660138A (zh) 一种有源全桥整流器
CN114400899B (zh) 一种新型零电压切换控制电路、方法及电压变换器
CN213990523U (zh) 一种同步整流装置
CN112769103B (zh) 一种用于超级电容器的暂态支撑保护系统
CN211701882U (zh) 一种优化分段及关键阈值反馈同步整流控制电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Tao Ping

Inventor after: Zhou Haijun

Inventor after: Li Haisong

Inventor after: Yi Yangbo

Inventor after: Gao Wei

Inventor before: Tao Ping

Inventor before: Zhou Haijun

Inventor before: Li Haisong