CN110246875B - 像素结构 - Google Patents

像素结构 Download PDF

Info

Publication number
CN110246875B
CN110246875B CN201910469164.1A CN201910469164A CN110246875B CN 110246875 B CN110246875 B CN 110246875B CN 201910469164 A CN201910469164 A CN 201910469164A CN 110246875 B CN110246875 B CN 110246875B
Authority
CN
China
Prior art keywords
pixel
pixel structure
opening
electrode
side edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910469164.1A
Other languages
English (en)
Other versions
CN110246875A (zh
Inventor
谢宗錞
陈建铨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW108104827A external-priority patent/TWI683168B/zh
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN110246875A publication Critical patent/CN110246875A/zh
Application granted granted Critical
Publication of CN110246875B publication Critical patent/CN110246875B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks

Abstract

一种像素结构,包括第一电极以及像素定义层设置于第一电极上。像素定义层具有像素开口,包括中间部以及第一部及第二部。第一部、中间部及第二部在第一方向上依序排列。第一部在第二方向上具有第一宽度W1,第二部在第二方向上具有第二宽度W2,中间部在第二方向上具有固定的第三宽度W3,W3<W1且W3<W2。第一部在第一方向上具有第一长度L1,第二部在第一方向上具有第二长度L2,中间部在第一方向上具有第三长度L3,且
Figure 1

Description

像素结构
技术领域
本发明涉及一种像素结构,且特别涉及一种具有不同宽度的像素开口的像素结构。
背景技术
有机发光二极管(Organic light emitting diode,OLED)具有诸如寿命长、体积小、高抗震性、低热产生及低功率消耗等优点,因此已被广泛应用于家用及各种设备中的指示器或光源。
喷墨涂布技术(Ink Jet Printing,IJP)在OLED的工艺上能够提升材料利用率以降低工艺成本,但在进行喷墨涂布之前需形成对应像素设置的挡墙(bank),以定义每一像素的区域。然而在提升解析度时,会缩小像素结构。如此,除了必须提升喷墨工艺对于精度的要求,还会增加混色的几率,降低制造良率。
发明内容
本发明提供一种像素结构,可以实现高解析度需求、提供良好的显示品质及提升制造良率。
本发明的像素结构,包括第一电极以及像素定义层设置于第一电极上。像素定义层具有像素开口,包括中间部以及第一部及第二部。第一部、中间部及第二部在第一方向上依序排列。第一部在第二方向上具有第一宽度W1,第二部在第二方向上具有第二宽度W2,中间部在第二方向上具有固定的第三宽度W3,W3<W1且W3<W2。第一部在第一方向上具有第一长度L1,第二部在第一方向上具有第二长度L2,中间部在第一方向上具有第三长度L3,
Figure BDA0002080306560000011
本发明的像素结构,包括第一电极以及像素定义层设置于第一电极上。像素定义层具有多个像素开口,各像素开口包括中间部以及第一部及第二部。第一部、中间部及第二部在第一方向上依序排列。第一部在第二方向上具有第一宽度W1,第二部在第二方向上具有第二宽度W2,中间部在第二方向上具有固定的第三宽度W3,W3<W1且W3<W2。第一部在第一方向上具有第一长度L1,第二部在第一方向上具有第二长度L2,中间部在第一方向上具有第三长度L3,
Figure BDA0002080306560000021
这些像素开口包括第一像素开口与第二像素开口在第一方向上依序排列。
基于上述,本发明一实施例的像素结构,于俯视的方向下观察,由于像素结构的像素开口的两端具有较大宽度的第一部及第二部,而中间具有较小的固定宽度的中间部,且中间部的长度为像素开口的总长的20%至70%之间。如此一来,当发光图案的液滴通过喷墨涂布的方式,喷涂于中间部时,发光图案的液滴的一部分可以由具有固定宽度的中间部流入第一部及第二部。而发光图案的液滴的另一部分,则会喷涂于第二挡墙上并流动至液滴中心所对应的像素,而不会流入相邻的像素开口的中间部。借此,像素结构可以在不提升喷墨工艺对于精度的要求下,减少混色的几率,提升制造良率。此外,于俯视方向下,由于像素结构的像素开口的两端的第一部及第二部具有较大的正投影面积,因此像素结构可以提升开口率,使像素结构实现高解析度的需求,提供良好的显示品质。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合说明书附图作详细说明如下。
附图说明
图1绘示为本发明一实施例的像素结构的局部俯视示意图。
图2A绘示为图1的像素结构沿剖面线A-A’的剖面示意图。
图2B绘示为图1的像素结构沿剖面线A-A’的剖面示意图。
图3绘示为图1的像素结构沿剖面线B-B’的剖面示意图。
图4绘示为图1的像素结构沿剖面线C-C’的剖面示意图。
图5A绘示为本发明另一实施例的像素结构的局部俯视示意图。
图5B绘示为图5A的像素结构沿剖面线D-D’的剖面示意图。
图6绘示为本发明另一实施例的像素结构的剖面示意图。
图7A绘示为本发明另一实施例的像素结构的局部俯视示意图。
图7B绘示为图7A的像素结构沿剖面线E-E’的剖面示意图。
图8A绘示为本发明又一实施例的像素结构的局部俯视示意图。
图8B绘示为图8A的像素结构沿剖面线F-F’的剖面示意图。
图9绘示为本发明另一实施例的像素结构的剖面示意图。
图10A绘示为本发明另一实施例的像素结构的局部俯视示意图。
图10B绘示为本发明再一实施例的像素结构的局部俯视示意图。
附图标记说明:
10、10A、10B、10C、10D、10E、10F、10G:像素结构
100:基板
120:第一电极
140:像素定义层
142:第二挡墙
150:像素开口
1501:第一像素开口
1502:第二像素开口
152、152A、152B:第一部
1521:第一外侧边
1522、1522A:第一内侧边
154、154A、154B:第二部
1541:第二外侧边
1542、1542B:第二内侧边
156:中间部
160:发光图案
160G:第一发光图案
160R:第二发光图案
160B:第三发光图案
180:第二电极
242:第一挡墙
A-A’、B-B’、C-C’、D-D’、E-E’、F-F’:剖面线
D1:第一方向
D2:第二方向
H1、H2:厚度
L1:第一长度
L2:第二长度
L3:第三长度
PX:像素
PX1、PXA:第一子像素
PX2、PXB:第二子像素
PX3:第三子像素
PX4:第四子像素
W1:第一宽度
W2:第二宽度
W3:第三宽度
W4:第四宽度
具体实施方式
在附图中,为了清楚起见,放大了层、膜、面板、区域等的厚度。在整个说明书中,相同的附图标记表示相同的元件。应当理解,当诸如层、膜、区域或基板的元件被称为在另一元件”上”或”连接到”另一元件时,其可以直接在另一元件上或与另一元件连接,或者中间元件可以也存在。相反,当元件被称为”直接在另一元件上”或”直接连接到”另一元件时,不存在中间元件。如本文所使用的,”连接”可以指物理及/或电性连接。再者,”电性连接”或”耦合”可为两元件间存在其它元件。
应当理解,尽管术语”第一”、”第二”、”第三”等在本文中可以用于描述各种元件、部件、区域、层及/或部分,但是这些元件、部件、区域、及/或部分不应受这些术语的限制。这些术语仅用于将一个元件、部件、区域、层或部分与另一个元件、部件、区域、层或部分区分开。因此,下面讨论的”第一元件”、”部件”、”区域”、”层”或”部分”可以被称为第二元件、部件、区域、层或部分而不脱离本文的教导。
除非另有定义,本文使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常理解的相同的含义。将进一步理解的是,诸如在通常使用的字典中定义的那些术语应当被解释为具有与它们在相关技术和本发明的上下文中的含义一致的含义,并且将不被解释为理想化的或过度正式的意义,除非本文中明确地这样定义。
图1绘示为本发明一实施例的像素结构的局部俯视示意图。图2A绘示为图1的像素结构沿剖面线A-A’的剖面示意图。图2B绘示为图1的像素结构沿剖面线A-A’的剖面示意图。图3绘示为图1的像素结构沿剖面线B-B’的剖面示意图。图4绘示为图1的像素结构沿剖面线C-C’的剖面示意图。图1、图2A、图2B、图3及图4为了方便说明及观察,仅示意性地绘示部分构件。请参考图1、图2A、图2B、图3及图4,在本实施例中,像素结构10包括第一电极120以及像素定义层140设置于第一电极120上。像素结构10还包括发光图案160及第二电极180。
举例而言,像素结构10设置于基板100上。在本实施例中,基板100的材料可以是玻璃、石英、有机聚合物、不透光/反射材料(例如:导电材料、金属、晶圆、陶瓷或其它可适用的材料)或是其它可适用的材料。若使用导电材料或金属时,则在基板100上覆盖一层绝缘材料(未绘示),以避免短路问题。
在一些实施例中,可以设置主动元件层(未绘示)于基板100上。主动元件层例如是主动元件阵列,包括介电层、多个主动元件以及连接这些主动元件的多条信号线。上述主动元件包括薄膜晶体管(thin film transistor,TFT)。薄膜晶体管例如为低温多晶硅薄膜晶体管(low temperature poly-Si,LTPS)或非晶硅薄膜晶体管(amorphous Si,a-Si),但本发明不以此为限。
在本实施例中,像素结构10的第一电极120设置于基板100上。举例而言,第一电极120可以设置于主动元件层上,且第一电极120电性连接主动元件层,但本发明不以此为限。第一电极120的材料为导体材料,例如铝(Al)、银(Ag)、铬(Cr)、铜(Cu)、镍(Ni)、钛(Ti)、钼(Mo)、镁(Mg)、铂(Pt)、金(Au)或其组合。第一电极120可以是单层、双层或多层结构。举例而言,第一电极120可以是由ITO/Ag/ITO所构成的三层结构,但本发明不以此为限。在其他实施例中,第一电极120也可以是Ti/Al/Ti或是由Mo/Al/Mo所构成的三层结构。在一些实施例中,第一电极120还包括反射电极,其材料可以是对可见光具有良好反射率的金属,例如铝、钼、金或其组合。在一些实施例中,第一电极120的形成方法可以是化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)、蒸镀(VTE)、溅镀(SPT)或其组合。在一些实施例中,第一电极120可作为发光图案160的阳极(anode),但本发明不以此为限。
像素定义层140设置并覆盖于基板100及第一电极120上。举例而言,像素定义层140可整面地或部分地设置于第一电极120上,但本发明不以此为限。像素定义层140具有像素开口150。举例而言,像素开口150于基板100上的正投影重叠第一电极120的部分。从另一角度而言,像素开口150暴露出部分位于像素开口150中的第一电极120。像素定义层140的材料包括无机材料。无机材料包括氮化硅(SiNx)或其他合适材料,本发明不以此为限。在一些实施例中,像素定义层140的材料也包括光阻材料。像素开口150的形成方法例如通过黄光光刻方式,对像素定义层140进行蚀刻。也就是说,图案化像素定义层140所形成的像素开口150的区域可用于定义出像素PX。
在本实施例中,像素开口150包括中间部156以及第一部152及第二部154。第一部152、中间部156及第二部154在第一方向D1上依序排列。举例而言,如图1所示,第一部152及第二部154可以位于像素开口150的相对两端,而中间部156位于第一部152与第二部154之间。
请参考图2A及图2B,发光图案160设置于像素开口150中接触第一电极120。发光图案160例如为电致发光的有机发光结构,但本发明不以此为限。在本实施例中,为了提升材料的利用率以降低制造成本,可通过喷墨涂布(ink jet printing,IJP)工艺来形成发光图案160。举例而言,液态的有机发光材料(未绘示)可通过喷墨涂布工艺设置于第一电极120上且位于像素开口150中,再通过一干燥程序形成薄膜的发光图案160。在一些实施例中,发光图案160可为多层结构,包括空穴注入层(hole injection layer,HIL)、空穴传输层(hole transfer layer,HTL)、发光层(emission layer,EL)和电子传输层(electrontransfer layer,ETL)。图2A及图2B为了方便说明及清楚表示,仅以一层结构表示。在本实施例中,可通过重复进行喷墨涂布工艺以及固化程序以形成所需厚度的发光图案160,但本发明不以此为限。
在一些实施例中,空穴注入层的材料例如是苯二甲蓝铜、星状芳胺类、聚苯胺、聚乙烯二氧噻吩或其他适合的材料。空穴传输层的材料例如是三芳香胺类、交叉结构二胺联苯、二胺联苯衍生物或其他适合的材料。发光层可以是红色有机发光层、绿色有机发光层、蓝色有机发光层或是混合各频谱的光产生的不同颜色(例如白、橘、黄等)发光层。电子传输层的材料可以是恶唑衍生物及其树状物、金属螯合物(例如Alq3)、唑类化合物、二氮蒽衍生物、含硅杂环化合物或其他适合的材料。
基于液体的表面张力与像素定义层140(作为定义像素PX的挡墙结构)的吸附力的不同,导致液滴干燥过程中,使发光图案160的厚度随着靠近像素定义层140渐增。换句话说,发光图案160于像素定义层140与第一电极120的交接处的厚度H1大于发光图案160于第一电极120上的厚度H2。
在本实施例中,于垂直基板100的方向上,相邻的不同像素开口150中的发光图案160的高度(例如为厚度H2)可以彼此相同或不同。以下以不同发光图案160的高度不相同为例进行说明。由于不同像素开口150的区域可定义出不同像素PX(标示于图1),因此不同像素开口150中的发光图案160可包括第一发光图案160G、第二发光图案160R以及第三发光图案160B。第一发光图案160G、第二发光图案160R以及第三发光图案160B可以分别发出不同波长的第一色光、第二色光及第三色光(未绘示)。举例而言,第一色光例如为绿色光,第二色光例如为红色光,第三色光例如为蓝色光,但本发明不以此为限。使用者可依色光的需求,选择性地调整第一发光图案160G、第二发光图案160R以及第三发光图案160B的高度。举例而言,如图2A所示,第二发光图案160R的高度大于第一发光图案160G的高度大于第三发光图案160B的高度,但本发明不以此为限。在一些实施例中,第一发光图案160G、第二发光图案160R以及第三发光图案160B的高度也可以至少任二个相同或全部相同。
请参考图2B,像素结构10还包括第二电极180设置于像素定义层140上。举例而言,第二电极180可以整面的方式设置在像素定义层140及发光图案160上并重叠第一电极120以及像素开口150,但本发明不以此为限。第二电极180的材料可为透明的导体材料,例如铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物或铟锗锌氧化物等金属氧化物。在一些实施例中,第二电极180的形成方法可以是化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)、蒸镀(VTE)、溅镀(SPT)或其组合。在一些实施例中,第二电极180可作为发光图案160的阴极(cathode)。
在一些实施例中,还可以选择性地设置保护层、平坦层、阻水氧层(未绘示)或其他合适的膜层于第二电极180上,本发明不以此为限。
值得注意的是,请参考图1、图2A、图3及图4,第一方向D1的延伸方向垂直于第二方向D2的延伸方向。像素开口150的第一部152在第二方向D2上具有第一宽度W1,第二部154在第二方向D2上具有第二宽度W2,中间部156在第二方向D2上具有固定的第三宽度W3,其中W3<W1且W3<W2。在一些实施例中,第一宽度W1与第二宽度W2可以相同或不同。也就是说,第一宽度W1可等于、大于或小于第二宽度W2,本发明不以此为限。在上述的设置下,于第二方向D2上,相邻两个像素开口150的中间部156之间的距离可以固定并大于相邻的第一部152(或第二部154)之间的距离。详细而言,像素定义层140还包括多个第二挡墙142。第二挡墙142例如为分别设置于中间部156两侧的像素定义层140。具体而言,第二挡墙142分别设置于中间部156的两个侧边,以用于定义出中间部156的区域。每一第二挡墙142(例如:位于相邻两个中间部156之间的第二挡墙142)在第二方向D2上具有第四宽度W4。在本实施例中,W3=2W1-X,而W4=X-W1,且X为发光图案160的液滴直径及机械精度的宽度。如此一来,当发光图案160的液滴通过喷墨涂布的方式,喷涂于中间部156时,固定的第三宽度W3可以确保发光图案160的液滴的一部分可以由中间部156流入第一部152及第二部154。此外,由于中间部156两侧的第二挡墙142具有足够的第四宽度W4(例如相邻中间部156之间的距离),因此喷涂于第二挡墙142上的发光图案160的另一部分液滴(包括部分的液滴直径及机械精度所导致不重叠中间部156的液滴)则会喷涂于第二挡墙142上,并流动至液滴中心所对应的像素PX(例如:图1左方像素开口150的中间部156),而不会流入相邻像素的像素开口150的中间部156(例如:图1中间像素的中间部156)。借此,像素结构10可以在不提升喷墨工艺对于精度的要求下,减少混色的几率,提升制造良率。
此外,由于相邻的第一部152的第一宽度W1(或第二部154的第二宽度W2)可以大于中间部156的第三宽度W3,因此像素开口150的面积可以提升。借此,发光图案160的发光面积可以增加,提升开口率,使像素结构10实现高解析度的需求,提供良好的显示品质。
另外,第一部152在第一方向D1上具有第一长度L1,第二部154在第一方向D1具有第二长度L2,中间部156在第一方向D1上具有第三长度L3,其中
Figure BDA0002080306560000091
换句话说,中间部156的第三长度L3为像素开口150的总长(L1+L2+L3)的20%至70%之间。在上述的设置下,使用者可依需求,调整第三长度L3与第一长度L1及第二长度L2的关系。如此,可以同时增加第一部152及第二部154的面积并减少混色的几率。因此,发光图案160的发光面积可以增加,提升开口率,使像素结构10实现高解析度的需求,提供良好的显示品质,还可以提升制造良率。
请参考图1及图4,在本实施例中,第一部152具有第一内侧边1522及第一外侧边1521,第二部154具有第二内侧边1542及第二外侧边1541。从另一角度而言,第一内侧边1522与第一外侧边1521可用于定义像素定义层140于第一部152在第一方向D1上的侧壁及第一部152的第一长度L1。第二内侧边1542与第二外侧边1541可用于定义像素定义层140于第二部154在第一方向D1上的侧壁及第二部154的第二长度L2。发光图案160可自第一部152经由中间部156延伸至第二部154,且发光图案160位于第一外侧边1521与第二外侧边1541之间。在本实施例中,第一内侧边1522及第一外侧边1521平行第二方向D2,第二内侧边1542及第二外侧边1541平行第二方向D2,但本发明不以此为限。
简言之,使用者于俯视的方向下观察像素开口150,由于本发明的像素结构10的像素开口150可为两端具有较大宽度,而中间具有较小的固定宽度的工字形或I字型。借此,可以提升开口率,使像素结构10实现高解析度的需求,提供良好的显示品质还可以减少混色的几率,提升制造良率。
下述实施例沿用前述实施例的元件标号与部分内容,其中采用相同的标号来表示相同或近似的元件,关于省略了相同技术内容的部分说明可参考前述实施例,下述实施例中不再重复赘述。
图5A绘示为本发明另一实施例的像素结构的局部俯视示意图。图5B绘示为图5A的像素结构沿剖面线D-D’的剖面示意图。图5A及图5B为了方便说明及观察,仅示意性地绘示部分构件。本实施例所示的像素结构10A与图1及图4所示的像素结构10类似,主要的差异在于:像素结构10A还包括第一挡墙242设置于中间部156。举例而言,第一挡墙242设置于像素开口150中,以将像素开口150的区域定义为第一子像素PX1及第二子像素PX2。具体而言,于第一方向D1上,第一电极120及发光图案160位于第一挡墙242与像素定义层140之间的区域。借此,相较于图1的像素结构10,像素结构10A可通过第一挡墙242,将一个像素开口150定义出两个子像素PX1、PX2。在一些实施例中,第一挡墙242还可以将像素开口150定义出三个、四个或更多个子像素,但本发明不以此为限。因此,像素结构10A可以进一步提升解析度,提供良好的显示品质。此外,像素结构10A还可获得与上述实施例类似的技术效果。
在本实施例中,第一挡墙242的材质可以包括无机材料,例如氧化硅(SiO2)或其他合适材料,本发明不以此为限。
图6绘示为本发明另一实施例的像素结构的剖面示意图,图6为了方便说明及观察,仅示意性地绘示部分构件。本实施例所示的像素结构10B与图4所示的像素结构10类似,主要的差异在于:像素结构10B还包括多个第一挡墙242。这些第一挡墙242中的一者对应第一部152的第一外侧边1521设置,这些第一挡墙242中的一个对应第二部154的第二外侧边1541设置。换句话说,相较于图4所示的像素结构10,本实施例的像素结构10B是以第一挡墙242取代定义出第一部152的第一外侧边1521的部分像素定义层140,并以另一第一挡墙242取代定义出第二部154的第二外侧边1541的部分像素定义层140。简言之,第一挡墙242可以设置于邻近第一部152的一端以及邻近第二部154的一端,以同时与像素定义层140定义出像素开口150(标示于图1)。如此,于第二方向D2上,像素结构10B可进一步缩减相邻像素开口150之间的距离,提升解析度,提供良好的显示品质。此外,像素结构10B还可获得与上述实施例类似的技术效果。
图7A绘示为本发明另一实施例的像素结构的局部俯视示意图,图7A为了方便说明及观察,仅示意性地绘示部分构件。图7B绘示为图7A的像素结构沿剖面线E-E’的剖面示意图。本实施例所示的像素结构10C与图1及图4所示的像素结构10类似,主要的差异在于:像素定义层140包括多个像素开口150。这些像素开口150包括至少一个第一像素开口1501与至少一个第二像素开口1502在第一方向D1上依序排列。举例而言,像素结构10C更包括第一挡墙242设置于第一像素开口1501与第二像素开口1502之间,以将第一像素开口1501的区域定义为第一子像素PXA,将第二像素开口1502的区域定义为第二子像素PXB。具体而言,于第一方向D1上,第一电极120及发光图案160位于第一挡墙242与像素定义层140之间的区域。借此,相较于图1的像素结构10,像素结构10C的第一像素开口1501与第二像素开口1502可通过第一挡墙242,在第二方向D2上分离。在上述的设置下,像素结构10C可通过第一挡墙242取代使用像素定义层140定义出第一像素开口1501的第二部154以及第二像素开口1502的第一部152。如此,于第二方向D2上,第一子像素PXA与第二子像素PXB之间的距离可进一步地缩减,进而提升解析度,并提供良好的显示品质。此外,像素结构10C还可获得与上述实施例类似的技术效果。
请参考图7B,像素结构10C还包括第二电极180设置于像素定义层140上并重叠第一像素开口1501以及第二像素开口1502,但本发明不以此为限。此外,基于液体的表面张力与像素定义层140(作为定义第一子像素PXA及第二子像素PXB的挡墙结构)的吸附力的不同,故发光图案160于像素定义层140与第一电极120的交接处的厚度H1大于发光图案160于第一电极120上的厚度H2。
图8A绘示为本发明又一实施例的像素结构的局部俯视示意图。图8B绘示为图8A的像素结构沿剖面线F-F’的剖面示意图。图8A及图8B为了方便说明及观察,仅示意性地绘示部分构件。本实施例所示的像素结构10D与图7A及图7B所示的像素结构10C类似,主要的差异在于:像素结构10D还包括多个第一挡墙242设置于第一像素开口1501的中间部156、第二像素开口1502的中间部156以及第一像素开口1501与第二像素开口1502之间。在本实施例中,这些第一挡墙242将第一像素开口1501的区域定义为第一子像素PX1及第二子像素PX2,并将第二像素开口1502的区域定义为第三子像素PX3及第四子像素PX4。借此,相较于图7A及图7B的像素结构10C,像素结构10D可通过多个第一挡墙242,定义出多个像素开口1501、1502以及多个子像素PX1、PX2、PX3、PX4。因此,除了第一像素开口1501与第二像素开口1502之间的距离可进一步地缩减外,还可以增加子像素的数量(例如两个、三个、四个或更多个),以进一步提升解析度,提供良好的显示品质。此外,像素结构10D还可获得与上述实施例类似的技术效果。
图9绘示为本发明另一实施例的像素结构的剖面示意图,图9为了方便说明及观察,仅示意性地绘示部分构件。本实施例所示的像素结构10E与图8B所示的像素结构10D类似,主要的差异在于:像素结构10E的多个第一挡墙242中的一者对应第一部152(标示于图8A)的第一外侧边1521设置,这些第一挡墙242中的一者对应第二部154(标示于图8A)的第二外侧边1541设置。换句话说,相较于图8B所示的像素结构10D,本实施例的像素结构10E是以第一挡墙242取代定义出第一部152的第一外侧边1521的部分像素定义层140,并以另一第一挡墙242取代定义出第二部154的第二外侧边1541的部分像素定义层140。如此,像素结构10E可获得与上述实施例类似的技术效果。
图10A绘示为本发明另一实施例的像素结构的局部俯视示意图,图10A为了方便说明及观察,仅示意性地绘示部分构件。本实施例所示的像素结构10F与图1所示的像素结构10类似,主要的差异在于:第一部152A的第一内侧边1522A相对第二部154A的第二内侧边1542A设置。第一内侧边1522A的延伸方向交错第二内侧边1542A的延伸方向。举例而言,于第一方向D1上,第一内侧边1522A与中间部156的交接处至第一外侧边1521之间的距离,可以沿着第二方向D2往远离中间部156的方向渐增。第二内侧边1542A与中间部156的交接处至第二外侧边1541之间的距离,可以沿着第二方向D2往远离中间部156的方向渐增。也就是说,第一内侧边1522A和第二内侧边1542A是沿着斜角延伸而不平行于第二方向D2,且第一内侧边1522A与第二内侧边1542A彼此不平行。在上述的设置下,相较于图1所示的像素结构10,于俯视方向上,像素结构10F的第一部152A及第二部154A的正投影面积可以增加。如此,第一部152A及第二部154A中的发光图案(未绘示)的发光面积可以增加,提升开口率,使像素结构10F实现高解析度的需求,提供良好的显示品质。此外,像素结构10F还可获得与上述实施例类似的技术效果。
图10B绘示为本发明另一实施例的像素结构的局部俯视示意图,图10B为了方便说明及观察,仅示意性地绘示部分构件。本实施例所示的像素结构10G与图1所示的像素结构10类似,主要的差异在于:第一部152B与第二部154B的四个边角为弧形。如此,像素结构10G可获得与上述实施例类似的技术效果。
综上所述,本发明一实施例的像素结构,于俯视的方向下观察,由于像素结构的像素开口的两端具有较大宽度的第一部及第二部,而中间具有较小的固定宽度的中间部,且中间部的长度为像素开口的总长的20%至70%之间。如此一来,当发光图案的液滴通过喷墨涂布的方式,喷涂于中间部时,发光图案的液滴的一部分可以由具有固定宽度的中间部流入第一部及第二部。而发光图案的液滴的另一部分,则因液滴的直径及机械精度,故会喷涂于第二挡墙上并流动至液滴中心所对应的像素的像素开口之中间部,而不会流入相邻的像素之像素开口的中间部。借此,像素结构可以在不提升喷墨工艺对于精度的要求下,减少混色的几率,提升制造良率。此外,于俯视方向下,由于像素结构的像素开口的两端的第一部及第二部具有较大的正投影面积,因此像素结构可以提升开口率,使像素结构实现高解析度的需求,提供良好的显示品质。
另外,像素结构还可以包括第一挡墙设置于中间部以定义出更多个子像素,进一步提升解析度,提供良好的显示品质。此外,第一挡墙也可以对应第一外侧边及第二外侧边设置,以同时与像素定义层定义出像素开口。如此,像素结构可进一步缩减相邻像素开口之间的距离,提升解析度,提供良好的显示品质。更进一步而言,第一内侧边的延伸方向还可以交错第二内侧边的延伸方向。如此,第一部及第二部的正投影面积可以增加,以进一步地增加发光面积,提升开口率,使像素结构实现高解析度的需求,提供良好的显示品质。
虽然本发明已以实施例公开如上,然其并非用以限定本发明,任何所属技术领域中普通技术人员,在不脱离本发明的精神和范围内,当可作些许的变动与润饰,故本发明的保护范围当视后附的权利要求所界定者为准。

Claims (14)

1.一种像素结构,包括:
一第一电极;
一像素定义层设置于该第一电极上,具有一像素开口,该像素开口包括:
一中间部;以及
一第一部及一第二部,该第一部、该中间部及该第二部在一第一方向上依序排列,
其中该第一部在一第二方向上具有一第一宽度W1,该第二部在该第二方向上具有一第二宽度W2,该中间部在该第二方向上具有固定的第三宽度W3,W3<W1且W3<W2,
其中该第一部在该第一方向上具有一第一长度L1,该第二部在该第一方向上具有一第二长度L2,该中间部在该第一方向上具有一第三长度L3,
Figure FDA0003019646520000011
以及
一第一挡墙,设置于该中间部,以将该像素开口的区域定义为一第一子像素及一第二子像素。
2.如权利要求1所述的像素结构,还包括一发光图案,该发光图案设置于该像素开口中,其中该发光图案于该像素定义层与该第一电极的交接处的厚度H1大于该发光图案于该第一电极上的厚度H2。
3.如权利要求2所述的像素结构,其中该像素定义层还包括多个第二挡墙,多个所述第二挡墙分别设置于该中间部的两个侧边,其中每一个所述第二挡墙在该第二方向上具有一第四宽度W4,且W4=X-W1,其中X为所述发光图案的液滴直径及机械精度的宽度。
4.如权利要求1所述的像素结构,其中该第一部具有一第一内侧边及一第一外侧边,该第一内侧边及该第一外侧边平行该第二方向,该第二部具有一第二内侧边及一第二外侧边,该第二内侧边及该第二外侧边平行该第二方向。
5.如权利要求4所述的像素结构,还包括多个第一挡墙,多个所述第一挡墙中的一者对应该第一部的该第一外侧边设置,多个所述第一挡墙中的另一个对应该第二部的该第二外侧边设置。
6.如权利要求1所述的像素结构,其中该第一部的一第一内侧边相对该第二部的一第二内侧边,该第一内侧边的延伸方向交错该第二内侧边的延伸方向。
7.如权利要求1所述的像素结构,还包括一第二电极,该第二电极设置于该像素定义层上。
8.一种像素结构,包括:
一第一电极;
一像素定义层设置于该第一电极上,具有多个像素开口,各该像素开口包括:
一中间部;以及
一第一部及一第二部,该第一部、该中间部及该第二部在一第一方向上依序排列,
其中该第一部在一第二方向上具有一第一宽度W1,该第二部在该第二方向上具有一第二宽度W2,该中间部在该第二方向上具有固定的第三宽度W3,W3<W1且W3<W2,
其中该第一部在该第一方向上具有一第一长度L1,该第二部在该第一方向上具有一第二长度L2,该中间部在该第一方向上具有一第三长度L3,
Figure FDA0003019646520000021
其中多个所述像素开口包括一第一像素开口与一第二像素开口在该第一方向上依序排列;以及
一第一挡墙,设置于该第一像素开口与该第二像素开口之间,以将该第一像素开口的区域定义为一第一子像素,该第二像素开口的区域定义为一第二子像素。
9.如权利要求8所述的像素结构,还包括多个第一挡墙设置于该第一像素开口的该中间部、该第二像素开口的该中间部以及该第一像素开口与该第二像素开口之间,以将该第一像素开口的区域定义为一第一子像素及一第二子像素,该第二像素开口的区域定义为一第三子像素及一第四子像素。
10.如权利要求8所述的像素结构,还包括多个发光图案,每一个所述发光图案设置于每一个所述像素开口中,其中每一个所述发光图案于该像素定义层与该第一电极的交接处的厚度H1大于每一个所述发光图案于该第一电极上的厚度H2。
11.如权利要求8所述的像素结构,其中该第一部具有一第一内侧边及一第一外侧边,该第一内侧边及该第一外侧边平行该第二方向,该第二部具有一第二内侧边及一第二外侧边,该第二内侧边及该第二外侧边平行该第二方向。
12.如权利要求11所述的像素结构,还包括多个第一挡墙,多个所述第一挡墙中的一个对应该第一部的该第一外侧边设置,多个所述第一挡墙中的另一个对应该第二部的该第二外侧边设置。
13.如权利要求8所述的像素结构,其中该第一部的一第一内侧边相对该第二部的一第二内侧边,该第一内侧边的延伸方向交错该第二内侧边的延伸方向。
14.如权利要求8所述的像素结构,还包括一第二电极,该第二电极设置于该像素定义层上。
CN201910469164.1A 2018-06-22 2019-05-31 像素结构 Active CN110246875B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862688635P 2018-06-22 2018-06-22
US62/688,635 2018-06-22
TW108104827 2019-02-13
TW108104827A TWI683168B (zh) 2018-06-22 2019-02-13 畫素結構與其製造方法

Publications (2)

Publication Number Publication Date
CN110246875A CN110246875A (zh) 2019-09-17
CN110246875B true CN110246875B (zh) 2021-08-10

Family

ID=67885701

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910469164.1A Active CN110246875B (zh) 2018-06-22 2019-05-31 像素结构

Country Status (1)

Country Link
CN (1) CN110246875B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI254027B (en) * 2004-12-07 2006-05-01 Ind Tech Res Inst Micro device and manufacturing method thereof
JP4893392B2 (ja) * 2007-03-15 2012-03-07 ソニー株式会社 表示装置および電子機器
KR101084245B1 (ko) * 2010-01-04 2011-11-16 삼성모바일디스플레이주식회사 표시 장치

Also Published As

Publication number Publication date
CN110246875A (zh) 2019-09-17

Similar Documents

Publication Publication Date Title
TWI683168B (zh) 畫素結構與其製造方法
US9368757B2 (en) Organic light emitting display device including graded functional layers
US9236419B2 (en) Organic light emitting display device having electrodes of subpixels with different thicknesses and method of manufacturing the same
US9425426B2 (en) Organic light emitting diode display having auxiliary electrode
KR102453420B1 (ko) 투명 유기 발광 표시 장치 및 이의 제조방법
US7829887B2 (en) Organic light emitting diode display device and method of manufacturing the same
US8593058B2 (en) Organic light-emitting display device
US20070194699A1 (en) Display apparatus and method of manufacturing the same
CN111863929B (zh) 显示基板及其制备方法、显示装置
US8729570B2 (en) Mask frame assembly for thin film deposition, organic light-emitting display device using the same, and method of manufacturing the organic light-emitting display device
CN110071162B (zh) 显示面板
US9385170B2 (en) Thin film transistor array panel and organic light emitting diode display including the same
CN107204358B (zh) 像素结构
US20230189608A1 (en) Display device and method for manufacturing the same
JP2019125501A (ja) 有機el表示パネル及びその製造方法
CN114450802A (zh) 一种显示面板、掩膜组件和显示装置
CN110176480B (zh) 像素结构
CN110246875B (zh) 像素结构
CN109994648B (zh) 显示面板及其制作方法
KR102294480B1 (ko) 박막 트랜지스터 기판, 박막 트랜지스터 기판의 제조 방법 및 박막트랜지스터 기판을 포함하는 표시 장치
CN110265446B (zh) 显示面板
CN108269946B (zh) 发光元件
CN110112198B (zh) 显示面板
WO2022226737A1 (zh) 显示基板及其制备方法、显示装置
CN114582928A (zh) 电致发光显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant