CN110232947B - 用于决定非挥发性内存中位值的方法和系统 - Google Patents

用于决定非挥发性内存中位值的方法和系统 Download PDF

Info

Publication number
CN110232947B
CN110232947B CN201810238819.XA CN201810238819A CN110232947B CN 110232947 B CN110232947 B CN 110232947B CN 201810238819 A CN201810238819 A CN 201810238819A CN 110232947 B CN110232947 B CN 110232947B
Authority
CN
China
Prior art keywords
voltage
memory cell
sensing voltage
memory
logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810238819.XA
Other languages
English (en)
Other versions
CN110232947A (zh
Inventor
彭祥恩
袁笙维
李厚鋆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Heng Yu Chip Science And Technology Ltd
Original Assignee
Shenzhen Heng Yu Chip Science And Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Heng Yu Chip Science And Technology Ltd filed Critical Shenzhen Heng Yu Chip Science And Technology Ltd
Publication of CN110232947A publication Critical patent/CN110232947A/zh
Application granted granted Critical
Publication of CN110232947B publication Critical patent/CN110232947B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C29/34—Accessing multiple bits simultaneously
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage

Landscapes

  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明揭露一种用于决定具有数个记忆单元的非挥发性内存中位值的方法与系统，其中每一个记忆单元用于储存一个位值。所述方法包含步骤：提供首次测试传感电压至所述些记忆单元并计算单元计数；提供另一个个测试传感电压至所述些记忆单元并计算本步骤与前步骤间单元计数的差异量；提供又一个个测试传感电压并计算本步骤与前步骤间单元计数的另一个个差异量；执行步骤N次；计算单元计数差额并指定索引数给每一群记忆单元；选择一个电压为更新传感电压。

Description

用于决定非挥发性内存中位值的方法和系统
技术领域
本发明涉及一种用于决定非挥发性内存中位值的方法与系统，特别是涉及一种通过数个传感电压来使位值包含软决定数据，以决定非挥发性内存中位值的方法与系统。
背景技术
最常用的非挥发性内存，诸如硬盘、带电可擦可编程只读存储器(ElectricallyErasable Programmable Read-Only Memory，EEPROM)或闪存，可在一段时间储存数据而无须电力的硬件。尤其是闪存，其广泛用于便携式设备，便利人们的日常生活。我们可以在笔记本电脑、智能手机，甚至是多功能电子手表上看到它。闪存有两大类，NAND闪存和NOR闪存。尽管这些闪存的性能不同，但是维持信息，即位的逻辑0或逻辑1的基础是相同的。闪存将信息储存在数组的记忆单元中，所述些记忆单元由浮栅晶体管或电荷陷阱晶体管所构成。物理实体上，记忆单元有许多电子注入并由每个记忆单元的浮栅或电荷陷阱层保留。当需要读取所述信息时，应施加传感电压到记忆单元的控制栅极。如果记忆单元的阈值电压低于所述传感电压，储存在所述记忆单元中的数据为逻辑1，反之则为逻辑0。
以上的描述是关于一个记忆单元的操作。在一个闪存中，可能有成千上万个记忆单元排列于数块的页中。因制造过程和使用情况的差异，每个记忆单元的阈值电压可能不会相同。换句话说，当一个传感电压施加到所有记忆单元时，具有位逻辑0的记忆单元可能会被认定为逻辑1，反之亦然。另一个方面，为了确定所述位是否正确地储存，即没有被翻转，在所述信息进一步送出前将需要错误纠正码(Error Correcting Code，ECC)来检查信息或局部信息。在读取运作后应可得到软决定数据。因此，获取储存位的软决定数据的技术是必需的。
请参阅图1，所述图显示了一个闪存的阈值电压分布图。理想情况下，当施加一传感电压1时，具有阈值电压低于传感电压1的某些记忆单元会被确认为逻辑1(左侧的实心分布曲线)，而其它具有阈值电压高于传感电压1的记忆单元会被确认为逻辑0(已程序化，左侧的实心分布曲线)。然而，实际情况将会像两条虚线分布曲线间的重叠部分(虚线区域)。重叠部分意味施加的传感电压1将被用来得知某些记忆单元中的不正确逻辑值(通过计算虚线区域可以得到不确定的记忆单元的个数)。可以看出，虚线区间由表示传感电压1的线分开。如果是均等地分开，也就是说，所述线左侧的面积与所述线右侧的面积相同，提供最佳软决定数据的一个精准的传感电压将可用于ECC操作，这是上述需求常用的技术。经过一段时间的使用后，记忆单元阈值电压的分布曲线可能会发生变化，例如，改变图1中的点状分布曲线。如果仍然使用传感电压1，则无法得到用于ECC操作的最佳软决定数据。在图1中，已知对于改变情况的精准的传感电压是一个传感电压2。然而，因为记忆单元阈值电压的分布曲线随时变动，难以动态掌握传感电压2。关于这个问题的研究不多。
因此，需要一种用于决定非挥发性内存中位值软决定数据的创新方法与系统。同时，也能找到施加的精准传感电压。
发明内容
基于此，有必要针对记忆单元阈值电压的分布曲线随时变动，难以动态掌握传感电压的问题，提供一种用于决定非挥发性内存中位值软决定数据的创新方法与系统。同时，也能找到施加的精准传感电压。
一种用于决定具有多个记忆单元的非挥发性内存位值的方法，每一个记忆单元用于储存一个位值，其中，所述方法包含如下步骤：提供首次测试传感电压至所述些记忆单元并计算所述些记忆单元中具有的阈值电压高于所述首次测试传感电压的单元计数；提供异于所述首次测试传感电压的另一个测试传感电压至所述些记忆单元，并计算所述些记忆单元中具有的阈值电压高于本步骤所提供的传感电压的另一个单元计数及本步骤与前步骤间单元计数的差异量；如果前步骤中单元计数的该所述差异量是正值，提供高于前些步骤中最高的测试感测电压的又一个测试感测电压至该些记忆单元，或者如果前步骤中单元计数的该所述差异量是负值，提供低于前些步骤中最低的测试感测电压的又一个测试感测电压至该些记忆单元，并计算所述记忆单元中具有的阈值电压高于本步骤提供的感测电压的又一个单元计数及本步骤与前步骤间单元计数的另一个差异量；执行上一个步骤N次；计算相邻两个测试传感电压之单元计数的差额并指定索引数给每一个群，所述群为具有阈值电压介于相同的相邻两个测试传感电压间、高于最高的测试传感电压或低于最低的测试传感电压的记忆单元；选择在上一个步骤中产生最少差额的相邻两个测试传感电压间的电压为更新传感电压；当所述记忆单元的阈值电压低于所述更新传感电压时，决定所述记忆单元的位值为带有对应索引数的逻辑1，或当所述记忆单元的阈值电压高于所述更新传感电压时，决定所述记忆单元的位值为带有对应索引数的逻辑0。
在其中一个实施例中，检查逻辑1与0的信息是否能由一组ECC译码程序译码，如果答案为否，则选择所述最少差额的相邻两个测试传感电压间的另一个个电压为所述更新传感电压。
在其中一个实施例中，当所述记忆单元的阈值电压较低且低于所述更新传感电压时，所述记忆单元的位值具有较强逻辑1特性的软决定数据，且当所述记忆单元的阈值电压较高且高于所述更新传感电压时，所述记忆单元的位值具有较强逻辑0特性的软决定数据。N可为奇数。索引数作为对数似然比(Log-Likelihood Ratio，LLR)。
一种用于决定具有多个记忆单元的非挥发性内存位值的方法，每一个记忆单元用于储存一个位值，其中，所述方法包含如下步骤：提供首次测试传感电压至所述些记忆单元并计算所述些记忆单元中具有的阈值电压低于所述首次测试传感电压的单元计数；提供异于所述首次测试传感电压的另一个测试传感电压至所述些记忆单元，并计算所述些记忆单元中具有的阈值电压低于本步骤所提供的传感电压的另一个单元计数及本步骤与前步骤间单元计数的差异量；如果前步骤中单元计数的该所述差异量是负值，提供高于前些步骤中最高的测试感测电压的又一个测试感测电压至该些记忆单元，或者如果前步骤中单元计数的该所述差异量是正值，提供低于前些步骤中最低的测试感测电压的又一个测试感测电压至该些记忆单元，并计算所述记忆单元中具有的阈值电压高于本步骤提供的感测电压的又一个单元计数及本步骤与前步骤间单元计数的另一个差异量；执行上一个步骤N次；计算相邻两个测试传感电压之单元计数的差额并指定索引数给每一个群，所述群为具有阈值电压介于相同的相邻两个测试传感电压间、高于最高的测试传感电压或低于最低的测试传感电压的记忆单元；选择在上一个步骤中产生最少差额的相邻两个测试传感电压间的电压为更新传感电压；当所述记忆单元的阈值电压低于所述更新传感电压时，决定所述记忆单元的位值为带有对应索引数的逻辑1，或当所述记忆单元的阈值电压高于所述更新传感电压时，决定所述记忆单元的位值为带有对应索引数的逻辑0。
在其中一个实施例中，检查逻辑1与0的信息是否能由一组ECC译码程序译码，如果答案为否，则选择所述最少差额的相邻两个测试传感电压间的另一个个电压为所述更新传感电压。
在其中一个实施例中，当记忆单元的阈值电压较低且低于所述更新传感电压时，所述记忆单元的位值具有较强逻辑1特性的软决定数据，且当记忆单元的阈值电压较高且高于所述更新传感电压时，所述记忆单元的位值具有较强逻辑0特性的软决定数据。N可为奇数。索引数作为LLR值。
一种用于决定具有多个记忆单元的非挥发性内存位值的系统，每一个记忆单元用于储存一个位值，其中，所述系统包含：数字信号执行单元，用于当接收到读取命令时控制提供给所述记忆单元以侦测其阈值电压的传感电压、执行上述方法，与提供储存于所述记忆单元中带有索引数的信息；和纠错码单元，用于纠正所述信息中的错误位并从所述信息中产生正确讯息。
在其中一个实施例中，检查逻辑1与0的信息是否能由一组ECC译码程序译码，如果答案为否，则选择所述最少差额的相邻两个测试传感电压间的另一个个电压为所述更新传感电压。
在其中一个实施例中，当记忆单元的阈值电压较低且低于所述更新传感电压时，所述记忆单元的位值具有较强逻辑1特性的软决定数据，且当记忆单元的阈值电压较高且高于所述更新传感电压时，所述记忆单元的位值具有较强逻辑0特性的软决定数据。N可为奇数。索引数作为LLR值。
上述用于决定具有数个记忆单元的非挥发性内存位值的方法与系统，通过施加不同的测试传感电压来侦测记忆单元的阈值电压，索引数形式的软决定数据能被提供于进一步的ECC解码。同时，也可以找到精准的传感电压。上述的需求可以满足。
附图说明
图1为闪存的阈值电压分布图；
图2为电子设备架构的方框图；
图3为本发明提出的一种方法的流程图；
图4为一个实施例中传感电压如何提供以决定NAND闪存记忆单元的逻辑1与逻辑0的示意图；
图5为一个实施例中传感电压如何提供以决定NAND闪存记忆单元的逻辑1与逻辑0的示意图；
图6为一个实施例中传感电压如何提供以决定NAND闪存记忆单元的逻辑1与逻辑0的示意图。
具体实施方式
请参阅图2，所述图为显示一个电子设备架构的方框图，所述电子设备需要数据储存的功能。因而，所述电子设备可以是智能型手机、平板计算机、数字相机，甚至便携式储存设备(优盘)。所述电子设备通常有几个关键组件：主机10、内存控制器20及NAND闪存30。主机10负责电子设备的特征功能的运作，例如数字相机的拍照功能。主机10产生大量的数据储存在NAND闪存30中并可从其中读取数据。内存控制器20，包含用于决定一个具有数个记忆单元的非挥发性内存的位值的系统200，用来作为桥接主机10与NAND闪存30间数据流的工具。NAND闪存30包含大量的记忆单元而每一个记忆单元用来储存一个位值，逻辑1或逻辑0。一定数量的记忆单元安排在一页(page)中，数页形成一块(block)。块是擦除数据以复写的基本单元，页是执行写入的基本单元。为了说明起见，在本实施例中，NAND闪存30是一个单层单元(Single-Level Cell，SLC)NAND闪存。
内存控制器20具有执行单元201、输入与输出单元202、只读存储器单元203、缓存单元204、数字信号执行单元205与纠错码单元206。执行单元201是内存控制器20中的基本组件，它可以控制和协调内存控制器20中所有其它组件的运作以便满足来自主机10的读写命令，它还可以控制提供给NAND闪存30中记忆单元的传感电压以获取记忆单元的状态。输入与输出单元202负责主机10与NAND闪存30间数据的传输，前述数据的数据型态为位1与0。只读存储器单元203为执行单元201保存必要的韧体来调整内存控制器20的运作。缓存单元204用来暂时地储存由NAND闪存30读来的数据，所述数据可能包含翻转位，需要执行ECC译码后才能通过输入与输出单元202发送给主机10。实际上，它可以是一个随机存取内存(Random Access Memory，RAM)模块。
依照本发明，用于决定具有数个记忆单元的非挥发性内存中位值的系统200包含所述数字信号执行单元205与纠错码单元206，前述每一个记忆单元储存一个位值。由另一个观点可以看出，因为一个积体芯片可以包含本发明所揭露的全部特征，数字信号执行单元205与纠错码单元206是嵌设于内存控制器20中的。然而，系统200也可以是分离设置的模块，协助现有的内存控制器进行位值辨识和ECC译码，本发明未限定其形态。
数字信号执行单元205可以当从主机10接收到读取命令时，控制内存控制器20提供记忆单元用以侦测记忆单元阈值电压的传感电压，它也可以执行一个位值决定的程序。此外，数字信号执行单元205能由位值决定程序提供储存于记忆单元中，带有索引数的信息。所述位值决定程序为本发明所揭露的方法。为了更好地理解所述方法，请参阅图3与图4。图3为所述方法的流程图，图4说明传感电压如何提供以决定NAND闪存30中记忆单元的逻辑1与逻辑0。
本方法的第一个步骤为S01：提供第一测试传感电压至所述些记忆单元并计算所述些记忆单元的单元计数，所述些记忆单元的具有的阈值电压高于所述第一测试传感电压。如图4所示，提供的第一测试传感电压标示为Vt1。如上所述，每一个记忆单元可能具有与其它记忆单元不同的阈值电压。因而，当施加Vt1时，每一个记忆单元将响应本身阈值电压的状态：高于或低于前述的第一测试传感电压。依照步骤S01，仅具有阈值电压高于第一测试传感电压的记忆单元列入计数。例如，单元计数的数量可能为70,000。在上述情况下记忆单元可被定义为逻辑0状态。逻辑0状态意味一个记忆单元已被程序化，而逻辑1状态意味所述记忆单元未被程序化。每一个记忆单元与其它记忆单元有不同阈值电压的原因也可能是制程上的差异。此外，热电子注入的程度也起着重要的作用。在NAND闪存30出厂时，Vt1可以使用默认的传感电压。Vt1粗略地将具有较高阈值电压的逻辑1的记忆单元与具有较低阈值电压的逻辑0的记忆单元分开，尽管事实上如果一个实际传感电压偏离Vt1的话，某些逻辑值会翻转。应用本方法时，本实施例中NAND闪存30的有数量相近的逻辑1与逻辑0记忆单元，且所有的页都需要被使用(写入)过很多次；所有的页应所述被至少使用过一次，这是应用本方法的前提。NAND闪存30最好已经被均衡写入了几个周期，并且满足老化条件。
本方法的第二个步骤为S02：提供另一个个测试传感电压至所述些记忆单元并计算步骤S02与步骤S01间单元计数的差异量。虽然Vt1可能不是将逻辑1和逻辑0记忆单元分开的真正的传感电压，当给定第两个测试测电压Vt2时，必定有大量的逻辑1变为逻辑0。在本实施例中，Vt2低于Vt1。指出Vt1与Vt2的线之间用点标记的区域代表施加Vt1时的单元计数与施加Vt2时的单元计数间的差额，这是一个正数。然而，步骤S02中单元计数的差异量指的是通过从步骤S02单元计数减去步骤S01单元计数而获得的数值。因而，单元计数的差异量可能是正值或负值。正值的单元计数差异量意味当施加Vt2时，单元计数增加，更多的记忆单元被确认为逻辑0。相反地，负值的单元计数差异量意味单元计数减少，较少的记忆单元被确认为逻辑0。在图4中，Vt1与Vt2间单元计数的差异量为+500，差额因此为500。对以下所述任意相邻二测试传感电压来说，其间的单元计数的差额在虚线区域内以一个数字表示。如果所述差额为负值，所述数字包含在一对括号内。
接着，依照本发明，S03：如果步骤S02中单元计数的所述差异量是正值，提供高于步骤S02和步骤S01中最高的测试传感电压的另一个个测试传感电压至所述些记忆单元，或者如果步骤S02中单元计数的所述差异量是负值，提供低于步骤S01和步骤S02中最低的测试传感电压的另一个个测试传感电压至所述些记忆单元，并计算步骤S03与步骤S02间单元计数的另一个个差异量。在图4中，提供了一个第三测试传感电压，标记为Vt3。因为步骤S02中的差异量是正值，Vt3高于最高的测试传感电压Vt1，。除此之外，在其它实施例中，则会看起来像图5中发生的一般。在图5中，由Vt2与Vt1所导致的单元计数的差异量是负值(-1000)。因而，Vt3变成低于最低的测试传感电压Vt1，。此时，单元计数的另一个个差异量便可得到。新的单元计数的差异量(施加Vt3时的单元计数减去施加Vt2时的单元计数；实际上，只能获得单元计数的差异量)便可被计算，其值为-1500。要注意的是因为得到单元计数的第两个差异量，Vt1与Vt3间的差额可因此得到：其为-1000，由-1500+500计算得来(新的单元计数的差异量+前一次计算的差额)。
接着，执行S04：S03N次。包含使用在步骤S01中的Vt1与使用在步骤S02中的Vt2，共计有N+2个测试传感电压被用来执行一次读取操作。测试传感电压的数量是用来各别地分群逻辑1记忆单元与逻辑0记忆单元，逻辑1记忆单元分群的数量与逻辑0记忆单元分群的数量相同。因而，N+2应为奇数；也就是说，N为奇数。例如，在本实施例中N为5。施加了7个测试传感电压(依序为Vt1、Vt2、Vt3、Vt4、Vt5、Vt6与Vt7)，步骤S03重复了5次。因为本步骤第一实施时单元计数差异量是负值，当第二次重复步骤S03时，Vt4低于最低的测试传感电压Vt2，。测试传感电压的施加方式是交替地使用二极端方向外的电压，即Vt6<Vt4<Vt2而Vt3<Vt5<Vt7。如果还有两个测试传感电压，Vt8与Vt9，那么Vt8应低于Vt6，Vt9应高于Vt7。在其它实施例中，施加顺序可以改变。Vt2与Vt3可能为两端极值，其它的测试传感电压交替地落于两极端值之间，例如，Vt2<Vt4<Vt6<Vt1<Vt7<Vt5<Vt3。要注意的是，在本实施例中，任意相邻两个测试传感电压间的电压差异相同，例如0.05V。在其它实施例中，其间差异可能会变化而不是个固定值。
本方法的第五个步骤为S05：计算相邻两个测试传感电压的单元计数的差额，并指定一个索引数给每一个群，所述群为具有阈值电压介于相同的相邻两个测试传感电压间、高于最高的测试传感电压或低于最低的测试传感电压的记忆单元。如图4所示，随阈值电压的增加，记忆单元的群被赋予0到7的索引数。在本实施例中，索引数成为一个上升序列。在其它实施例中，也可以是下降序列；整数可以不是连续的，例如0、2、4、6、8、10、12与14，也可以是负数，例如-8、-6、-4、-2、0、2、4与6，甚至是随机的，例如4、7、5、6、1、3、2与0。索引数被用来描述一个位值是逻辑1或逻辑0的可能性。换句话说，索引数被用作决定一个位值的软决定数据。
本方法的第六个步骤为S06：选择所述最少差额的相邻两个测试传感电压间的电压为更新传感电压。以图4为例，最少差额发生在Vt1与Vt2之间。如果Vt1为1.65V且Vt2为1.70V，从而，1.65V、1.66V、1.67V、1.68V、1.69V与1.70V中之一者可被选为更新传感电压。如果允许，电压值可以包含小数点后第三位，例如1.688V，或甚至更小的位数。
本方法的最后一个步骤为S07：当记忆单元的阈值电压低于所述更新传感电压时，决定所述记忆单元的位值为带有对应索引数的逻辑1，或当记忆单元的阈值电压高于所述更新传感电压时，决定所述记忆单元的位值为带有对应索引数的逻辑0。如上所述，在本实施例中以Vt1作为更新传感电压，参照区间I的记忆单元为带有索引数0软决定数据的逻辑1，参照区间II的记忆单元为带有索引数1软决定数据的逻辑1，参照区间III的记忆单元为带有索引数2软决定数据的逻辑1，参照区间IV的记忆单元为带有索引数3软决定数据的逻辑1，参照区间V的记忆单元为带有索引数4软决定数据的逻辑0，参照区间VI的记忆单元为带有索引数5软决定数据的逻辑0，参照区间VII的记忆单元为带有索引数6软决定数据的逻辑0，及参照区间VIII的记忆单元为带有索引数7软决定数据的逻辑0。软决定数据提供为ECC译码所用，比如低密度奇偶校验码(Low Density Parity Check，LDPC)解码。
在一个例子中，当记忆单元的阈值电压较低且低于所述更新传感电压时，所述记忆单元的位值具有较强逻辑1特性的软决定数据。如果记忆单元具有的阈值电压等于更新传感电压(这意味着当施加更新传感电压时，记忆单元难以由其阈值电压确认为逻辑1或逻辑0；它们有机会成为逻辑1或逻辑0，例如50％的逻辑1与50％的逻辑0)，记忆单元的位值可选择为1或0依赖ECC解码的结果。这意味具有索引数0的记忆单元有最强的逻辑1特性(无疑可被决定为逻辑1)，具有索引数1的记忆单元有第二强的逻辑1特性(可被决定为逻辑1，但在ECC译码后有非常低的可能性是逻辑0)。具有索引数2的记忆单元有第二弱的逻辑1特性(可被决定为逻辑1，但在ECC译码后有低的可能性是逻辑0)。具有索引数3的记忆单元有最弱的逻辑1特性(可被决定为逻辑1，但在ECC译码后有较高的可能性是逻辑0)。相似地，在其它例子中，当记忆单元的阈值电压较高且高于所述更新传感电压时，所述记忆单元的位值具有较强逻辑0特性的软决定数据。也就是说，具有索引数4的记忆单元有最弱的逻辑0特性(可被决定为逻辑0，但在ECC译码后有较高的可能性是逻辑1)，具有索引数5的记忆单元有第二弱的逻辑0特性(可被决定为逻辑0，但在ECC译码后有低的可能性是逻辑1)，具有索引数6的记忆单元有第二强的逻辑0特性(可被决定为逻辑0，但在ECC译码后有非常低的可能性是逻辑1)，及具有索引数7的记忆单元有最强的逻辑0特性(无疑可被决定为逻辑0)。所述些索引数最好用作为LLR值。
如果两对相邻两个传感电压具有相同的差额，其最高与最低的传感电压间任何的电压都能被选为更新传感电压。例如，如果区间IV与区间V都为相同的差额500，Vt2与Vt3间任何的电压都能被选为更新传感电压。
这里，更新传感电压可以是一个精准的传感电压来定义逻辑1与逻辑0，并可以作为下一回读取运作时的第一测试传感电压。当接收到读取命令时，本方法可使用一次。对于之后的读取，因为所有记忆单元的物理状况不会在短时间内改变，所述精准的传感电压可能不会改变。然而，当本方法第一次应用时，可能无法得到第一测试传感电压，只需遵循制造商提供的制作NAND闪存30时的参考值。在此情况下，第一传感电压会飘移，较多的记忆单元将会被决定为它们可能不是的逻辑0或逻辑1。为此，需要多两个步骤来处理。
在步骤S07后的步骤为S08：检查基于步骤S07中逻辑1与0的信息是否能由一组ECC译码程序译码。所述ECC译码程序由纠错码单元206所执行。接着，如果步骤S08的答案为否，选择介于步骤S05中产生最少差额的相邻两个测试传感电压间的另一个个电压为所述更新传感电压。无论如何，更新传感电压确实存在于带来最少差额的相邻两个测试传感电压间。
在其它实施例中，在步骤S01中的单元计数可以是具有阈值电压高于第一测试传感电压的记忆单元的，而非具有阈值电压低于第一测试传感电压的记忆单元的，其差异来自前一个实施例的步骤S03。步骤S03将变为“如果步骤S02中单元计数的所述差异量是负值，提供高于步骤S02和步骤S01中最高的测试传感电压的另一个测试传感电压至所述些记忆单元，或者如果步骤S02中单元计数的所述差异量是正值，提供低于步骤S02和步骤S01中最低的测试传感电压的另一个测试传感电压至所述些记忆单元，并计算步骤S03与步骤S02间单元计数的另一个个差异量”。除了步骤S01与S03外，其它步骤不变。为了有较好的理解，请参阅图6。很显然，当测试传感电压低于可能的更新传感电压(介于Vt1与Vt3间的电压)时，任两个相邻测试传感电压间的差额是负值，而非如图4与图5所示的正值。
纠错码单元206用于纠正信息中的错误位并从所述信息中产生一个正确信息。在本实施例中，如果使用软决定数据，ECC译码算法可以是LDPC。然而，依照本发明，也可使用硬决定数据。因而，数字信号执行单元205发出的逻辑1与逻辑0的结果不带有索引数。ECC译码算法最好是BCH。对于软决定或硬决定数据而言，纠错码单元206应要设计对应软决定或硬决定的软译码器或硬译码器。
要强调的是虽然实施例的系统200用于单层单元NAND闪存30，它可以应用于其他类型，诸如双层单元(Multi-Level Cell，MLC)与三层单元(Triple-Level Cell，TLC)闪存。因为单一记忆单元具有2或3个位及数个传感电压，本发明提供的方法用于确定不同运算回合中所有记忆单元来自最高有效位到最低有效位的逻辑1或0。此外，依照本发明，系统200可应用到其它非挥发性内存。也就是说，NOR闪存能取代NAND闪存30而被应用。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (20)

1.一种用于决定具有多个记忆单元的非挥发性内存中位值的方法，每一个记忆单元用于储存一个位值，其特征在于，所述方法包含如下步骤：
提供首次测试传感电压至所述记忆单元并计算所述记忆单元中具有的阈值电压高于所述首次测试传感电压的单元计数；
提供异于所述首次测试传感电压的另一个测试传感电压至所述记忆单元，并计算所述记忆单元中具有的阈值电压高于本步骤所提供的传感电压的另一个单元计数及本步骤与前述步骤间单元计数的差异量；
如果前述步骤中单元计数的所述差异量是正值，提供高于前述步骤中最高的测试感测电压的又一个测试感测电压至所述记忆单元，或者如果前述步骤中单元计数的所述差异量是负值，提供低于前述步骤中最低的测试感测电压的又一个测试感测电压至所述记忆单元，并计算所述记忆单元中具有的阈值电压高于本步骤提供的感测电压的又一个单元计数及本步骤与前述步骤间单元计数的另一个差异量；
执行上一个步骤N次；
计算相邻两个测试传感电压之单元计数的差额并指定索引数给每一个群，所述群为具有阈值电压介于相同的相邻两个测试传感电压间、高于最高的测试传感电压或低于最低的测试传感电压的记忆单元，其中索引数为整数，用来描述一个位值是逻辑1或逻辑0的可能性，并用作决定一个位值的软决定数据，以被提供于进一步的ECC解码；
选择在上一个步骤中产生最少差额的相邻两个测试传感电压间的电压为更新传感电压；
当所述记忆单元的阈值电压低于所述更新传感电压时，决定所述记忆单元的位值为带有对应索引数的逻辑1，或当所述记忆单元的阈值电压高于所述更新传感电压时，决定所述记忆单元的位值为带有对应索引数的逻辑0。
2.根据权利要求1所述的方法，其特征在于，所述方法进一步包含如下步骤：检查逻辑1与0的信息是否能由一组错误检查和纠正译码程序译码，如果答案为否，则选择所述最少差额的相邻两个测试传感电压间的另一个电压为所述更新传感电压。
3.根据权利要求1所述的方法，其特征在于，当所述记忆单元的阈值电压较低且低于所述更新传感电压时，所述记忆单元的位值具有较强逻辑1特性的软决定数据，且当所述记忆单元的阈值电压较高且高于所述更新传感电压时，所述记忆单元的位值具有较强逻辑0特性的软决定数据。
4.根据权利要求1所述的方法，其特征在于，所述N为奇数。
5.根据权利要求1所述的方法，其特征在于，所述索引数作为对数似然比。
6.一种用于决定具有多个记忆单元的非挥发性内存位值的方法，每一个记忆单元用于储存一个位值，其特征在于，所述方法包含如下步骤：
提供首次测试传感电压至所述记忆单元并计算所述记忆单元中具有的阈值电压低于所述首次测试传感电压的单元计数；
提供异于所述首次测试传感电压的另一个测试传感电压至所述记忆单元，并计算所述记忆单元中具有的阈值电压低于本步骤所提供的传感电压的另一个单元计数及本步骤与前述步骤间单元计数的差异量；
如果前述步骤中单元计数的所述差异量是负值，提供高于前述步骤中最高的测试感测电压的又一个测试感测电压至所述记忆单元，或者如果前述步骤中单元计数的所述差异量是正值，提供低于前述步骤中最低的测试感测电压的又一个测试感测电压至所述记忆单元，并计算所述记忆单元中具有的阈值电压低于本步骤提供的感测电压的又一个单元计数及本步骤与前述步骤间单元计数的另一个差异量；
执行上一个步骤N次；
计算相邻两个测试传感电压之单元计数的差额并指定索引数给每一个群，所述群为具有阈值电压介于相同的相邻两个测试传感电压间、高于最高的测试传感电压或低于最低的测试传感电压的记忆单元，其中索引数为整数，用来描述一个位置是逻辑1或逻辑0的可能性，并用作决定一个位值的软决定数据，以被提供于进一步的ECC解码；
选择在上一个步骤中产生最少差额的相邻两个测试传感电压间的电压为更新传感电压；
当所述记忆单元的阈值电压低于所述更新传感电压时，决定所述记忆单元的位值为带有对应索引数的逻辑1，或当所述记忆单元的阈值电压高于所述更新传感电压时，决定所述记忆单元的位值为带有对应索引数的逻辑0。
7.根据权利要求6所述的方法，其特征在于，所述方法进一步包含如下步骤：检查逻辑1与0的信息是否能由一组错误检查和纠正译码程序译码，如果答案为否，则选择所述最少差额的相邻两个测试传感电压间的另一个个电压为所述更新传感电压。
8.根据权利要求6所述的方法，其特征在于，当所述记忆单元的阈值电压较低且低于所述更新传感电压时，所述记忆单元的位值具有较强逻辑1特性的软决定数据，且当所述记忆单元的阈值电压较高且高于所述更新传感电压时，所述记忆单元的位值具有较强逻辑0特性的软决定数据。
9.根据权利要求6所述的方法，其特征在于，所述N为奇数。
10.根据权利要求6所述的方法，其特征在于，所述索引数作为对数似然比。
11.一种用于决定具有多个记忆单元的非挥发性内存位值的系统，每一个记忆单元用于储存一个位值，其特征在于，所述系统包含：数字信号执行单元，用于当接收到读取命令时控制提供给所述记忆单元以侦测其阈值电压的传感电压、执行如权利要求1所述的方法，与提供储存于所述记忆单元中带有索引数的信息；和纠错码单元，用于纠正所述信息中的错误位并从所述信息中产生正确讯息。
12.根据权利要求11所述的系统，其特征在于，其中所述方法进一步包含如下步骤：检查逻辑1与0的信息是否能由一组ECC译码程序译码，如果答案为否，则选择所述最少差额的相邻两个测试传感电压间的另一个个电压为所述更新传感电压。
13.根据权利要求11所述的系统，其特征在于，当所述记忆单元的阈值电压较低且低于所述更新传感电压时，所述记忆单元的位值具有较强逻辑1特性的软决定数据，且当所述记忆单元的阈值电压较高且高于所述更新传感电压时，所述记忆单元的位值具有较强逻辑0特性的软决定数据。
14.根据权利要求11所述的系统，其特征在于，所述N为奇数。
15.根据权利要求11所述的系统，其特征在于，所述索引数作为对数似然比。
16.一种用于决定具有多个记忆单元的非挥发性内存位值的系统，每一个记忆单元用于储存一个位值，其特征在于，所述系统包含：数字信号执行单元，用于当接收到读取命令时控制提供给所述记忆单元以侦测其阈值电压的传感电压、执行如权利要求6所述的方法，与提供储存于所述记忆单元中带有索引数的信息；和纠错码单元，用于纠正所述信息中的错误位并从所述信息中产生正确讯息。
17.根据权利要求16所述的系统，其特征在于，其中所述方法进一步包含如下步骤：检查逻辑1与0的信息是否能由一组错误检查和纠正译码程序译码，如果答案为否，则选择所述最少差额的相邻两个测试传感电压间的另一个个电压为所述更新传感电压。
18.根据权利要求16所述的系统，其特征在于，当所述记忆单元的阈值电压较低且低于所述更新传感电压时，所述记忆单元的位值具有较强逻辑1特性的软决定数据，且当所述记忆单元的阈值电压较高且高于所述更新传感电压时，所述记忆单元的位值具有较强逻辑0特性的软决定数据。
19.根据权利要求16所述的系统，其特征在于，所述N为奇数。
20.根据权利要求16所述的系统，其特征在于，所述索引数作为对数似然比。
CN201810238819.XA 2018-03-06 2018-03-22 用于决定非挥发性内存中位值的方法和系统 Active CN110232947B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107107412 2018-03-06
TW107107412A TWI693604B (zh) 2018-03-06 2018-03-06 用於決定非揮發性記憶體中位元值的方法與系統

Publications (2)

Publication Number Publication Date
CN110232947A CN110232947A (zh) 2019-09-13
CN110232947B true CN110232947B (zh) 2021-05-18

Family

ID=67069685

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810238819.XA Active CN110232947B (zh) 2018-03-06 2018-03-22 用于决定非挥发性内存中位值的方法和系统

Country Status (3)

Country Link
US (1) US10340023B1 (zh)
CN (1) CN110232947B (zh)
TW (1) TWI693604B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11177013B1 (en) * 2020-05-07 2021-11-16 Micron Technology, Inc. Determine signal and noise characteristics centered at an optimized read voltage
US11238953B2 (en) 2020-05-07 2022-02-01 Micron Technology, Inc. Determine bit error count based on signal and noise characteristics centered at an optimized read voltage
US11024401B1 (en) * 2020-05-07 2021-06-01 Micron Technology, Inc. Compute an optimized read voltage
US11049582B1 (en) 2020-05-07 2021-06-29 Micron Technology, Inc. Detection of an incorrectly located read voltage

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034547A (zh) * 2009-10-05 2011-04-27 株式会社东芝 存储器系统以及对存储器系统的控制方法
CN102203876A (zh) * 2008-09-30 2011-09-28 Lsi公司 用于存储器器件的软数据生成的方法和装置
CN103380416A (zh) * 2011-02-18 2013-10-30 马维尔国际贸易有限公司 用于软解码的可靠性度量管理
CN105957553A (zh) * 2015-03-09 2016-09-21 爱思开海力士有限公司 控制器、半导体存储系统及其操作方法
CN106981308A (zh) * 2017-03-20 2017-07-25 记忆科技(深圳)有限公司 一种精准获取llr信息的应用方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7372730B2 (en) * 2004-01-26 2008-05-13 Sandisk Corporation Method of reading NAND memory to compensate for coupling between storage elements
US8238166B2 (en) * 2009-10-12 2012-08-07 Macronix International Co., Ltd. Methods of programming and reading single-level trapped-charge memory cells using second-bit threshold detection
US8854880B2 (en) * 2011-01-04 2014-10-07 Lsi Corporation Inter-cell interference cancellation in flash memories
US8582381B2 (en) * 2012-02-23 2013-11-12 SanDisk Technologies, Inc. Temperature based compensation during verify operations for non-volatile storage
US8514646B1 (en) * 2012-05-09 2013-08-20 Storart Technology Co. Ltd. Method for improving performance when flash memory storage device works in wide temperature range
US9306600B2 (en) * 2014-01-06 2016-04-05 Micron Technology, Inc. Read threshold calibration for LDPC
ITUB20152310A1 (it) * 2015-07-20 2017-01-20 Sk Hynix Inc Regolatore per polarizzare un elemento interruttore di un buffer di pagina di una memoria non volatile

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102203876A (zh) * 2008-09-30 2011-09-28 Lsi公司 用于存储器器件的软数据生成的方法和装置
CN102034547A (zh) * 2009-10-05 2011-04-27 株式会社东芝 存储器系统以及对存储器系统的控制方法
CN103380416A (zh) * 2011-02-18 2013-10-30 马维尔国际贸易有限公司 用于软解码的可靠性度量管理
CN105957553A (zh) * 2015-03-09 2016-09-21 爱思开海力士有限公司 控制器、半导体存储系统及其操作方法
CN106981308A (zh) * 2017-03-20 2017-07-25 记忆科技(深圳)有限公司 一种精准获取llr信息的应用方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Optimal voltage signal sensing of NAND flash memmory for LDPC code;Shigui Qi;《2014 IEEE Workshop on Signal Processing Systems (SiPS)》;20140918;全文 *

Also Published As

Publication number Publication date
TWI693604B (zh) 2020-05-11
CN110232947A (zh) 2019-09-13
US10340023B1 (en) 2019-07-02
TW201939508A (zh) 2019-10-01

Similar Documents

Publication Publication Date Title
US9922706B2 (en) Solid state storage device using state prediction method
US11195585B2 (en) Calculating shift amounts for read voltage correction
CN110232947B (zh) 用于决定非挥发性内存中位值的方法和系统
US8332726B2 (en) Non-volatile semiconductor memory device
TWI474330B (zh) 用來進行記憶體存取管理之方法以及記憶裝置及其控制器
US9837146B2 (en) Memory system temperature management
US8365039B2 (en) Adjustable read reference for non-volatile memory
US9257187B2 (en) Data storing method, memory control circuit unit and memory storage apparatus
US9542258B1 (en) System and method for error-minimizing voltage threshold selection
US11010065B2 (en) Read retry method for solid state storage device
US9563508B2 (en) Memory management method, memory control circuit unit and memory storage apparatus
TWI446350B (zh) 用來減少無法更正的錯誤之方法以及記憶裝置及其控制器
US11211950B2 (en) Decoding device and decoding method
WO2013070368A1 (en) Soft information generation for memory systems
US10606518B2 (en) Solid state storage device and read retry method thereof
US10658065B2 (en) Failure mode detection method and error correction method for solid state storage device
US9384839B2 (en) Write sequence providing write abort protection
US10629269B2 (en) Solid state storage device and read table management method thereof
US9490024B1 (en) Solid state storage device and reading control method thereof
US10319428B2 (en) Control method of solid state storage device
US9053011B2 (en) Selective protection of lower page data during upper page write
CN109215716B (zh) 提高nand型浮栅存储器可靠性的方法及装置
CN113707208B (zh) 用于非易失性存储装置的错误纠正的控制验证操作的方法及非易失性存储装置
TWI737262B (zh) 用於非揮發性記憶體裝置的錯誤更正的控制驗證操作的方法及非揮發性記憶體裝置
US20240201853A1 (en) Best read reference voltage search of 3d nand memory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant