CN110223727A - 使用模拟存储器的数据缩减 - Google Patents

使用模拟存储器的数据缩减 Download PDF

Info

Publication number
CN110223727A
CN110223727A CN201910156523.8A CN201910156523A CN110223727A CN 110223727 A CN110223727 A CN 110223727A CN 201910156523 A CN201910156523 A CN 201910156523A CN 110223727 A CN110223727 A CN 110223727A
Authority
CN
China
Prior art keywords
simulation
output
time window
analog
storage equipment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910156523.8A
Other languages
English (en)
Other versions
CN110223727B (zh
Inventor
M·E·亨内克
F·M·达勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN110223727A publication Critical patent/CN110223727A/zh
Application granted granted Critical
Publication of CN110223727B publication Critical patent/CN110223727B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/483—Details of pulse systems
    • G01S7/486—Receivers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/483—Details of pulse systems
    • G01S7/486—Receivers
    • G01S7/4861—Circuits for detection, sampling, integration or read-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本公开涉及使用模拟存储器的数据缩减。例如，一种设备可以包括第一模拟存储设备，用于：在采样窗口的第一时间窗口期间对模拟输入进行采样，基于对模拟输入进行采样来存储第一模拟信号，并且在存储第一模拟信号之后提供第一模拟输出。该设备可包括第二模拟存储设备，用于：在采样窗口的第二时间窗口期间对模拟输入进行采样，基于对模拟输入进行采样来存储第二模拟信号，并且在存储第二模拟信号之后提供第二模拟输出。输出速率可不同于与对模拟输入进行采样相关联的采样速率。输出顺序可不同于与对模拟输入进行采样相关联的采样顺序。执行读出阶段的时间可显著不同于执行写入阶段的时间。

Description

使用模拟存储器的数据缩减
技术领域
本公开涉及信号处理领域，更具体地，涉及使用模拟存储器的数据缩减。
背景技术
接收器(例如，在无线电检测和测距(RADAR)系统、光检测和测距(LiDAR)系统和/或类似系统中)可基于对一个或多个输入信号进行采样来生成数据。在具体应用中，接收器对多个模拟信号进行采样，将采样的模拟信号转换为数字信号(例如，使用一个或多个模数转换器(ADC))，并且缓冲数字信号(例如，在ADC的随机存取存储器(RAM)部件中)，使得数字信号随后可被一个或多个数字信号处理器(DSP)处理，从而提取相关数据。
发明内容
根据一些可能的实现方式，一种设备可包括：第一模拟存储设备，用于在采样窗口的第一时间窗口期间对模拟输入进行采样，基于在第一时间窗口期间对模拟输入进行采样来存储第一模拟信号，并且在存储第一模拟信号之后提供第一模拟输出；以及第二模拟存储设备，用于在采样窗口的第二时间窗口期间对模拟输入进行采样，基于在第二时间窗口期间对模拟数据进行采样来存储第二模拟信号，并且在存储第二模拟信号之后提供第二模拟输出，其中满足以下至少一个条件：与提供第一和第二模拟输出相关联的输出速率不同于与在第一和第二时间窗口期间对模拟输入进行采样相关联的采样速率；与提供第一和第二模拟输出相关联的输出顺序不同于与在第一和第二时间窗口期间对模拟输入进行采样相关联的采样顺序；或者执行与提供第一和第二模拟输出相关联的读出阶段的时间显著不同于执行与在第一和第二时间窗口期间对模拟输入进行采样相关联的写入阶段的时间。
根据一些可能的实现方式，一种方法可包括：通过第一模拟存储设备，在采样窗口的第一时间窗口期间对模拟输入进行采样；通过第一模拟存储设备，基于在第一时间窗口期间对模拟输入进行采样来存储第一模拟信号；通过第二模拟存储设备，在采样窗口的第二时间窗口期间对模拟输入进行采样；通过第二模拟存储设备，基于在第二时间窗口期间对模拟输入进行采样来存储第二模拟信号；通过第一模拟存储设备，基于第一模拟信号提供第一模拟输出；以及通过第二模拟存储设备，基于存储第二模拟信号提供第二模拟输出，其中满足以下至少一个条件：与提供第一和第二模拟输出相关联的输出速率不同于与在第一和第二时间窗口期间对模拟输入进行采样相关联的采样速率；与提供第一和第二模拟输出相关联的输出顺序不同于与在第一和第二时间窗口期间对模拟输入进行采样相关联的采样顺序；或者执行与提供第一和第二模拟输出相关联的读出阶段的时间显著不同于执行与在第一和第二时间窗口期间对模拟输入进行采样相关联的写入阶段的时间。
根据一些可能的实现方式，一种设备可包括多个模拟存储设备，用于：在采样窗口的相应时间窗口期间对模拟输入进行采样；基于在相应时间窗口期间对模拟输入进行采样来存储相应模拟信号；以及基于存储相应模拟信号来提供相应模拟输出，其中满足以下至少一个条件：与提供相应模拟输出相关联的输出速率不同于与在相应时间窗口期间对模拟输入进行采样相关联的采样速率；与提供相应模拟输出相关联的输出顺序不同于与在相应时间窗口期间对模拟输入进行采样相关联的采样顺序；或者执行与提供第一和第二模拟输出相关联的读出阶段的时间显著不同于执行与在第一和第二时间窗口期间对模拟输入进行采样相关联的写入阶段的时间。
附图说明
图1A和图1B是本文描述的示例实现的概述的示图；
图1C是示出采样窗口、其相关联时间窗口和模拟信号输出之间关系的示图；
图2A和图2B是与包括模拟存储设备的示例设备相关联的示图；
图3A和图3B是包括以层级结构布置的模拟存储设备的附加示例设备的示图；以及
图4是用于基于在特定时间窗口期间对模拟输入进行采样存储模拟信号、并且在存储模拟信号之后提供模拟输出的示例处理的流程图。
具体实施方式
以下示例实现的详细描述参考附图。不同附图中相同的参考标号可以识别相同或相似的元件。
通常，设备(例如，RADAR系统中的接收器、LiDAR系统中的接收器和/或类似设备)对模拟输入信号进行采样的采样速率给出对设备的一个或多个其他部件的性能要求。例如，当设备以相对较高的采样速率对模拟输入信号进行采样时，该设备需要具有相对较高带宽的接口、具有足够高的采样速率和位宽的ADC、以及高性能DSP，以跟得上采样速率。然而，与相对较低性能特性的部件(例如，可用于相对较低采样速率的部件)相比，这种部件可具有更高的成本、尺寸(例如，片上面积)、功耗量和/或复杂度。
本文描述的一些实现提供了包括模拟存储设备的设备，其中每个模拟存储设备都能够在相应时间窗口期间(例如，模拟存储设备被选择性地耦合以收集模拟存储设备上的电荷的时间)基于对模拟输入进行采样来存储模拟信号。在一些实现中，模拟存储设备可基于存储的模拟信号提供模拟输出。值得注意的是，与对模拟输入进行采样相关联的采样速率可不同于(例如，显著高于)与提供模拟输出相关联的输出速率。例如，采样速率可以是输出速率的至少两倍、至少三倍或至少四倍。因此，在一些情况下，可以相对较高的采样速率对模拟输入进行采样，同时允许降低设备的一个或多个其他部件的成本、大小、功耗量和/或复杂度(例如，与劣质设备相关联的部件相比)。
图1A和图1B是本文所述的示例实现方式100的概述的示图。如图1A所示，设备可以包括多个模拟存储设备(例如，模拟存储设备1至模拟存储设备N(N>1)，每个模拟存储设备均可以包括电容器)，它们被布置为对模拟输入(例如，电压信号、电流信号)进行采样。如图1所示，模拟存储设备的每个输入均耦合至提供模拟信号的公共线。根据一些实施例，模拟信号可以是时变传感器信号。如进一步所示，该设备可以包括输出设备(例如，连接至DSP的ADC、模拟处理器和/或类似设备)，模拟存储设备能够向输出设备提供相应的模拟输出。
图1A是示出模拟存储设备对模拟输入进行采样并存储模拟信号期间的设备的操作阶段的示图(有时称为写入阶段或记录阶段)。
如参考数字102所示，模拟存储设备1可在采样窗口的第一时间窗口期间对模拟输入进行采样。例如，在第一时间窗口(TW1)的开始处，模拟存储设备1的写开关可处于允许向模拟存储设备1提供模拟输入的打开位置，而模拟存储设备2至模拟存储设备N的写开关可以处于关闭位置以防止模拟输入被模拟存储设备2至模拟存储设备N采样。如参考数字104所示，模拟存储设备1可基于在TW1期间进行的模拟输入的采样来存储第一模拟信号(signal1)。这里，在TW1的结束处，模拟存储设备1的写开关可以切换到关闭位置(例如，使得模拟存储设备1停止对模拟输入进行采样)，并且模拟采样被存储在模拟存储设备1中。
如参考数字106所示，在第二时间窗口(TW2，其可与TW1的结束处于相同时间点)的开始处，模拟存储设备2的写开关可切换到允许向模拟存储设备2提供模拟输入的打开位置。如参考数字108所示，模拟存储设备2可基于在时间窗口TW2期间对模拟输入进行采样来存储第二模拟信号(signal2)。这里，在TW2的结束处，模拟存储设备2的写开关可以切换到关闭位置(例如，使得模拟存储设备2停止对模拟输入进行采样)。
如参考数字110和112所示，可继续上述处理，直到模拟存储设备N在基于第N个时间窗口(TWN)期间对模拟输入进行采样而存储模拟信号(signalN)，每个时间窗口都与其他时间窗口不同。因此，每个采样窗口被划分为多个后续时间窗口。以这种方式，该设备的模拟存储设备可以在采样窗口的相应时间窗口期间存储对应于模拟输入的一部分的模拟信号。换句话说，每个模拟存储设备均存储模拟输入波形的相应时间离散部分。模拟存储设备以模拟方式存储相应的部分，即，存储在模拟存储器中的值(例如，电压或电荷)不被量化，但可以在采样期间连续变化。
在一些实现方式中，如图1A所述，如下所描述的，与对模拟输入进行采样相关联的采样速率可不同于(例如，相对高于)模拟存储设备提供模拟输出的输出速率。
图1B是示出模拟存储设备提供模拟输出期间的设备的操作阶段的示图(有时称为读出阶段)。在一些实现方式中，模拟存储设备可以在采样窗口结束之后提供模拟输出(例如，在模拟存储设备N已经存储了与TWN相关联的signalN之后)。
如参考数字114所示，模拟存储设备1可提供与被模拟存储设备1存储的signal1相对应的第一模拟输出。例如，模拟存储设备1的读开关可以处于允许对应于signal1的模拟输出被提供给输出设备的打开位置，而模拟存储设备2至模拟存储设备N的读开关可处于防止它们相应模拟输出被提供给输出设备的关闭位置。这里，在模拟存储设备1提供第一模拟输出之后，模拟存储设备1的读开关可以切换到关闭位置。
如参考数字116所示，在模拟存储设备1提供第一模拟输出之后，模拟存储设备2可提供与被模拟存储设备2存储的signal2相对应的第二模拟输出。例如，模拟存储设备2的读开关可以切换到允许向输出设备提供对应于signal2的模拟输出的打开位置，而其他模拟存储设备的读开关可处于关闭位置。这里，在模拟存储设备2提供第二模拟输出之后，模拟存储设备2的读开关可以切换到关闭位置。
如参考数字118所示，可继续上述处理，直到模拟存储设备N提供与被模拟存储设备N存储的signalN相对应的第N个模拟输出为止。以这种方式，该设备的模拟存储设备均可以提供与相应存储的模拟信号相对应的模拟输出。
在一些实现方式中，如图1B所示，与提供模拟输出相关联的输出速率可不同于(例如，相对低于)采样速率。换句话说，模拟存储设备对模拟输入进行采样的速率(采样速率是一个时间窗口的持续时间的倒数)可不同于模拟存储设备提供模拟输出的速率(一个模拟存储器的输出时间的持续时间的倒数)。
作为具体示例，在具有300米(m)的目标范围的LiDAR系统中，设备提供的输出光的脉冲可需要大约2微秒(μs)来返回设备。因此，从触发朝向目标的脉冲的传输开始，该设备可被配置为在2μs内记录模拟输入信号(例如，(2×300m)/3×108米/秒(m/s)≈2μs)。因此，该示例中的采样窗口具有2μs的持续时间。图1C是示出参考上述示例的采样窗口、其相关联时间窗口和相关联的模拟信号的输出之间的关系的示图。
如图所示，在本示例中，采样窗口持续2μs，以便能够检测300m以下的距离内的物体反射的脉冲。这里，如果使用1千兆赫兹(GHz)的时钟以上述方式打开和关闭模拟存储设备的开关，则每隔1纳秒(ns)选择另一个存储设备来存储信号。换句话说，采样速率是每纳秒1个采样(即，每个时间窗口的持续时间为1ns)。在本示例中，由于要记录2μs的输入信号，可以使用2000个模拟存储设备来存储模拟输入，其中每个模拟存储设备在其采样窗口的第1/2000(例如，1ns)的相关联时间窗口期间存储在对应时间窗口期间存在于模拟输入处的模拟信号值。
继续本示例，假设提供光脉冲的速率(即，脉冲重复频率)为100千赫兹(kHz)，这意味着每10μs传输一个脉冲。这里，由于记录阶段(采样窗口)只有2μs，到下一记录阶段(下一采样窗口)8μs，这为读取阶段留下8μs。因此，如图1C所示，模拟输出可在8μs周期内提供。换句话说，所要求的输出速率降低了四倍(例如，因为执行读取阶段的时间量比写入阶段长四倍)。这降低了对朝向输出设备的接口带宽的负担，并且放宽了对输出设备本身的要求。此外，降低的输出速率将输出设备所要求的采样速率降低了四倍，从而降低了输出设备的成本、大小和/或复杂度(例如，由于同时具有高采样速率和高比特宽度的ADC会成本较高、面积不期望地较大和/或具有复杂的设计)。因此，在一些实现方式中，在相应的采样窗口之后输出存储在模拟存储器中的值。
此外，由于模拟信号在模数转换之前(而不是在模数转换之后)被模拟存储设备存储，因此可以减少专用于设备存储器的面积和/或功率的量。例如，在使用8位ADC进行模数转换之后输出被存储为数字信号的情况下，每个数字信号(例如，对应于给定模拟输出)要求8个存储设备(例如，8个存储单元)，每个存储设备均存储8位中的一位。然而，当在模数转换之前输出被存储为模拟信号时，每个模拟信号(例如，对应于给定模拟输出)只需要一个模拟存储设备。如此，减少了存储信号所需的面积和/或功耗的量。
值得注意的是，虽然上述示例是在与写入阶段相关联的采样速率相对高于与读取阶段相关联的输出速率的情况下描述的，但其他实现也是可能的。例如，在一些实现方式中，与读取阶段相关联的输出速率可高于与写入阶段相关联的采样速率。作为另一示例，在一些实现方式中，与读出阶段相关联的输出顺序(例如，模拟存储设备提供模拟输出的顺序)可不同于与写入阶段相关联的采样顺序(例如，模拟存储设备对模拟输入进行采样的顺序)。作为另一示例，与读出阶段相关联的输出时间(例如，读出阶段开始或执行的时间)可显著不同于(例如，显著晚于，诸如几微秒以上)与写入阶段相关联的采样时间(例如，写入阶段开始或执行的时间，诸如相应采样窗口的开始)。如上所述，输出时间可以在相应的采样窗口之后，即，在两个连续采样窗口之间的时间段内。根据一些实施例，时间差可至少为采样窗口的持续时间。一般地，本文所述的实现方式提供具有模拟存储设备的设备，这些模拟存储设备允许在模拟域中独立地执行读取阶段和写入阶段(例如，关于速率、顺序和/或时间)。
如上所示，图1A至图1C仅作为示例提供。其他示例也是可能的，并且可不同于关于图1A至图1C所描述的。
图2A和图2B是与包括模拟存储设备的示例设备200相关联的示图。如图2A所示，设备200的部件可以按照行的集合来布置(例如，1至M(M≥1)，每行对应于设备200的一个通道)，其中每行均包括光电二极管205、互阻抗放大器(TIA)210、N个模拟存储设备220、电流源225、放大器235、ADC 240、可选的峰值检测器245以及可选的ADC 250。
光电二极管205是将光转换为电流的部件。例如，在LiDAR系统中，光电二极管205可以接收光(例如，包括被物体反射的激光脉冲的一部分，包括来自LiDAR系统环境的“噪声”光等)，并且可以将光转换为电流信号。如图所示，设备200中的每个光电二极管205与不同行的模拟存储设备220相关联。在一些实现方式中，如下所描述的，给定行的模拟存储设备220可存储与由相关联的光电二极管205提供的电流信号相对应的模拟输入的时间离散部分。值得注意的是，尽管在本文所示和描述的示例实现方式中，设备200被示出和描述为包括光电二极管205，但设备200可以包括能够提供模拟输入(例如，电流信号、电压信号)以供设备200的模拟存储设备220记录的任何其他类型的设备。
TIA 210包括将光电二极管205提供的电流信号转换为电压信号的部件。在一些实施方式中，如下所述，TIA 210将电流信号转换为电压信号，以便允许模拟存储设备220以电压信号的形式存储基于模拟输入的模拟信号。值得注意的是，当设备200的模拟存储设备220以电流信号的形式存储基于模拟输入的模拟信号时(例如，如下所述)，可以用放大电流信号(而不是将电流信号转换为电压信号)的放大器来代替TIA 210。
如本文所述，模拟存储设备220包括对模拟输入进行采样、基于对模拟输入进行采样来存储模拟信号并基于存储模拟信号提供模拟输出的设备。如图2A所示，设备200的M行中的每一行可以包括N(N>1)个模拟存储设备220。
图2B是示出模拟存储设备220的示例部件的示图。如图2B所示，模拟存储设备220可包括写开关255、电容器260、源极跟随器265和读开关270。
写开关255是与允许模拟存储设备220相关联的部件，以与存储对应模拟信号相关联地对模拟输入进行采样。在一些实现方式中，如图2B所示，写开关255可包括晶体管。在一些实现方式中，写开关255可以在模拟存储设备220对模拟输入(例如，由TIA 210提供)进行采样并且存储对应模拟信号的时间窗口的开始处切换为打开位置，并且可以在该时间窗口的结束处切换为关闭位置(例如，下一模拟存储设备220的写开关255可切换到用于下一时间窗口期间进行记录的打开位置)。
电容器260是与基于对模拟输入进行采样来存储模拟信号相关联的部件。在一些实现方式中，当写开关255在模拟存储设备220存储模拟信号的时间窗口期间处于打开位置时，可以对电容器260进行充电。例如，当模拟输入为电压信号时，电容器260可充电至模拟信号的电压。作为另一示例，当模拟输入是电流信号时，电流信号对电容器260充电，其中电容器260中存储的电压是电流、写开关255处于打开位置的时间量和电容器260的电容的函数。
源极跟随器265是复制电容器260的电压而不破坏电容器260上的电荷的部件。在一些实现方式中，如图2B所示，源极跟随器265可包括晶体管，并且可以基于电流源225提供的电流复制电容器260的电压。例如，当读开关270在读取阶段打开时，读开关270将线连接至源极跟随器265，该源极跟随器265基于电流源225提供的电流复制来自电容器260的电压。
读开关270是与允许模拟存储设备220提供模拟输出相关联的部件。在一些实现方式中，如图2B所示，读开关270可包括晶体管。在一些实现中，当模拟存储设备220提供模拟输出(例如，对应于电容器260存储的模拟信号)时，读开关270可切换到打开位置，并且可以在提供模拟输出之后切换到关闭位置(例如，下一模拟存储器220的读开关270可以切换到用于提供下一模拟输出的打开位置)。
在操作中，在写入阶段期间，模拟存储设备220可在采样窗口的给定时间窗口期间对TIA 210提供的模拟输入进行采样。例如，在时间窗口的开始处，写开关255可以切换到打开位置(例如，该行中的其他模拟存储设备220的写开关255处于关闭位置)，使得模拟输入对电容器260充电，从而存储与时间窗口相关联的模拟信号。这里，在时间窗口的结束处，写开关255可以切换到关闭位置。下一模拟存储设备220(例如，该行中的下一模拟存储设备220)的写开关255可切换到打开位置，并且该处理可在采样窗口的每个时间窗口内重复。值得注意的是，在设备200的操作中，每个电容器260(与不同的模拟存储设备220相关联)在不同的时间(例如，在不同的时间窗口期间)被充电。
在读出阶段期间，模拟存储设备220可提供与电容器260存储的电压(即，模拟存储设备220存储的模拟信号)相对应的模拟输出。例如，模拟存储设备220的读开关270可以切换到允许源极跟随器265复制电容器260存储的电压的打开位置(例如，该行中的其他模拟存储设备220的读开关270处于关闭位置)，并使模拟存储设备220将线上的模拟输出提供给放大器235。这里，在模拟存储设备220提供模拟输出之后，模拟存储设备220的读开关270可切换到关闭位置。下一模拟存储设备220(例如，该行中的下一模拟存储设备220)的读开关270可以切换到打开位置，并且可以重复该处理，使得行中的每个模拟存储设备220提供模拟输出。值得注意的是，在设备200的操作中，无需对电容器260重新充电，因为读出可以足够快以避免显著放电(例如，由于给定电容器260可需要在写入阶段和读出阶段之间保持电荷几微秒或更少)。
回到图2A，电流源225包括电流源，这允许源极跟随器265复制电容器260存储的电压，来用于通过模拟存储设备220输出模拟信号。在一些实现方式中，如图2A所示，电流源225可被多个模拟存储设备220共享。
放大器235包括放大器以放大由模拟存储设备220提供的模拟输出。在一些实现方式中，如下文所描述的，放大器235的增益可基于由可选的峰值检测器245提供的信号进行配置。
ADC 240包括将模拟信号转换为数字信号的部件。例如，ADC 240可以包括将模拟存储设备220提供的模拟输出转换为数字信号的部件。在具体示例中，如图2A所示，ADC 240可以将与给定模拟存储设备220相关联的模拟输出转换为8位数字信号。在一些实现方式中，在转换之后，ADC 240可以将数字信号提供给另一部件(例如，DSP)进行处理。
在一些实现方式中，如上所述，向ADC 240提供模拟信号的输出速率可允许对朝向ADC 240的接口的带宽的要求和/或对ADC 240本身的要求放宽(例如，当可以提供模拟信号的时间量明显长于采样窗口时)。因此，可以降低接口(例如，模拟存储设备220和ADC 240之间、ADC 240和DSP之间)、ADC 240和/或DSP的成本、大小和/或复杂度。此外，如上所述，由于模拟信号在模数转换之前被模拟存储设备220存储，因此可以减少设备200中的存储器所需的面积或功率的量。
可选的峰值检测器245包括用于在写入阶段期间的给定采样窗口期间确定模拟输入的最大值的部件，并且可选的ADC 250包括用于将最大值转换为数字值的部件。在一些实现方式中，最大值和对应的数字值可用于控制放大器235。例如，在模拟存储设备220的每一行中，模拟输入的最大值可以通过ADC 250被数字化(例如，根据对数刻度)。这里，假设放大器235能够将给定的模拟输出放大0分贝(dB)、6dB、12dB或18dB，其中每一步长将增益量加倍。在本示例中，如果峰值检测器245确定模拟输入的相对较小的最大值，则ADC 250可以数字化相对较小的值(例如，基于不满足阈值的值)，并且可以提供对应的数字值(例如，2位表示0的值)，这使得放大器235的增益被设置为高(例如，18dB)。相反，如果峰值检测器245确定相对较大的最大值(例如，对于相对较强的模拟输入)，则ADC 250可以数字化相对较大的值(例如，基于满足阈值的值)，并且可以提供对应的数字值(例如，2位表示3的值)，这使得放大器235的增益被设置为低(例如，0dB)。在一些实现方式中，由于这些值对放大器235的增益进行编码，因此由ADC 250生成的数字值首先被传输(例如，传输至DSP)。
继续本示例，在读出阶段期间，提供模拟存储设备220的模拟输出(例如，在每个时钟循环处)，使得每个模拟输出被放大器235放大、被ADC 240数字化并且被传输(例如，传输至DSP)。这里，由于放大器235被设置为特定增益，因此由ADC 240提供的数字信号有效地乘以该增益。由于增益是2的幂，所以与峰值检测器245相关联的数字值基本上代表随后的数字信号的指数。例如，如果指数为3，则放大器235的增益为0dB，这表明模拟输入较大且传输的数字信号必须偏移三位来达到实际值。反之，如果指数为0，则放大器235的增益为18dB，这表明模拟输入较小且数字信号不需要移位。在本示例中，可以实现每个值节省三位的数据压缩形式。在一些实现方式中，如果放大器235被配置为提供另一数量的增益级(例如，四级以上)，则可以节省另一数量的位。例如，如果放大器235还可以提供0dB、6dB、12dB、18dB或24dB的增益，则使用该技术可以节省多达四位。如图2A所示，峰值检测器245可包括复位开关，其允许由峰值检测器245确定的最大值在随后的写入阶段之前被复位(例如，复位到0)。
在一些实现方式中，如上述示例所述，模拟输入可以是电压信号。备选地，模拟输入可以是电流信号，其在相应的时间窗口期间为给定电容器260充电，其中存储在给定电容器260中的电压是电流、写开关255处于打开位置的时间量以及电容器260的电容的函数。在这种情况下，如上所述，设备200可包括放大由光电二极管205(例如，而非TIA 210)提供的电流的放大器。此外，在这种情况下，给定模拟存储设备220的电容器260可能需要在写入阶段之间被复位。因此，在一些实现方式中，电容器260可包括复位开关。
在一些实现方式中，使用电流信号(例如，而非电压信号)的形式的模拟输入允许实现模拟信号加法(有时称为求和)。例如，假设包括在给定模拟存储设备220中的电容器260基于电流信号形式的模拟输入进行充电(例如，在第一时间窗口期间)。这里，如果电容器260在电容器260被记录的第二时间窗口之前未复位，则在第二时间窗口期间被电容器260存储的电荷将添加到第一时间窗口期间存储的电荷。因此，当模拟存储设备220在读出阶段期间提供模拟输出时，模拟输出对应于表示第一和第二时间窗口期间的累积电荷的相加模拟信号。可以对多个模拟存储设备220执行该处理(例如，使得多个模拟存储设备220中的每一个存储相应相加模拟信号)。在一些实现方式中，可以基于相加模拟信号执行平均(例如，在数字化和传输之前)，这可以提高模拟输出的信噪比。此外，平均多个模拟信号降低了设备200的输出速率。例如，如果要平均10个模拟信号，则需要在每10个写入阶段之后向ADC 240提供模拟输出，从而将输出速率降低10倍(例如，与在每个写入阶段之后提供模拟输出相比)。同样也出现了从ADC 240到DSP的数据速率的类似降低。
在一些实现方式中，如上述示例所述，写入阶段和读取阶段可以是单独的阶段(例如，使得写入阶段在读取阶段开始之前完成)。备选地，写入阶段和读出阶段可以重叠(例如，使得写入阶段至少部分地与读出阶段同时发生)。例如，在写入阶段期间被模拟存储设备220存储用于平均的模拟信号的同时，可提供与先前平均相关联的其他模拟信号的模拟输出(例如，输出速率要低得多)。在一些实现方式中，为了实现这种方案，模拟存储设备220的数量可以加倍(例如，使得设备200包括两组模拟存储设备220)，并且可以使用乒乓缓冲。这里，在一个集合的模拟存储设备220中执行写入阶段的同时，可对另一集合的模拟存储设备220执行读取阶段。然后，可以切换两个集合的模拟存储设备220的角色(例如，使用乒乓缓冲)，并且可以重复该处理。在一些实现方式中，以这种方式重叠写入阶段和读取阶段可允许高速地有效获取和预处理来自多个模拟信号的数据。
在一些实现方式中，在读出阶段之后不再需要模拟存储设备220存储的模拟信号。因此，可以在一些实现方式中使用破坏性读出机制。例如，可以使用电荷放大器来代替提供源极跟随器265来缓冲电容器260存储的电压。在一些实现方式中，电荷放大器可允许相同的晶体管同时用于写开关255和读开关270，和/或允许相同的线被用于写入和读出电容器260。因此，在一些实现方式中，破坏性读出机制可以减少设备200所需的面积量。
提供图2A和图2B所示设备和部件的数量和布置作为示例。实际上，可以有附加的设备和/或部件、更少的设备和/或部件、不同的设备和/或部件、或者与图2A和图2B所示不同布置的设备和/或部件。此外，图2A和图2B所示的两个或更多个设备和/或部件可在单个设备和/或单个部件内实现，或者图2A和图2B所示的单个设备和/或单个部件可以实现为多个、分布式设备和/或部件。附加地或备选地，图2A和图2B所示的设备集合(例如，一个或多个设备)和/或部件集合(例如，一个或多个部件)可以执行被描述为由图2A和图2B所示的另一设备集合或另一部件集合执行的一种或多种功能。
在一些实现方式中，给定行的模拟存储设备220可不期望地变长。例如，如果在给定行中要求2000个电容器260，则如上述示例所述，可能难以以足够的带宽和精度驱动设备200的线路。在这种情况下，给定行的模拟存储设备220可以层级结构布置。
图3A和图3B是分别包括以层级结构布置的模拟存储设备220的附加示例设备300和350的示图。
图3A是示出具有两级层级的设备300的示图。如图3A所示，如上所述，可以布置写开关275的集合来选择(在写入阶段期间)层级结构的P(P>1)个子行中的一个，并且在P个子行的每一个中，使用写开关255选择各个模拟存储设备220。如进一步所示，如上所述，可以布置读开关280的集合来选择(在读出阶段期间)层级结构的P个子行中的一个，并且在P个子行的每一个中，使用读开关270选择各个模拟存储设备220。以这种方式，给定行中的线路的长度可以减小，从而允许以足够的带宽和精度驱动该线路。
值得注意的是，层级数量不限于两个。例如，给定行的模拟存储设备220可以布置在三个或更多层级中。图3B是示出具有三级层级的设备350的示图。如图3B所示，设备350可包括与设备300相关联地描述的类似的写开关275和读开关280。
提供图3A和图3B所示设备和部件的数量和布置作为示例。实际上，可能有附加的设备和/或部件、更少的设备和/或部件、不同的设备和/或部件或者与图3A和图3B所示不同布置的设备和/或部件。此外，图3A和图3B所示的两个或更多个设备和/或部件可在单个设备和/或单个部件内实现，或者图3A和图3B所示的单个设备和/或单个部件可以实现为多个、分布式设备和/或部件。附加地或备选地，图3A和3B所示的设备集合(例如，一个或多个设备)和/或部件集合(例如，一个或多个部件)可以执行被描述为由图3A和图3B所示的另一设备集合和另一部件集合执行的一种或多种功能。
图4是用于基于在特定时间窗口期间对模拟输入进行采样来存储模拟信号并且在存储模拟信号之后提供模拟输出的示例处理400的流程图。在一些实现方式中，图4的一个或多个处理框可由模拟存储设备220执行。
如图4所示，处理400可包括在采样窗口的时间窗口期间对模拟输入进行采样(框410)。例如，如上所述，模拟存储设备220可以在采样窗口的时间窗口期间对模拟输入进行采样(例如，使用写开关255)。
如图4进一步所示，处理400可包括基于在时间窗口期间对模拟输入进行采样来存储模拟信号(框420)。例如，如上所述，模拟存储设备220(例如，电容器260)可以基于在时间窗口期间对模拟输入进行采样来存储第一模拟信号。
如图4进一步所示，处理400可包括在存储模拟信号之后提供模拟输出(框430)。例如，如上所述，模拟存储设备220可以在存储模拟信号之后提供(例如，使用读开关270)模拟输出。在一些实现方式中，如上所述，与在采样窗口期间对模拟输入进行采样相关联的采样速率(例如，1/时间窗口)高于与提供模拟输出相关联的输出速率。
尽管图4示出了处理400的示例框，但在一些实现方式中，处理400可包括附加框、更少的框、不同的框或者与图4所示不同布置的框。附加地或备选地，可以并行地执行处理400的两个或更多个框。
本文描述的一些实现方式提供了包括模拟存储设备220的设备，其中每个模拟存储设备220能够基于在相应时间窗口期间对模拟输入进行采样来存储模拟信号。在一些实现方式中，模拟存储设备220可基于存储的模拟信号提供模拟输出。值得注意的是，与对模拟输入进行采样相关联的采样速率可显著高于与提供模拟输出相关联的输出速率。因此，可以相对较高的采样速率对模拟输入进行采样，同时允许降低设备的一个或多个其他部件(例如，接口、ADC、DSP)的成本、大小、功耗量和/或复杂度(例如，与劣质设备相关联的部件相比)。
如上所述，虽然本文所述的一些示例在与写入阶段相关联的采样速率不同于(例如，相对高于或低于)与读出阶段相关联的输出速率的情况下进行描述，但使用上述架构也可以进行其他实现方式。例如，在一些实现方式中，模拟存储设备220在读出阶段期间提供模拟输出的顺序(有时称为输出顺序)可不同于模拟存储设备220在写入阶段期间对模拟输入进行采样的顺序(有时称为采样顺序)。作为另一示例，在一些实现方式中，开始或执行读出阶段的时间(有时称为输出时间)可不同于(显著晚于，诸如几微秒以上)开始或执行写入阶段的时间(有时称为采样时间)。换言之，一般来说，上述实现方式提供包括模拟存储设备220的设备，其允许在模拟域中独立地执行读出阶段和写入阶段(例如，关于速率、顺序和/或时间)。
上述公开提供了说明和描述，但并不是详尽的或将实现限于公开的准确形式。修改和变更可以根据上述公开来实现或者可以从实现实践中获得。
例如，虽然可以在LiDAR系统的上下文中描述实现和示例，但也可以使用其他应用。通常，上述实现可用于需要以高速率采样的多种信号的任何应用，使得处理功率、片上面积、散热等在数字域中不足以或难以执行。换句话说，本文所述的实现方式可用于信号处理和/或存储能力低于以给定速率对输入信号进行采样时所需的能力的任何电路。
尽管权利要求书中列举和/或在说明书中公开了特征的特定组合，但这些组合并不用于限制可能实现的公开。事实上，这些特征的许多特征可以权利要求中未具体引用和/或说明书中未具体公开的方式组合。尽管下面列出的每条从属权利要求可直接从属于一条权利要求，但可能实现的公开包括每条从属权利要求与权利要求集合中的每个其他权利要求组合。
除非明确说明，否则本文使用的任何元素、动作或指示都不应被视为关键或必要的。此外，如本文所使用的，冠词“一个”用于包括一项或多项，并且可与“一个或多个”互换使用。此外，如本文所使用的，术语“集合”用于包括一项或多项(例如，相关项、不相关项、相关项和不相关项的组合等)，并且可与“一个或多个”互换使用。在仅打算使用一项的情况下，使用术语“一个”或类似语言。此外，如本文所使用的，术语“具有”等是开放式术语。此外，除非另有明确指定，否则措辞“基于”用于表示“至少部分地基于”。

Claims (20)

1.一种设备，包括：
第一模拟存储设备，用于：
在采样窗口的第一时间窗口期间对模拟输入进行采样，
基于在所述第一时间窗口期间对所述模拟输入进行采样来存储第一模拟信号，并且
在存储所述第一模拟信号之后提供第一模拟输出；以及
第二模拟存储设备，用于：
在所述采样窗口的第二时间窗口期间对所述模拟输入进行采样，
基于在所述第二时间窗口期间对所述模拟输入进行采样来存储第二模拟信号，并且
在存储所述第二模拟信号之后提供第二模拟输出，
其中以下至少一项：
与提供所述第一模拟输出和所述第二模拟输出相关联的输出速率不同于与在所述第一时间窗口和所述第二时间窗口期间对所述模拟输入进行采样相关联的采样速率，
与提供所述第一模拟输出和所述第二模拟输出相关联的输出顺序不同于与在所述第一时间窗口和所述第二时间窗口期间对所述模拟输入进行采样相关联的采样顺序，或者
执行与提供所述第一模拟输出和所述第二模拟输出相关联的读出阶段的时间显著不同于执行与在所述第一时间窗口和所述第二时间窗口期间对所述模拟输入进行采样相关联的写入阶段的时间。
2.根据权利要求1所述的设备，其中所述第一模拟存储设备包括：
读开关，用于使所述模拟输入在所述第一时间窗口期间被采样，
电容器，用于存储所述第一模拟信号，
源极跟随器，用于复制来自所述电容器的所述第一模拟信号，以及
写开关，用于使所述第一模拟输出被提供，
其中基于复制来自所述电容器的所述第一模拟信号，由所述源极跟随器提供所述第一模拟输出。
3.根据权利要求1所述的设备，还包括峰值检测器，用于：
在所述采样窗口期间确定所述模拟输入的最大值；以及
基于所述最大值，提供与设置放大器的增益相关联的输出，其中分别向所述放大器提供所述第一模拟存储设备的所述第一模拟输出和所述第二模拟存储设备的所述第二模拟输出。
4.根据权利要求1所述的设备，其中所述第一模拟存储设备进一步用于：
在所述采样窗口的第三时间窗口期间对所述模拟输入进行采样；
将与在所述第三时间窗口期间对所述模拟输入进行采样相关联的第三模拟信号添加至所述第一模拟信号，以创建相加模拟信号，并且
其中当提供所述第一模拟输出时，所述第一模拟存储设备用于：
在将所述第三模拟信号添加至所述第一模拟信号以创建所述相加模拟信号之后，提供所述第一模拟输出。
5.根据权利要求1所述的设备，其中所述模拟输入是第一模拟输入，并且其中所述设备还包括：
第三模拟存储设备，用于：
在所述采样窗口的所述第一时间窗口期间对第二模拟输入进行采样，
基于在所述第一时间窗口期间对所述第二模拟输入进行采样来存储第三模拟信号，并且
在存储所述第三模拟信号之后提供第三模拟输出；以及
第四模拟存储设备，用于：
在所述采样窗口的所述第二时间窗口期间对所述第二模拟输入进行采样，
基于在所述第二时间窗口期间对所述第二模拟输入进行采样来存储第四模拟信号，并且
在存储所述第四模拟信号之后提供第四模拟输出，
其中以下至少一项：
与提供所述第三模拟输出和所述第四模拟输出相关联的输出速率不同于与在所述第一时间窗口和所述第二时间窗口期间对所述模拟输入进行采样相关联的采样速率，
与提供所述第三模拟输出和所述第四模拟输出相关联的输出顺序不同于与在所述第一时间窗口和所述第二时间窗口期间对所述第二模拟输入进行采样相关联的采样顺序，或者
执行与提供所述第三模拟输出和所述第四模拟输出相关联的读出阶段的时间显著不同于执行与在所述第一时间窗口和所述第二时间窗口期间对所述第二模拟输入进行采样相关联的写入阶段的时间。
6.根据权利要求1所述的设备，其中所述设备包括以层级结构布置的多个模拟存储设备，所述层级结构包括至少两个子行，
其中所述多个模拟存储设备包括所述第一模拟存储设备和所述第二模拟存储设备。
7.根据权利要求6所述的设备，其中所述至少两个子行中的每一个子行均包括至少两个子行。
8.根据权利要求1所述的设备，还包括与提供所述模拟输入相关联的光电二极管。
9.根据权利要求1所述的设备，还包括放大所述第一模拟输出和所述第二模拟输出的放大器。
10.根据权利要求1所述的设备，还包括模数转换器，用于接收分别来自所述第一模拟存储设备的所述第一模拟输出和所述第二模拟存储设备的所述第二模拟输出。
11.根据权利要求1所述的设备，其中所述模拟输入是电压信号，并且
其中所述设备还包括互阻抗放大器，所述互阻抗放大器与通过所述第一模拟存储设备和所述第二模拟存储设备提供用于采样的所述电压信号相关联。
12.根据权利要求1所述的设备，其中所述模拟输入是电流信号，并且
其中所述设备还包括放大器，所述放大器与通过所述第一模拟存储设备和所述第二模拟存储设备提供用于采样的所述电流信号相关联。
13.一种方法，包括：
通过第一模拟存储设备，在采样窗口的第一时间窗口期间对模拟输入进行采样；
通过所述第一模拟存储设备，基于在所述第一时间窗口期间对所述模拟输入进行采样来存储第一模拟信号；
通过第二模拟存储设备，在所述采样窗口的第二时间窗口期间对所述模拟输入进行采样；
通过所述第二模拟存储设备，基于在所述第二时间窗口期间对所述模拟输入进行采样来存储第二模拟信号；
通过所述第一模拟存储设备，基于所述第一模拟信号来提供第一模拟输出；以及
通过所述第二模拟存储设备，基于存储所述第二模拟信号来提供第二模拟输出，
其中以下至少一项：
与提供所述第一模拟输出和所述第二模拟输出相关联的输出速率不同于与在所述第一时间窗口和所述第二时间窗口期间对所述模拟输入进行采样相关联的采样速率，
与提供所述第一模拟输出和所述第二模拟输出相关联的输出顺序不同于与在所述第一时间窗口和所述第二时间窗口期间对所述模拟输入进行采样相关联的采样顺序，或者
执行与提供所述第一模拟输出和所述第二模拟输出相关联的读出阶段的时间显著不同于执行与在所述第一时间窗口和所述第二时间窗口期间对所述模拟输入进行采样相关联的写入阶段的时间。
14.根据权利要求13所述的方法，还包括：
在所述采样窗口期间确定所述模拟输入的最大值；以及
基于所述最大值，提供与设置放大器的增益相关联的输出，其中向所述放大器提供所述第一模拟输出和所述第二模拟输出。
15.根据权利要求13所述的方法，还包括：
通过所述第一模拟存储设备，在所述采样窗口的第三时间窗口期间对所述模拟输入进行采样，
通过所述第一模拟存储设备，将与在所述第三时间窗口期间对所述模拟输入进行采样相关联的第三模拟信号添加至所述第一模拟信号，以创建相加模拟信号，并且
其中提供所述第一模拟输出包括：
在将所述第三模拟信号添加至所述第一模拟信号以创建所述相加模拟信号之后，提供所述第一模拟输出。
16.根据权利要求13所述的方法，其中通过光电二极管提供所述模拟输入。
17.根据权利要求13所述的方法，其中所述第一模拟输出和所述第二模拟输出被提供给模数转换器，用于将所述第一模拟输出转换为第一数字值，并且将所述第二模拟输出转换为第二数字值。
18.根据权利要求13所述的方法，其中所述模拟输入是电压信号。
19.根据权利要求13所述的方法，其中所述模拟输入是电流信号。
20.一种设备，包括：
多个模拟存储设备，用于：
在采样窗口的相应时间窗口期间对模拟输入进行采样；
基于在所述相应时间窗口期间对所述模拟输入进行采样来存储相应模拟信号；以及
基于存储所述相应模拟信号来提供相应模拟输出，
其中以下至少一项：
与提供所述相应模拟输出相关联的输出速率不同于与在所述相应时间窗口期间对所述模拟输入进行采样相关联的采样速率，
与提供所述相应模拟输出相关联的输出顺序不同于与在所述相应时间窗口期间对所述模拟输入进行采样相关联的采样顺序，或者
执行与提供所述第一模拟输出和所述第二模拟输出相关联的读出阶段的时间显著不同于执行与在所述第一时间窗口和所述第二时间窗口期间对所述模拟输入进行采样相关联的写入阶段的时间。
CN201910156523.8A 2018-03-02 2019-03-01 使用模拟存储器的数据缩减 Active CN110223727B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/910,370 US10276256B1 (en) 2018-03-02 2018-03-02 Data reduction using analog memory
US15/910,370 2018-03-02

Publications (2)

Publication Number Publication Date
CN110223727A true CN110223727A (zh) 2019-09-10
CN110223727B CN110223727B (zh) 2024-04-12

Family

ID=66248134

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910156523.8A Active CN110223727B (zh) 2018-03-02 2019-03-01 使用模拟存储器的数据缩减

Country Status (3)

Country Link
US (1) US10276256B1 (zh)
CN (1) CN110223727B (zh)
DE (1) DE102019202833A1 (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5124706A (en) * 1989-09-15 1992-06-23 Wavephore, Inc. Analog to digital and digital to analog signal processors
JPH07264069A (ja) * 1994-03-17 1995-10-13 Fujitsu Ltd アナログ−デジタル変換ユニット及びそれを用いた信号処理システム
CN1152821A (zh) * 1995-09-08 1997-06-25 株式会社鹰山 一种用于通信的滤波器电路
WO2003067793A2 (de) * 2002-02-08 2003-08-14 Infineon Technologies Ag Taktsteuerung und abtastratenumsetzung im sender eines digitalen transceivers
US6650263B1 (en) * 2002-11-04 2003-11-18 Analog Devices, Inc. Differential sampler structures with reduced distortion and current demand
CN1637832A (zh) * 2001-04-27 2005-07-13 株式会社东芝 显示装置、数字模拟变换电路和数字模拟变换方法
CN1841490A (zh) * 2005-03-29 2006-10-04 夏普株式会社 采样保持电路和半导体设备
CN103873058A (zh) * 2012-12-17 2014-06-18 达斯特网络公司 防混叠采样电路及模数转换器
US20140232582A1 (en) * 2011-09-06 2014-08-21 National University Of Singapore Analog-to-digital converter for a multi-channel signal acquisition system
CN106662505A (zh) * 2014-09-12 2017-05-10 株式会社神户制钢所 旋转机的异常检测装置及其方法和系统以及旋转机
CN107110826A (zh) * 2014-11-14 2017-08-29 阿萨斯医疗有限公司 基于模拟随机访问存储器阵列的超声波束形成系统和方法
US9793910B1 (en) * 2016-09-12 2017-10-17 Analog Devices, Inc. Time-interleaved ADCs with programmable phases

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5726934A (en) * 1996-04-09 1998-03-10 Information Storage Devices, Inc. Method and apparatus for analog reading values stored in floating gate structures

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5124706A (en) * 1989-09-15 1992-06-23 Wavephore, Inc. Analog to digital and digital to analog signal processors
JPH07264069A (ja) * 1994-03-17 1995-10-13 Fujitsu Ltd アナログ−デジタル変換ユニット及びそれを用いた信号処理システム
CN1152821A (zh) * 1995-09-08 1997-06-25 株式会社鹰山 一种用于通信的滤波器电路
CN1637832A (zh) * 2001-04-27 2005-07-13 株式会社东芝 显示装置、数字模拟变换电路和数字模拟变换方法
WO2003067793A2 (de) * 2002-02-08 2003-08-14 Infineon Technologies Ag Taktsteuerung und abtastratenumsetzung im sender eines digitalen transceivers
US6650263B1 (en) * 2002-11-04 2003-11-18 Analog Devices, Inc. Differential sampler structures with reduced distortion and current demand
CN1841490A (zh) * 2005-03-29 2006-10-04 夏普株式会社 采样保持电路和半导体设备
US20140232582A1 (en) * 2011-09-06 2014-08-21 National University Of Singapore Analog-to-digital converter for a multi-channel signal acquisition system
CN103873058A (zh) * 2012-12-17 2014-06-18 达斯特网络公司 防混叠采样电路及模数转换器
CN106662505A (zh) * 2014-09-12 2017-05-10 株式会社神户制钢所 旋转机的异常检测装置及其方法和系统以及旋转机
CN107110826A (zh) * 2014-11-14 2017-08-29 阿萨斯医疗有限公司 基于模拟随机访问存储器阵列的超声波束形成系统和方法
US9793910B1 (en) * 2016-09-12 2017-10-17 Analog Devices, Inc. Time-interleaved ADCs with programmable phases

Also Published As

Publication number Publication date
DE102019202833A1 (de) 2019-09-05
US10276256B1 (en) 2019-04-30
CN110223727B (zh) 2024-04-12

Similar Documents

Publication Publication Date Title
CN1725633B (zh) 自动电平调整电路
US9304154B1 (en) Dynamic measurements of pulse peak value
KR0144552B1 (ko) 캐스케이팅 아날로그 기록/재생장치
CN101048668B (zh) 比较器反馈峰值检测器
EP1486982A3 (en) Latency control circuit and method of latency control
US6665621B2 (en) System and method for waveform processing
CN110223727A (zh) 使用模拟存储器的数据缩减
EP4340353A1 (en) Pixel acquisition circuits and image sensor
CN113406877B (zh) 基于特征点的脉冲信号高时间精度测量方法和系统
Aliaga et al. Conceptual design of the TRACE detector readout using a compact, dead time-less analog memory ASIC
US6512399B1 (en) Offset-free rail-to-rail derandomizing peak detect-and-hold circuit
CN109921794B (zh) 一种迟滞可变的异步过电平采样模数转换器
US4779055A (en) Device for amplifying and sampling high dynamic signals
CN210405274U (zh) 一种用于pwm信号转电压的电路
García Novel front-end electronics for time projection chamber detectors
SU911602A1 (ru) Устройство дл магнитной записи
Russo et al. Silicon drift detector readout and on-line data reduction using a fast VLSI dedicated fuzzy processor
KR200334167Y1 (ko) 아날로그 전기 기록소자
SU1196841A1 (ru) Устройство дл регистрации сейсмической информации
CN201251629Y (zh) 一种数字随机脉冲实时甄别与存储系统
RU1787465C (ru) Устройство дл демонстрации шахматной игры
Aliaga et al. Plas: A compact, self-triggered, dead time-less, high channel count analog memory asic for trace
US6556526B1 (en) Apparatus and method for analyzing the read-out signal of an optical storage media
O’Connor et al. Amplitude and time measurement ASIC with analog derandomization
SE426906B (sv) Anordning for presentation av ultraljudspulser

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant