CN110211876A - 一种芯片的加工方法 - Google Patents

一种芯片的加工方法 Download PDF

Info

Publication number
CN110211876A
CN110211876A CN201910351680.4A CN201910351680A CN110211876A CN 110211876 A CN110211876 A CN 110211876A CN 201910351680 A CN201910351680 A CN 201910351680A CN 110211876 A CN110211876 A CN 110211876A
Authority
CN
China
Prior art keywords
chip
thickness
printed circuit
circuit board
thinned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910351680.4A
Other languages
English (en)
Other versions
CN110211876B (zh
Inventor
梁朝辉
方亮
林晓玲
田万春
杨颖�
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Electronic Product Reliability and Environmental Testing Research Institute
Original Assignee
China Electronic Product Reliability and Environmental Testing Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Electronic Product Reliability and Environmental Testing Research Institute filed Critical China Electronic Product Reliability and Environmental Testing Research Institute
Priority to CN201910351680.4A priority Critical patent/CN110211876B/zh
Publication of CN110211876A publication Critical patent/CN110211876A/zh
Application granted granted Critical
Publication of CN110211876B publication Critical patent/CN110211876B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting

Abstract

本申请提供了一种芯片的加工方法,涉及半导体器件处理技术领域。本申请实施例提供的芯片加工方法,通过对印制电路板上的芯片进行调平、初次减薄和二次减薄等步骤后,可以将芯片的厚度减薄至满足地面单粒子效应测试的厚度,通过这样的物理减薄,避免先减薄后焊接的操作流程中,重新焊接芯片带来的芯片变形等情况,同时避免了化学减薄过程中很容易出现的过腐蚀或腐蚀不足的情况。即使使用能量交底的低能重离子,也可以对本申请中减薄后的芯片进行单粒子效应测试,降低了单粒子效应测试中对重离子加速器的能量要求。

Description

一种芯片的加工方法
技术领域
本申请涉及半导体器件处理领域,具体而言,涉及一种芯片的加工方法。
背景技术
单粒子效应是指单个高能粒子穿过微电子器件的灵敏区时造成器件状态的非正常改变的一种辐射效应,包括单粒子翻转、单粒子锁定、单粒子烧毁、单粒子栅击穿等。在航天技术领域,位于太空的航天设备中的各种半导体器件会受到宇宙空间中高能粒子的影响而发生单粒子效应。为了解航天设备在高能粒子影响下的反应,在航天设备的制造过程中,就需要对航天设备进行单粒子效应测试。在单粒子效应测试中,可以使用重离子加速器产生的低能重离子替代宇宙环境下的高能粒子,而低能重离子可能会由于粒子的能量较小而无法穿透芯片的封装外壳到达器件的灵敏区。因此,在单粒子效应测试中,可以对芯片进行减薄,以提高低能重离子到达器件内部的几率。
目前对器件进行减薄一般采用化学方式或物理研磨的方式进行,但采用化学溶液腐蚀器件时,经常会出现过度腐蚀或者腐蚀不足的情况,难以把控减薄的精度。而在采用物理研磨时,需要先将芯片从原有的设备上分离后再进行减薄,完成减薄后再将减薄后的芯片焊接至原有设备上,而减薄后的芯片在焊接过程中高温的影响下,极易发生形变而导致芯片受损甚至折断。为了避免芯片受损,芯片就不能被减薄的更薄,进而使正常的单粒子效应测试无法进行。很多不同规格的芯片需要减薄的很薄才能正常的进行单粒子效应的测试。因此,目前的工艺难以对芯片进行可控、有效的减薄。
发明内容
有鉴于此,本申请提供了一种芯片的加工方法,能够解决上述问题。
本申请提供的技术方案如下:
一种芯片的加工方法,包括:
获取芯片的厚度;
对安装有所述芯片的印制电路板进行平整化处理;
测量所述芯片的长度和宽度,确定对所述芯片进行减薄处理的区域;
将所述芯片上表面的中心点作为零点,测量所述芯片的多个边缘点与所述零点之间的第一高度差,并测量所述印制电路板的多个测试点与所述零点之间的第二高度差;
根据所述芯片的厚度、第一高度差及第二高度差,确定对所述芯片进行研磨的第一减薄厚度;
使用减薄设备对所述芯片进行研磨,使所述芯片的厚度减少所述第一减薄厚度;
在完成对所述芯片进行第一减薄厚度的研磨后,对所述印制电路板进行调平,以使所述芯片的表面与所述减薄设备的研磨平面相匹配;
重新测量调平后的所述多个边缘点与所述零点之间的第一高度差,以及所述多个测试点与所述零点之间的第二高度差;
根据重新测量得到的第一高度差和第二高度差,确定对调平后的芯片进行研磨的第二减薄厚度;
使用所述减薄设备采用所述第二减薄厚度对所述芯片进行研磨,使所述芯片的厚度减少第二减薄厚度;
检测减薄后的所述芯片的厚度是否满足设定芯片厚度,若不满足,重复对调平后的所述芯片进行研磨,直到所述芯片的厚度满足设定芯片厚度。
进一步地,使用调平装置对所述印制电路板进行调平,根据所述芯片的研磨结果,对所述印制电路板进行调平,以使所述芯片的表面与所述减薄设备的研磨平面相匹配的步骤包括:
确定经过研磨后,所述芯片能够被研磨到的最高点;
根据所述最高点在所述芯片上表面的位置,确定所述印制电路板相对于所述研磨平面的倾斜角度;
根据所述倾斜角度对所述印制电路板进行调平,以使所述芯片的表面与所述减薄设备的研磨平面相平行。
进一步地,对焊接有所述芯片的印制电路板进行平整化处理的步骤包括:
将石蜡涂覆在所述印制电路板上,对所述印制电路板平整化处理。
进一步地,使用减薄设备采用所述第一减薄厚度对所述芯片进行研磨的步骤中,采用预设目数、预设形状的金刚石砂纸覆盖所述减薄设备中钻头的表面,通过覆盖有所述金刚石砂纸的钻头对所述芯片进行研磨。
进一步地,检测减薄后的所述芯片的厚度是否满足设定芯片厚度的步骤之前,该方法还包括:
对减薄后的所述芯片进行表面清洁;
使用抛光布覆盖所述钻头的表面,使用所述钻头以及金刚砂悬浮液对所述芯片清洁后的表面进行抛光。
进一步地,在检测减薄后的所述芯片的厚度是否满足设定芯片厚度,并确定所述芯片的厚度满足设定芯片厚度后,该方法还包括:
对所述印制电路板进行清洗;
对清洗后的印制电路板进行烘干;
对烘干后的芯片进行单粒子效应测试。
进一步地,对表面清洁的所述芯片的表面进行抛光的步骤中,采用预设形状的抛光布覆盖所述钻头的表面,使用覆盖有所述抛光布的钻头对所述芯片的表面进行抛光。
进一步地,若确定减薄后的所述芯片的厚度满足测试要求,在对所述印制电路板进行清洗的步骤中采用丙酮溶液和酒精溶液进行清洗。
进一步地,在确定减薄后的所述芯片的厚度满足测试要求后,该方法还包括:
对所述印制电路板上的石蜡进行加热,使所述石蜡从所述印制电路板上分离。
进一步地,在对清洗后的印制电路板进行烘干的步骤中,采用50摄氏度的烘干温度烘干3小时。
本申请实施例提供的芯片加工方法,通过对印制电路板上的芯片进行调平、初次减薄和二次减薄等步骤后,可以将芯片的厚度减薄至满足地面单粒子效应测试的厚度,通过这样的物理减薄,避免先减薄后焊接的操作流程中,重新焊接芯片带来的芯片变形等情况,同时避免了化学减薄过程中很容易出现的过腐蚀或腐蚀不足的情况。即使使用能量交底的低能重离子,也可以对本申请中减薄后的芯片进行单粒子效应测试,降低了地面单粒子效应测试中对重离子加速器的能量要求。
为使本申请的上述目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合所附附图,作详细说明如下。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本申请的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图:
图1为本申请实施例提供的芯片的加工方法的流程示意图;
图2为本申请实施例提供的芯片的加工方法中步骤S104中检测第一高度差的器件示意图;
图3为本申请实施例提供的芯片的加工方法中步骤S105中检测第二高度差的示意图;
图4为本申请实施例提供的芯片的加工方法中步骤S107的子步骤的流程示意图。
图标:100-芯片;200-印制电路板。
具体实施方式
下面将结合本申请实施例中附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此,以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围,而是仅仅表示本申请的选定实施例。基于本申请的实施例,本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本申请保护的范围。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。同时,在本申请的描述中,术语“第一”、“第二”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
本申请实施例提供了一种芯片的加工方法,可以将芯片的厚度减薄至所需的厚度,详细的,如图1所示,该方法包括以下步骤。
步骤S101,获取芯片的厚度。
在对芯片进行减薄前,需要知晓该芯片的具体厚度,可以通过芯片的制造厂商获取芯片的原始数据,可以使用厚度检测设备对芯片的厚度进行测量。在本申请实施例中,可以直接对安装在印制电路板上的芯片进行减薄,无需将芯片从印制电路板上拆卸下来,也不需要先将芯片减薄后再将芯片安装在印制电路板上。在对印制电路板上的芯片进行厚度测量时,由于芯片在焊接安装过程中可能会与印制电路板之间保留一定的间隔,可以使用检测设备检测芯片的上表面和印制电路板板面之间的高度差,估算得到芯片的厚度。
步骤S102,对安装有所述芯片的印制电路板进行平整化处理。
本申请实施例中的加工方法是通过减薄设备对芯片减薄的过程,安装有芯片的印制电路板如果平整度不够,在研磨过程中,就会影响研磨效果。加工过程中,可以将印制电路板放置在不锈钢平台上,并可以使用石蜡对印制电路板进行平整化处理。
步骤S103,测量所述芯片的长度和宽度,确定对所述芯片进行减薄处理的区域。
为了确定对芯片加工的范围,可以使用长度测量设备测量得到芯片的长度和宽度。
步骤S104,将所述芯片上表面的中心点作为零点,测量所述芯片的多个边缘点与所述零点之间的第一高度差,并测量所述印制电路板的多个测试点与所述零点之间的第二高度差。
本申请实施例中使用的减薄设备可以使用不同尺寸的钻头,通过在钻头上贴合砂纸,钻头在旋转过程中,可以将与钻头相接触的芯片去除一定厚度。在测量得到芯片的长度和宽度后,可以使用贴合有砂纸的钻头在芯片上刻画出芯片的对角线,两条对角线的交点即为芯片上表面的中心点。由于芯片本身不同位置的厚度有细微差别,如果在研磨过程中不考虑不同位置的厚度差别,那么减薄后的芯片可能就会出现厚度偏差。
本申请实施例中,可以将芯片上表面的角点作为边缘点,使用高度计检测出芯片的边缘点与上表面的中心点之间的高度差,并检测出芯片的上表面与印制电路板板面之间的高度差,在测量第二高度差时,可以选择印制电路板上距离每个角点最近位置的点作为测试点。
如图2所示,其中芯片100的中点O可以作为零点,上表面的四个角点A、B、C和D可以作为边缘点,检测第一高度差就是检测A、B、C和D四个角点与O点之间的高度差。
如图3所述,印制电路板200上的四个点W、X、Y和Z可以作为测试点,检测第二高度差可以是分别检测W点与A点之间的高度差、X点与B点之间的高度差、Y点与D点之间的高度差以及Z点与C点之间的高度差。
步骤S105,根据所述芯片的厚度、第一高度差及第二高度差,确定对所述芯片进行研磨的第一减薄厚度。
步骤S106,使用减薄设备对所述芯片进行研磨,使所述芯片的厚度减少所述第一减薄厚度。
在获得了芯片的厚度、第一高度差及第二高度差的数据后,可以确定减薄设备进行初次研磨需要减薄的厚度数据。
步骤S107,在完成对所述芯片进行第一减薄厚度的研磨后,对所述印制电路板进行调平,以使所述芯片的表面与所述减薄设备的研磨平面相匹配。
详细的,如图4所示,步骤S107可以通过以下子步骤进行调平。
子步骤S171,确定经过研磨后,所述芯片能够被研磨到的最高点。
子步骤S172,根据所述最高点在所述芯片表面的位置,确定所述印制电路板相对于所述研磨平面的倾斜角度。
子步骤S173,根据所述倾斜角度对所述印制电路板进行调平,以使所述芯片的表面与所述减薄设备的研磨平面相平行。
通过操作减薄设备对芯片进行初次研磨,可以从研磨结果中确定研磨角度是否合适。如果通过初次研磨,芯片的上表面只有一部分被研磨到,说明该芯片的上表面与研磨设备钻头的研磨平面是不相匹配的,需要对芯片进行调平。在本申请实施例中,放置印制电路板的不锈钢平台可以采用能够进行X轴和Y轴调整的平台设备,即能够进行水平角度调节和俯仰角度调节的调平设备。通过调整平台设备的角度,可以使芯片的表面与减薄设备的掩膜平面相平行。
步骤S108,重新测量调平后的所述多个边缘点与所述零点之间的第一高度差,以及所述多个测试点与所述零点之间的第二高度差。
步骤S109,根据重新测量得到的第一高度差和第二高度差,确定对调平后的芯片进行研磨的第二减薄厚度。
在完成印制电路板的调平后,可以再进行一次第一高度差和第二高度差的测量,并通过第一高度差和第二高度差的数据,重新确定进行二次减薄的厚度。在本申请实施例中,第一减薄厚度和第二减薄厚度之和小于芯片的总厚度。
步骤S110,使用所述减薄设备采用所述第二减薄厚度对所述芯片进行研磨,使所述芯片的厚度减少第二减薄厚度。
在确定了第二减薄厚度后,即可控制减薄设备上的钻头旋转,钻头旋转过程中可以与芯片发生摩擦,将芯片的部分去除,在减薄过程中,可以使用水或其他液体进行降温,并可以将减薄产生的碎屑冲刷走。减薄设备在减薄厚度达到了第二减薄厚度后即可停止工作。
步骤S111,检测减薄后的所述芯片的厚度是否满足设定芯片厚度,若不满足,重复对调平后的所述芯片进行研磨,直到所述芯片的厚度满足设定芯片厚度。
在对减薄后的芯片进行检测时,还可以先对减薄后的所述芯片进行表面清洁,再使用抛光布覆盖钻头,通过钻头旋转对表面清洁后的芯片表面进行抛光,此外,还可以使用金刚砂悬浮液进行芯片表面的抛光。在进行芯片厚度的测量时,可以再测量芯片的上表面与印制电路板板面之间的高度差,从而计算出经过两次减薄后芯片的最终厚度。若确定减薄后的所述芯片的厚度满足测试要求后,可以对所述印制电路板进行清洗,并加热去除印制电路板上的石蜡后,将印制电路板放入丙酮溶液中取出残存的石蜡,随后使用酒精对印制电路板进行清洗。最后将清洗后的印制电路板放入烘箱内采用50℃温度烘干3小时后,即可对烘干后的芯片进行单粒子效应测试。
空间辐射在电子元器件中产生的单粒子效应是影响航天器可靠性的核心问题。空间辐射粒子的能量非常高,可轻易地穿透航天器外壳和电子器件,而在进行宇航电子元器件的单粒子效应地面评估时,经常使用加速器提供的低能重离子进行模拟替代。而重离子加速器能量相对较低时,其产生的重离子就不能穿透倒封装器件的衬底进而到达器件中的灵敏区,导致单粒子效应地面评估试验面临难题。
本申请实施例提供的芯片减薄技术解决了这个技术难题,在辐照试验前,通过精确地将倒封装器件的衬底从初始的几百个微米减薄至几十个微米,使重离子可以穿透衬底到达芯片中的灵敏区,进而诱发单粒子效应,保障地面评估试验的顺利进行。
通过上述加工方法,可以使印制电路板上的芯片的厚度被减薄至30微米左右,同时,该加工方法是直接对印制电路板上的芯片进行的减薄,避免了减薄后的芯片再进过焊接安装至印制电路板的步骤,从而避免了焊接过程中的芯片变形、损坏甚至折断。同时也避免了采用化学腐蚀方法对芯片进行减薄时,可能发生的过度腐蚀或腐蚀不足的情况。现有技术中为了避免先减薄后焊接芯片过程中的芯片损坏,不能将芯片的厚度减薄的很小。
综上所述,本申请实施例提供的芯片加工方法,通过对印制电路板上的芯片进行调平、初次减薄和二次减薄等步骤后,可以将芯片的厚度减薄至满足地面单粒子效应测试的厚度,通过这样的物理减薄,避免先减薄后焊接的操作流程中,重新焊接芯片带来的芯片变形等情况,同时避免了化学减薄过程中很容易出现的过腐蚀或腐蚀不足的情况。即使使用能量交底的低能重离子,也可以对本申请中减薄后的芯片进行单粒子效应测试,降低了地面单粒子效应测试中对重离子加速器的能量要求。
以上所述仅为本申请的优选实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。
以上所述,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种芯片的加工方法,其特征在于,包括:
获取芯片的厚度;
对安装有所述芯片的印制电路板进行平整化处理;
测量所述芯片的长度和宽度,确定对所述芯片进行减薄处理的区域;
将所述芯片上表面的中心点作为零点,测量所述芯片的多个边缘点与所述零点之间的第一高度差,并测量所述印制电路板的多个测试点与所述零点之间的第二高度差;
根据所述芯片的厚度、第一高度差及第二高度差,确定对所述芯片进行研磨的第一减薄厚度;
使用减薄设备对所述芯片进行研磨,使所述芯片的厚度减少所述第一减薄厚度;
在完成对所述芯片进行第一减薄厚度的研磨后,对所述印制电路板进行调平,以使所述芯片的表面与所述减薄设备的研磨平面相匹配;
重新测量调平后的所述多个边缘点与所述零点之间的第一高度差,以及所述多个测试点与所述零点之间的第二高度差;
根据重新测量得到的第一高度差和第二高度差,确定对调平后的芯片进行研磨的第二减薄厚度;
使用所述减薄设备采用所述第二减薄厚度对所述芯片进行研磨,使所述芯片的厚度减少第二减薄厚度;
检测减薄后的所述芯片的厚度是否满足设定芯片厚度,若不满足,重复对调平后的所述芯片进行研磨,直到所述芯片的厚度满足设定芯片厚度。
2.根据权利要求1所述的芯片的加工方法,其特征在于,使用调平装置对所述印制电路板进行调平,根据所述芯片的研磨结果,对所述印制电路板进行调平,以使所述芯片的表面与所述减薄设备的研磨平面相匹配的步骤包括:
确定经过研磨后,所述芯片能够被研磨到的最高点;
根据所述最高点在所述芯片上表面的位置,确定所述印制电路板相对于所述研磨平面的倾斜角度;
根据所述倾斜角度对所述印制电路板进行调平,以使所述芯片的表面与所述减薄设备的研磨平面相平行。
3.根据权利要求1所述的芯片的加工方法,其特征在于,对焊接有所述芯片的印制电路板进行平整化处理的步骤包括:
将石蜡涂覆在所述印制电路板上,对所述印制电路板平整化处理。
4.根据权利要求1所述的芯片的加工方法,其特征在于,使用减薄设备采用所述第一减薄厚度对所述芯片进行研磨的步骤中,采用预设目数、预设形状的金刚石砂纸覆盖所述减薄设备中钻头的表面,通过覆盖有所述金刚石砂纸的钻头对所述芯片进行研磨。
5.根据权利要求4所述的芯片的加工方法,其特征在于,检测减薄后的所述芯片的厚度是否满足设定芯片厚度的步骤之前,该方法还包括:
对减薄后的所述芯片进行表面清洁;
使用抛光布覆盖所述钻头的表面,使用所述钻头以及金刚砂悬浮液对所述芯片清洁后的表面进行抛光。
6.根据权利要求4所述的芯片的加工方法,其特征在于,在检测减薄后的所述芯片的厚度是否满足设定芯片厚度,并确定所述芯片的厚度满足设定芯片厚度后,该方法还包括:
对所述印制电路板进行清洗;
对清洗后的印制电路板进行烘干;
对烘干后的芯片进行单粒子效应测试。
7.根据权利要求5所述的芯片的加工方法,其特征在于,对表面清洁的所述芯片的表面进行抛光的步骤中,采用预设形状的抛光布覆盖所述钻头的表面,使用覆盖有所述抛光布的钻头对所述芯片的表面进行抛光。
8.根据权利要求5所述的芯片的加工方法,其特征在于,若确定减薄后的所述芯片的厚度满足测试要求,在对所述印制电路板进行清洗的步骤中采用丙酮溶液和酒精溶液进行清洗。
9.根据权利要求5所述的芯片的加工方法,其特征在于,在确定减薄后的所述芯片的厚度满足测试要求后,该方法还包括:
对所述印制电路板上的石蜡进行加热,使所述石蜡从所述印制电路板上分离。
10.根据权利要求5所述的芯片的加工方法,其特征在于,在对清洗后的印制电路板进行烘干的步骤中,采用50摄氏度的烘干温度烘干3小时。
CN201910351680.4A 2019-04-28 2019-04-28 一种芯片的加工方法 Active CN110211876B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910351680.4A CN110211876B (zh) 2019-04-28 2019-04-28 一种芯片的加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910351680.4A CN110211876B (zh) 2019-04-28 2019-04-28 一种芯片的加工方法

Publications (2)

Publication Number Publication Date
CN110211876A true CN110211876A (zh) 2019-09-06
CN110211876B CN110211876B (zh) 2021-01-01

Family

ID=67786661

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910351680.4A Active CN110211876B (zh) 2019-04-28 2019-04-28 一种芯片的加工方法

Country Status (1)

Country Link
CN (1) CN110211876B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110587385A (zh) * 2019-09-30 2019-12-20 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) 电路板上倒装芯片减薄方法、研磨钻头和固定底座
CN112635385A (zh) * 2020-12-22 2021-04-09 北京时代民芯科技有限公司 一种用于单粒子效应试验倒装焊器件减薄的工装及方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5695601A (en) * 1995-12-27 1997-12-09 Kabushiki Kaisha Toshiba Method for planarizing a semiconductor body by CMP method and an apparatus for manufacturing a semiconductor device using the method
US6530822B1 (en) * 1999-12-29 2003-03-11 United Microelectronics Corp. Method for controlling polishing time in chemical-mechanical polishing process
CN101722469A (zh) * 2008-10-13 2010-06-09 台湾积体电路制造股份有限公司 对晶圆进行化学机械研磨工艺的方法
CN107900788A (zh) * 2017-11-24 2018-04-13 上海华力微电子有限公司 一种改善层间介质研磨工艺厚度稳定性的方法
JP2018122368A (ja) * 2017-01-30 2018-08-09 株式会社東京精密 研削装置
CN109048504A (zh) * 2018-06-28 2018-12-21 华灿光电股份有限公司 一种晶圆的加工方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5695601A (en) * 1995-12-27 1997-12-09 Kabushiki Kaisha Toshiba Method for planarizing a semiconductor body by CMP method and an apparatus for manufacturing a semiconductor device using the method
US6530822B1 (en) * 1999-12-29 2003-03-11 United Microelectronics Corp. Method for controlling polishing time in chemical-mechanical polishing process
CN101722469A (zh) * 2008-10-13 2010-06-09 台湾积体电路制造股份有限公司 对晶圆进行化学机械研磨工艺的方法
JP2018122368A (ja) * 2017-01-30 2018-08-09 株式会社東京精密 研削装置
CN107900788A (zh) * 2017-11-24 2018-04-13 上海华力微电子有限公司 一种改善层间介质研磨工艺厚度稳定性的方法
CN109048504A (zh) * 2018-06-28 2018-12-21 华灿光电股份有限公司 一种晶圆的加工方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110587385A (zh) * 2019-09-30 2019-12-20 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) 电路板上倒装芯片减薄方法、研磨钻头和固定底座
CN112635385A (zh) * 2020-12-22 2021-04-09 北京时代民芯科技有限公司 一种用于单粒子效应试验倒装焊器件减薄的工装及方法

Also Published As

Publication number Publication date
CN110211876B (zh) 2021-01-01

Similar Documents

Publication Publication Date Title
CN103072072B (zh) 研磨方法及研磨装置
CN102227804B (zh) 将晶片放置在卡盘中心的方法和系统
US9528814B2 (en) Apparatus and method of using impedance resonance sensor for thickness measurement
KR101164828B1 (ko) 자기 바이어스 전압을 측정하여 플라즈마 프로세싱 시스템에서의 프로세스를 모니터링하는 방법 및 장치
CN106663625B (zh) 测量方法、电极、再生方法、等离子体蚀刻装置和显示方法
CN100561699C (zh) 接触孔生产的监测
CN103119705A (zh) 在用于原位测量的传感器晶片上的抗蚀涂层
US7521915B2 (en) Wafer bevel particle detection
CN101479611A (zh) 感应等离子处理室中失限态的方法和设备
CN110211876A (zh) 一种芯片的加工方法
KR20150001772A (ko) 매립 결함을 검출하는 방법 및 장치
CN106853610A (zh) 抛光垫及其监测方法和监测系统
US20230360919A1 (en) Wafer thinning method having feedback control
US20150206809A1 (en) Wafer thinning endpoint detection for tsv technology
US7403001B1 (en) Methods and apparatus for measuring morphology of a conductive film on a substrate
JP4596968B2 (ja) 半導体装置の不良箇所観察のためのシリコン基板加工方法及び不良箇所特定方法
TWI787323B (zh) 測定裝置、測定方法及電漿處理裝置
US8492174B2 (en) Etch tool process indicator method and apparatus
JP5147888B2 (ja) 熱式センサ素子
CN103531428B (zh) 蚀刻工具工艺指标方法
JP2013238843A (ja) フォトマスク物品の試験方法
US6853873B1 (en) Enhanced throughput of a metrology tool
CN105336641B (zh) Cmp终点探测系统的加权校准方法
CN103170906B (zh) 检测研磨工艺负载效应的方法
Devanciard et al. Through silicon via process characterization by integrated inspection/metrology solutions in visible and infrared domain

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant