CN110209606B - 一种基于PCIe的多接口存储设备的控制方法 - Google Patents

一种基于PCIe的多接口存储设备的控制方法 Download PDF

Info

Publication number
CN110209606B
CN110209606B CN201910363746.1A CN201910363746A CN110209606B CN 110209606 B CN110209606 B CN 110209606B CN 201910363746 A CN201910363746 A CN 201910363746A CN 110209606 B CN110209606 B CN 110209606B
Authority
CN
China
Prior art keywords
pcie
pcie device
interface
connection mode
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910363746.1A
Other languages
English (en)
Other versions
CN110209606A (zh
Inventor
刘海銮
樊凌雁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Dianzi University
Original Assignee
Hangzhou Dianzi University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Dianzi University filed Critical Hangzhou Dianzi University
Priority to CN201910363746.1A priority Critical patent/CN110209606B/zh
Publication of CN110209606A publication Critical patent/CN110209606A/zh
Application granted granted Critical
Publication of CN110209606B publication Critical patent/CN110209606B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G06F13/126—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine and has means for transferring I/O instructions and statuses between control unit and main processor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1678—Details of memory controller using bus width
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus

Abstract

本发明公开了一种基于PCIe的多接口存储设备的控制方法,其具体包括以下步骤：步骤S1：主控单元根据应用场景配置PCIe设备接口的通道连接模式；步骤S2：根据各个PCIe设备接口的通道连接模式切换其与PCIe设备控制器的连接状态以根据应用场景需求切换PCIe控制器架构；其中，至少一个PCIe设备控制器预先进行带宽冗余设计以支持链路带宽可扩展，作为主PCIe设备控制器。本发明通过设置通道连接模式可配置的PCIe设备接口以及对相应PCIe设备控制器进行冗余设计，从而能够根据实际主机连接情况切换PCIe控制器架构，在PCIe接口主机带宽支持的情况下，合理利用PCIe通道资源。

Description

一种基于PCIe的多接口存储设备的控制方法
技术领域
本发明涉及存储技术领域，尤其涉及一种基于PCIe的多接口存储设备的控制方法。
背景技术
随着大数据时代的爆炸式发展，数据已成为各行各业至关重要的资产。为了提升数据存储的稳定性和安全性，保证业务连续性，系统厂商纷纷推出了各种容灾方案。其中双活存储架构，采用设备全冗余架构部署，通过多主机和多数据中心，同时承担相同业务，来提升数据中心的整体服务能力和资源利用率。对系统稳定性有绝对要求的方案，系统厂商通常采用多接口控制器存储设备，来实现多主机冗余架构的存储功能，该存储设备可以被多个主机访问，所以在某个服务器主机宕机时，可以自动切换到设备连接的另一台服务器主机上继续执行业务，以保障业务连续性。
现有技术中，多接口控制器存储设备比较通用的是PCIe接口或SAS接口，而PCIe设备由于其带宽优势，在系统级应用上受到更多的关注。现有技术的PCIe多控存储设备，为实现多主机冗余的存储架构，设计多个PCIe接口控制器，用于连接多主机，同时遵循接口带宽平衡的规则，架构中多个PCIe Device Core所支持的协议规范和通道数量一致。参见图1，以PCIe双控存储设备举例，设备架构中包含2个PCIe Device core，分别支持PCIe Gen3.0协议和x2链路宽度，其带宽可以达到2GB/s。两个PCIe Device core分别可以连接2个带宽匹配的PCIe主机，从而实现双主机冗余的存储架构。
然而，现有技术上述技术方案中，PCIe总线受链路和协议限制，x4的链路宽度不能直接分解为2个x2的链路宽度，2个x2的链路宽度也不能直接合并为x4的链路宽度。当双控制器存储设备应用于单主机系统时，只能达到单控制器核心的带宽，导致PCIe接口控制器资源浪费。
故，针对现有技术的缺陷，实有必要提出一种技术方案以解决现有技术存在的技术问题。
发明内容
有鉴于此，确有必要提供一种基于PCIe的多接口存储设备的控制方法，在PCIe接口主机带宽支持的情况下，能够合理利用PCIe通道资源，切换存储设备带宽为最大带宽，提升设备性能。
为了解决现有技术存在的技术问题，本发明的技术方案如下：
本发明公开了一种基于PCIe的多接口存储设备的控制方法，至少设置N个PCIe设备接口和N个PCIe设备控制器以支持多主机同时进行存储操作，其具体包括以下步骤：
步骤S1：主控单元根据应用场景配置PCIe设备接口的通道连接模式；
步骤S2：根据各个PCIe设备接口的通道连接模式切换其与PCIe设备控制器的连接状态以根据应用场景需求切换PCIe控制器架构；
其中，至少一个PCIe设备控制器预先进行带宽冗余设计以支持链路带宽可扩展，作为主PCIe设备控制器。
作为进一步的改进方案，在所述步骤S1中，通过硬件开关切换或固件配置切换PCIe设备接口的通道连接模式为第一连接模式或第二连接模式；
当通道连接模式为第一连接模式时，主控单元控制N个PCIe设备接口分别于N个PCIe设备控制器相连，使存储设备可连接多台主机；第二连接模式时，主控单元控制多个PCIe设备接口均与主PCIe设备控制器相连以在存储设备连接单台主机时提升数据传输带宽。
作为进一步的改进方案，在所述步骤S2中，任一PCIe设备控制器未工作时，关闭相应PCIe设备控制器的电源供电。
作为进一步的改进方案，当通道连接模式为第一连接模式时，N个PCIe设备控制器均支持*n带宽；当通道连接模式为第二连接模式时，主PCIe控制器支持*2n带宽，主控单元关闭其余PCIe设备控制器相关的电源；
作为进一步的改进方案，在所述步骤S2中，当主机不支持主控单元切换后的链路数据带宽的时，该PCIe设备控制器仍以原数据带宽与主机进行通信。
作为进一步的改进方案，N为2。
作为进一步的改进方案，本发明基于PCIe的多接口存储设备，至少设置N个PCIe设备接口、N个PCIe设备控制器、主控单元、电源管理模块和存储模块，
所述电源管理模块用于为该存储设备各个模块提供供电；
每个PCIe设备控制器均与所述存储模块相连接，可同时对所述存储模块进行数据读写操作；
每个PCIe设备接口支持若干数据通道，并与其相应的PCIe设备控制器相连接以支持与N个主机同时建立数据链路；其中，至少一个PCIe设备控制器为主PCIe设备控制器，与多个PCIe设备接口相连接，其通道带宽为与其相连接的多个PCIe设备接口数据通道之和，所述多个PCIe设备接口的通道连接模式可配置；
所述主控单元与N个PCIe设备接口和N个PCIe设备控制器相连接，当相应PCIe设备接口没有主机接入时，发送指令重新配置该PCIe设备接口的连接通道使其与主PCIe设备控制器相连接，以及控制所述主PCIe设备控制器重新配置链路通道信息以提升数据带宽。
作为进一步的改进方案，主控单元通过硬件开关或固件方法配置PCIe设备接口的通道连接模式为第一连接模式或第二连接模式，其中，第一连接模式时，主控单元控制N个PCIe设备接口分别于N个PCIe设备控制器相连，使存储设备可连接多台主机；第二连接模式时，主控单元控制多个PCIe设备接口均与主PCIe设备控制器相连以在存储设备连接单台主机时提升数据传输带宽。
作为进一步的改进方案，至少设置第一PCIe设备接口、第二PCIe设备接口、第一PCIe设备控制器和第二PCIe设备控制器，其中，
所述第一PCIe设备控制器为主PCIe设备控制器，与第一PCIe设备接口和第二PCIe设备接口相连接，其支持2n个数据通道；
所述第二PCIe设备控制器与第二PCIe设备接口相连接，其支持n个数据通道；
所述第一PCIe设备接口和第二PCIe设备接口均支持n个数据通道；其中，所述第二PCIe设备接口利用其可复用性特点将通道连接模式配置为第一连接模式或第二连接模式；第一连接模式时，所述第二PCIe设备接口与第二PCIe设备控制器物理连接以支持第二主机的读写控制；第二连接模式时，所述第二PCIe设备接口与第一PCIe设备控制器物理连接以提升第一主机的数据带宽。
作为进一步的改进方案，每个PCIe设备接口在物理层及其电气子层上是一致的，以在符合PCIe协议规范的前提下与不同PCIe控制器物理接口相连接。
作为进一步的改进方案，所述主控单元配置所述第二PCIe设备接口为第一连接模式或第二连接模式；
当第一主机和第二主机同时接入或者仅第二主机接入时，配置所述第二PCIe设备接口为第一连接模式；
当仅第一主机接入时，配置所述第二PCIe设备接口为第二连接模式。
作为进一步的改进方案，当仅第一主机接入时，所述主控单元控制电源管理模块关闭所述第二PCIe设备控制器的供电；
当仅第二主机接入时，所述主控单元控制电源管理模块关闭所述第一PCIe设备控制器的供电。
作为进一步的改进方案，N为2，n为1、2、4、8或16。
与现有技术相比较，本发明通过设置通道连接模式可配置的PCIe设备接口以及对相应PCIe设备控制器进行冗余设计，从而能够根据实际主机连接情况切换PCIe控制器架构，在PCIe接口主机带宽支持的情况下，合理利用PCIe通道资源，切换存储设备带宽为最大带宽，提升设备性能，使存储设备可以适应多种应用场景。单主机应用时，切换到单控制器架构，提升带宽性能，降低设备能耗，适用于一般PCIe设备应用；在多主机应用时，切换到多控制器架构，支持双活系统架构，保证服务器数据存储的稳定性、安全性，和业务连续性。
附图说明
图1为现有技术多接口存储设备的原理框图。
图2为本发明基于PCIe的多接口存储设备的原理框图。
图3为本发明一种优选实施方式中第一连接模式的示意框图。
图4为本发明一种优选实施方式中第二连接模式的示意框图。
图5为本发明基于PCIe的多接口存储设备的控制方法的流程框图。
如下具体实施例将结合上述附图进一步说明本发明。
具体实施方式
以下将结合附图对本发明提供的技术方案作进一步说明。
在图1所示的现有技术多接口存储设备的架构中中，由于PCIe总线受链路和协议限制，单机连接时，由于PCIe控制器带宽限制，仅能以支持其单核带宽，无法充分利用PCIe设备接口资源，造成PCIe接口资源浪费的现象。
为此，本发明还公开了一种基于PCIe的多接口存储设备的控制方法，至少设置N个PCIe设备接口和N个PCIe设备控制器以支持多主机同时进行存储操作，参见图5，其具体包括以下步骤：
步骤S1：主控单元根据应用场景配置PCIe设备接口的通道连接模式；
步骤S2：根据各个PCIe设备接口的通道连接模式切换其与PCIe设备控制器的连接状态以根据应用场景需求切换PCIe控制器架构；
其中，至少一个PCIe设备控制器预先进行带宽冗余设计以支持链路带宽可扩展，作为主PCIe设备控制器。
上述技术方案中，本发明通过设置通道连接模式可配置的PCIe设备接口以及对相应PCIe设备控制器进行冗余设计，从而能够根据实际主机连接情况切换PCIe控制器架构，在PCIe接口主机带宽支持的情况下，合理利用PCIe通道资源，切换存储设备带宽为最大带宽，提升设备性能，使存储设备可以适应多种应用场景。
进一步的，在步骤S1中，可以通过硬件开关切换或固件配置方式进行切换；当通道连接模式为第一连接模式时，主控单元控制N个PCIe设备接口分别于N个PCIe设备控制器相连，使存储设备可连接多台主机；第二连接模式时，主控单元控制多个PCIe设备接口均与主PCIe设备控制器相连以在存储设备连接单台主机时提升数据传输带宽。
进一步的，在所述步骤S2中，当监控到任一PCIe设备接口未接入主机时，关闭相应PCIe设备控制器的电源供电。
为了，实现上述发明构思，本发明设计了基于PCIe的多接口存储设备，参见图2，所示为本发明提供的基于PCIe的多接口存储设备的原理框图，至少设置N个PCIe设备接口、N个PCIe设备控制器、主控单元、电源管理模块和存储模块，其中，所述电源管理模块用于为该存储设备各个模块提供供电；
每个PCIe设备控制器均与所述存储模块相连接，可同时对所述存储模块进行数据读写操作；
每个PCIe设备接口支持若干数据通道，并与其相应的PCIe设备控制器相连接以支持与N个主机同时建立数据链路；其中，至少一个PCIe设备控制器为主PCIe设备控制器，与多个PCIe设备接口相连接，其通道带宽为与其相连接的多个PCIe设备接口数据通道之和，所述多个PCIe设备接口的通道连接模式可配置；
所述主控单元与N个PCIe设备接口和N个PCIe设备控制器相连接，当相应PCIe设备接口没有主机接入时，发送指令重新配置该PCIe设备接口的连接通道使其与主PCIe设备控制器相连接，以及控制所述主PCIe设备控制器重新配置链路通道信息以提升数据带宽。
在上述技术方案中，通过控制器链路适度冗余的设计，使其中一个PCIe控制器的链路可以支持更多通道，保证切换到最大带宽的可行性；适度地冗余设计，在保障方案可行的前提下，节约成本。
在一种优选实施方式中，主控单元与N个PCIe设备接口和N个PCIe设备控制器相连接，主控单元可通过硬件开关或固件方法配置PCIe设备接口的通道连接模式，第一连接模式和第二连接模式。第一连接模式时，主控单元控制N个PCIe设备接口分别与N个PCIe设备控制器相连，使存储设备可连接多台主机，适应双活存储架构；第二连接模式时，主控单元控制多个PCIe设备接口仅与主PCIe设备控制器相连，在存储设备连接单台主机时提升数据传输带宽。
在一种优选实施方式，以设置2个PCIe设备控制器为例，参见图3和图4，分别为本发明一种优选实施方式中第一连接模式和第二连接模式的示意框图，至少设置第一PCIe设备接口、第二PCIe设备接口、第一PCIe设备控制器和第二PCIe设备控制器，所述第一PCIe设备控制器为主PCIe设备控制器，与第一PCIe设备接口和第二PCIe设备接口相连接，其支持2n个数据通道；所述第二PCIe设备控制器与第二PCIe设备接口相连接，其支持n个数据通道；所述第一PCIe设备接口和第二PCIe设备接口均支持n个数据通道；其中，所述第二PCIe设备接口通道连接模式可配置为第一连接模式或第二连接模式；第一连接模式时，所述第二PCIe设备接口与第二PCIe设备控制器物理连接以支持第二主机的读写控制；第二连接模式时，所述第二PCIe设备接口与第一PCIe设备控制器物理连接以提升第一主机的数据带宽。
上述技术方案中，通过灵活地配置通道连接模式，自如地切换设备架构为多控架构或单控架构，可以适应多种应用场景。在单控制器架构时，提升带宽性能，降低设备能耗，适用于一般PCIe设备应用；在双控制器架构时，支持双控双活系统存储架构，保证服务器数据存储的稳定性、安全性，和业务连续性。
进一步的，主控单元通过硬件开关或固件配置方式来配置所述第二PCIe设备接口为第一连接模式或第二连接模式；
当配置所述第二PCIe设备接口为第一连接模式时，该存储设备支持第一主机和第二主机同时接入或者仅第二主机接入；
当配置所述第二PCIe设备接口为第二连接模式时，该存储设备仅支持第一主机接入。
进一步的，当仅第一主机接入时，所述主控单元控制电源管理模块关闭所述第二PCIe设备控制器的供电。
当仅第二主机接入时，所述主控单元控制电源管理模块关闭所述第一PCIe设备控制器的供电。
上述的N为2，n为1、2、4、8或16。
参见图3和4的连接框图，以下从协议层的角度进一步阐述。PCIe设备与主机间通过链路(Link)进行连接，1个PCIe链路可以由多个数据通道(Lane)组成，通道数越多，带宽越大，速度越快。图3示出了双PCIe控制器存储设备的存储架构，设备架构中包含2个PCI eDevice core，分别支持PCIe Gen3.0协议和x2链路宽度，共有4个数据通道。在单主机应用时，如果可以完全利用以上通道资源，实现Gen3*4的带宽性能，可以极大程度地提升设备性能。也即，通过控制器适度冗余设计和灵活的通道连接方法，实现PCIe总线的控制器架构切换，达到带宽最优化。
以下详细说明图3和4双PCIe控制器的存储设备的工作原理：
该存储设备包含1个CPU控制器、1个PCIe Gen3*4的控制器、1个PCIe Gne3*2的控制器、1个存储模块、1个电源管理模块以及2个PCIe PHY，其中PCIe PHY分别可以支持2个数据传输通道。其余外围电路，在此不做赘述。
PCIe Gen3*4的控制器，记为PCIe Device Core0，该控制器进行适度地冗余设计，其PCIe总线链路可以支持4通道的数据传输，同时由于PCIe总线的向下兼容特性，也可以支持2通道的数据传输。
PCIe Gen3*2的控制器，记为PCIe Device Core1，其PCIe总线链路仅支持2通道的数据传输。
两个PCIe控制器可以共同对存储模块进行读写。
两个PCIe PHY分别记为PCIe PHY 0和PCIe PHY 1，均为设备的PCIe PHY。设备的PCIe PHY与主机的PCIe PHY通过PCIe链路发送事物处理，建立物理连接。
两个PCIe PHY均支持2个数据通道，分别记为lane0、lane1、lane2和lane3，其中lane2和lane3，可以通过配置通道连接模式，切换该通道所连接的PCIe Device Core。
默认状态时，lane2和lane3配置为连接PCIe Device Core1，该存储设备此时为双PCIe控制器模式，可以支持第一主机和第二主机同时接入；当lane2和lane3配置为连接PCIe Device Core0时，该存储设备此时为单PCIe控制器模式，仅支持第一主机接口在主机PCIe接口支持Gen3*4的前提下，协商最终的传输带宽为Gen3*4，达到最优带宽；同时通知电源管理模块切断PCIe Device Core1的相关电路，节约能耗。
同时基于该架构可以再增加指示灯模块，控制指示灯显示连接情况，提高人机交互体验。
以上方案描述的PCIe总线规范、通道数量和PCIe控制器数量仅为范例，实际可以支持更多协议规划、通道和PCIe控制器。
在一种优选实施方式中，在步骤S2中当通道连接模式为第一连接模式时，N个PCIe设备控制器均支持*n带宽；当通道连接模式为第二连接模式时，主PCIe控制器支持*2n带宽，主控单元关闭其余PCIe设备控制器相关的电源。
进一步的，在所述步骤S2中，当主机不支持主控单元切换后的链路数据带宽的时，该PCIe设备控制器仍以原数据带宽与主机进行通信。
以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (8)

1.一种基于PCIe的多接口存储设备的控制方法，其特征在于，至少设置N个PCIe设备接口和N个PCIe设备控制器以支持多主机同时进行存储操作，其具体包括以下步骤：
步骤S1：主控单元根据应用场景配置PCIe设备接口的通道连接模式；
步骤S2：根据各个PCIe设备接口的通道连接模式切换其与PCIe设备控制器的连接状态以根据应用场景需求切换PCIe控制器架构；
其中，至少一个PCIe设备控制器预先进行带宽冗余设计以支持链路带宽可扩展，作为主PCIe设备控制器；在所述步骤S1中，通过硬件开关切换或固件配置切换PCIe设备接口的通道连接模式为第一连接模式或第二连接模式；
当通道连接模式为第一连接模式时，主控单元控制N个PCIe设备接口分别与 N个PCIe设备控制器相连，使存储设备可连接多台主机；第二连接模式时，主控单元控制多个PCIe设备接口均与主PCIe设备控制器相连以在存储设备连接单台主机时提升数据传输带宽；
在所述步骤S2中，任一PCIe设备控制器未工作时，关闭相应PCIe设备控制器的电源供电。
2.根据权利要求1所述的基于PCIe的多接口存储设备的控制方法，其特征在于，至少设置第一PCIe设备接口、第二PCIe设备接口、第一PCIe设备控制器和第二PCIe设备控制器，其中，
所述第一PCIe设备控制器为主PCIe设备控制器，与第一PCIe设备接口和第二PCIe设备接口相连接，其支持2n个数据通道；
所述第二PCIe设备控制器与第二PCIe设备接口相连接，其支持n个数据通道；
所述第一PCIe设备接口和第二PCIe设备接口均支持n个数据通道；其中，所述第二PCIe设备接口利用其可复用性特点将通道连接模式配置为第一连接模式或第二连接模式；第一连接模式时，所述第二PCIe设备接口与第二PCIe设备控制器物理连接以支持第二主机的读写控制；第二连接模式时，所述第二PCIe设备接口与第一PCIe设备控制器物理连接以提升第一主机的数据带宽。
3.根据权利要求1所述的基于PCIe的多接口存储设备的控制方法，其特征在于，每个PCIe设备接口在物理层及其电气子层上是一致的，以在符合PCIe协议规范的前提下与不同PCIe控制器物理接口相连接。
4.根据权利要求2所述的基于PCIe的多接口存储设备的控制方法，其特征在于，
主控单元配置第二PCIe设备接口为第一连接模式或第二连接模式；
当第一主机和第二主机同时接入或者仅第二主机接入时，配置所述第二PCIe设备接口为第一连接模式；
当仅第一主机接入时，配置所述第二PCIe设备接口为第二连接模式。
5.根据权利要求2所述的基于PCIe的多接口存储设备的控制方法，其特征在于，当仅第一主机接入时，所述主控单元控制电源管理模块关闭所述第二PCIe设备控制器的供电；
当仅第二主机接入时，所述主控单元控制电源管理模块关闭所述第一PCIe设备控制器的供电。
6.根据权利要求2所述的基于PCIe的多接口存储设备的控制方法，其特征在于，n为1、2、4、8或16。
7.根据权利要求1或2所述的基于PCIe的多接口存储设备的控制方法，其特征在于，在所述步骤S2中，当主机不支持主控单元切换后的链路数据带宽的时，该PCIe设备控制器仍以原数据带宽与主机进行通信。
8.根据权利要求1或2所述的基于PCIe的多接口存储设备的控制方法，其特征在于，N为2。
CN201910363746.1A 2019-04-30 2019-04-30 一种基于PCIe的多接口存储设备的控制方法 Active CN110209606B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910363746.1A CN110209606B (zh) 2019-04-30 2019-04-30 一种基于PCIe的多接口存储设备的控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910363746.1A CN110209606B (zh) 2019-04-30 2019-04-30 一种基于PCIe的多接口存储设备的控制方法

Publications (2)

Publication Number Publication Date
CN110209606A CN110209606A (zh) 2019-09-06
CN110209606B true CN110209606B (zh) 2021-01-22

Family

ID=67786757

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910363746.1A Active CN110209606B (zh) 2019-04-30 2019-04-30 一种基于PCIe的多接口存储设备的控制方法

Country Status (1)

Country Link
CN (1) CN110209606B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11733764B2 (en) 2020-06-30 2023-08-22 Samsung Electronics Co., Ltd. Devices capable of detecting and allocating power and associated method
CN114385534A (zh) * 2020-10-19 2022-04-22 华为技术有限公司 一种数据处理的方法及装置
CN114546047A (zh) * 2022-02-22 2022-05-27 广州市唯图新电子科技有限公司 一种无纸化会议终端
CN115442239B (zh) * 2022-08-01 2024-02-09 河南昆仑技术有限公司 带宽资源分配方法、PCIe通道切换器及电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100080360A (ko) * 2008-12-30 2010-07-08 인터내셔널 비지네스 머신즈 코포레이션 멀티-루트 ＰＣＩｅ 환경에서 블레이드 목적지 및 트래픽 타입의 분화
CN103543961A (zh) * 2013-10-12 2014-01-29 浙江宇视科技有限公司 一种基于PCIe的存储扩展系统及存储扩展方法
CN106648440A (zh) * 2015-10-28 2017-05-10 杭州华为数字技术有限公司 操作存储设备的控制方法和存储设备
CN108090006A (zh) * 2017-12-14 2018-05-29 郑州云海信息技术有限公司 一种一键切换PCIE Switch工作模式的方法
CN109522245A (zh) * 2018-11-15 2019-03-26 郑州云海信息技术有限公司 一种硬件管理的方法及管理装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011517497A (ja) * 2008-03-25 2011-06-09 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． Ｐｃｉｅのｓｒ−ｉｏｖ機能をレガシー機能として現出するように変換するシステム及び方法
US20100262773A1 (en) * 2009-04-08 2010-10-14 Google Inc. Data striping in a flash memory data storage device
CN103914401B (zh) * 2013-01-06 2017-05-10 北京忆恒创源科技有限公司 具有多处理器的存储设备
US10114784B2 (en) * 2014-04-25 2018-10-30 Liqid Inc. Statistical power handling in a scalable storage system
US10922252B2 (en) * 2015-06-22 2021-02-16 Qualcomm Incorporated Extended message signaled interrupts (MSI) message data
CN105224496B (zh) * 2015-09-08 2018-05-01 浪潮(北京)电子信息产业有限公司 一种动态可重构系统
KR20190033284A (ko) * 2017-09-21 2019-03-29 삼성전자주식회사 PCIe P2P 접속된 스토리지 장치들 사이의 데이터 전송 방법 및 시스템

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100080360A (ko) * 2008-12-30 2010-07-08 인터내셔널 비지네스 머신즈 코포레이션 멀티-루트 ＰＣＩｅ 환경에서 블레이드 목적지 및 트래픽 타입의 분화
CN103543961A (zh) * 2013-10-12 2014-01-29 浙江宇视科技有限公司 一种基于PCIe的存储扩展系统及存储扩展方法
CN106648440A (zh) * 2015-10-28 2017-05-10 杭州华为数字技术有限公司 操作存储设备的控制方法和存储设备
CN108090006A (zh) * 2017-12-14 2018-05-29 郑州云海信息技术有限公司 一种一键切换PCIE Switch工作模式的方法
CN109522245A (zh) * 2018-11-15 2019-03-26 郑州云海信息技术有限公司 一种硬件管理的方法及管理装置

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
《基于FPGA结构高速PCIe总线传输系统设计与实现》;贺位位;《中国优秀硕士学位论文全文数据库 信息科技辑》;20170228;全文 *
《基于PXIe高速接口的高速数据传输平台的设计与实现》;张沁馨;《中国优秀硕士学位论文全文数据库 信息科技辑》;20181031;全文 *
《多引擎并行CBC模式的SM4算法的芯片级实现》;樊凌雁;《计算机研究与发展》;20180104;全文 *

Also Published As

Publication number Publication date
CN110209606A (zh) 2019-09-06

Similar Documents

Publication Publication Date Title
CN110209606B (zh) 一种基于PCIe的多接口存储设备的控制方法
CN110312999B (zh) 基于软件配置/策略分发的PCIe盘阵列的动态划分
US7437585B2 (en) Storage system and power control method therefor, adapter and power control method therefor, and storage controller and control method therefor
US8812913B2 (en) Method and apparatus for isolating storage devices to facilitate reliable communication
JP4723290B2 (ja) ディスクアレイ装置及びその制御方法
EP1895396A2 (en) A storage apparatus and a data management method employing the storage apparatus
US20100088456A1 (en) Storage-sharing bus switch
US8959374B2 (en) Power management for devices in a data storage fabric
JP2006293863A (ja) ディスクアレイ装置及びその制御方法
CN103473202B (zh) Usb otg装置、电子设备及实现otg功能的方法
CN101663650A (zh) 用于适配卡故障转移的设备、系统和方法
CN100478935C (zh) Pcie通道扩展装置、系统及其配置方法
US20100241779A1 (en) Alleviating blocking cases in a sas switch
US9092334B2 (en) Method for shortening enumeration of tightly coupled USB device
US7472211B2 (en) Blade server switch module using out-of-band signaling to detect the physical location of an active drive enclosure device
EP1556769A1 (en) Systems and methods of multiple access paths to single ported storage devices
CN110175092B (zh) 一种基于PCIe的多接口存储设备
CN111684765B (zh) 服务器系统
JP2003132005A (ja) 稼働中のコンピュータシステムのコアｉ／０ハードウェアを取り外し及び交換するためのシステム
JP5340411B2 (ja) 独立ドライブ電源制御
WO2021012169A1 (zh) 一种提高存储系统可靠性的方法和相关装置
US8352661B1 (en) Data storage systems having seamless software upgrades
JP2007334764A (ja) Ｎａｓシステムおよびｎａｓシステムの情報処理方法
TWI774464B (zh) 經擴展可用性計算系統
CN103026317A (zh) 控制聚合i/o端口的功率消耗的方法和系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant