CN110191379B - 光缓存芯片及电子设备 - Google Patents
光缓存芯片及电子设备 Download PDFInfo
- Publication number
- CN110191379B CN110191379B CN201910316646.3A CN201910316646A CN110191379B CN 110191379 B CN110191379 B CN 110191379B CN 201910316646 A CN201910316646 A CN 201910316646A CN 110191379 B CN110191379 B CN 110191379B
- Authority
- CN
- China
- Prior art keywords
- chip
- optical
- delay
- indium phosphide
- optical signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/26—Optical coupling means
- G02B6/35—Optical coupling means having switching means
- G02B6/354—Switching arrangements, i.e. number of input/output ports and interconnection types
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
- H04Q11/0005—Switch and router aspects
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
- H04Q11/0005—Switch and router aspects
- H04Q2011/0007—Construction
- H04Q2011/002—Construction using optical delay lines or optical buffers or optical recirculation
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Optical Integrated Circuits (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Abstract
一种光缓存芯片,应用于集成微波光子学技术领域,包括磷化铟芯片和二氧化硅芯片,磷化铟芯片包括多个光开关,二氧化硅芯片包括多个不同延时量的延时螺旋线波导,多个光开关与多个不同延时量的延时螺旋线波导一一对应连接,磷化铟芯片用于接收光信号,通过控制多个光开关分别一一控制光信号是否经过多个不同延时量的延时螺旋线波导传输,以实现光信号在传输过程中不同的延时组合。本公开还提供了一种电子设备,包含上述光缓存芯片。本公开提供的一种光缓存芯片相比于传统的光缓存器减小了的体积和重量,降低了功耗,通过引入多个不同延时量的二氧化硅波导螺旋线,可以实现不同的延时组合。
Description
技术领域
本公开涉及集成微波光子学技术领域,尤其涉及一种光缓存芯片及电子设备。
背景技术
光作为一种信息载体,现已广泛的应用于网络通信技术中。光缓存器被应用于光网络中,可实现光信号的延时传输,以便对高速传播的光信号进行处理,可用于缓解网络交换节点的数据冲突、网络拥堵等问题。
传统的光缓存器由大量光电、电光转换器及长光纤组成,尽管能实现对携带网络信息的信号的缓存,但是实现光信号和电信号之间的来回转换导致能耗很高,导致信号衰减。且传统的光缓存器是通过堆叠器件和光纤来实现缓存量的增加,会造成光缓存器体积和重量的增加,导致成本增加。另外,传统的光缓存器也比较容易受到外界因素的干扰,稳定性较差。
目前,研究人员利用磷化铟的发光属性和硅的光路由能力将两者整合到单一混合芯片中,作为一种新型的光缓存器,以实现光信号的缓存、缩小缓存器体积以及降低成本。但当前光缓存芯片难以同时实现大延时量和延时量的高速切换。贝尔实验室在二氧化硅芯片上实现了100纳秒大容量,由于其采用热光开关,只能实现延时量的微秒级切换速度。基于绝缘体上硅平台实现的光缓存芯片可以实现延时量的纳秒级切换,但是其切换损耗太高,只能实现10皮秒量级的延时量。
发明内容
(一)要解决的技术问题
本公开提供了一种光缓存芯片及电子设备,以解决当前光缓存芯片难以同时实现大延时量和延时量高速切换的问题。
(二)技术方案
本公开的一个方面提供了一种光缓存芯片包括:
磷化铟芯片(100),包括多个光开关(101,102,103,104),用于控制光信号的通断;
二氧化硅芯片(200),包括多个不同延时量的延时螺旋线波导(201,202,203,204),其中,所述多个不同延时量的延时螺旋线波导(201,202,203,204)与所述多个光开关(101,102,103,104)一一对应连接。
可选的,所述磷化铟芯片(100)还包括:
第一模斑转换器(105),设置于所述磷化铟芯片(100)的光信号输入端口(107),用于使所述光信号射入所述磷化铟芯片(100)时耦合;
第二模斑转换器(106),设置于所述磷化铟芯片(100)的光信号输出端口(109),用于使所述光信号从所述磷化铟芯片(100)射出时耦合。
可选的,所述第一模斑转换(105)器的数量与所述磷化铟芯片(100)的光信号输入端口(107)的数量相等;
所述第二模斑转换器(106)的数量与所述磷化铟芯片(100)的光信号输出端口(109)的数量相等。
可选的,所述多个光开关(101,102,103,104)依次连接在所述第一模斑转换器(105)和第二模斑转换器(106)之间。
可选的,所述多个光开关(101,102,103,104)的切换速度均为1纳秒。
可选的,所述多个不同延时量的延时螺旋线波导(201,202,203,204)的损耗特征均为1分贝每米。
可选的,所述多个光开关(101,102,103,104)的结构均为马赫曾德尔结构。
可选的,所述第一模斑转换器(105)和所述第二模斑转换器(106)的耦合损耗均低于1.5分贝。
可选的,所述第一模斑转换器(105)、第二模斑转换器(106)以及所述多个光开关(101,102,103,104)均通过半导体工艺单片集成在所述磷化铟芯片(100)上,所述多个不同延时量的延时螺旋线波导(201,202,203,204)均通过半导体工艺单片集成在所述二氧化硅芯片(200)上。
本公开的另一个方面提供了一种电子设备,其特征在于,包括第一方面所述的光缓存芯片。
(三)有益效果
本公开提供的一种光缓存芯片,具有以下有益效果:
(1)通过将芯片混合集成,相比于传统的光缓存器减小了的体积和重量,降低了功耗,提高了光缓存器的可靠性;
(2)通过引入高速的光开关,实现了光缓存芯片可实现不同延时量之间的高速切换,切换速度为1纳秒;
(3)通过引入多个不同延时量的二氧化硅波导螺旋线,可以实现不同的延时组合。
附图说明
为了更完整地理解本公开及其优势,现在将参考结合附图的以下描述,其中:
图1示意性示出了本公开实施例提供的一种光缓存芯片的示意图。
具体实施方式
以下,将参照附图来描述本公开的实施例。但是应该理解,这些描述只是示例性的,而并非要限制本公开的范围。在下面的详细描述中,为便于解释,阐述了许多具体的细节以提供对本公开实施例的全面理解。然而,明显地,一个或多个实施例在没有这些具体细节的情况下也可以被实施。此外,在以下说明中,省略了对公知结构和技术的描述,以避免不必要地混淆本公开的概念。
在此使用的术语仅仅是为了描述具体实施例,而并非意在限制本公开。在此使用的术语“包括”、“包含”等表明了所述特征、步骤、操作和/或部件的存在,但是并不排除存在或添加一个或多个其他特征、步骤、操作或部件。
在此使用的所有术语(包括技术和科学术语)具有本领域技术人员通常所理解的含义,除非另外定义。应注意,这里使用的术语应解释为具有与本说明书的上下文相一致的含义,而不应以理想化或过于刻板的方式来解释。
图1示意性示出了本公开实施例提供的一种光缓存芯片的示意图。
如图1所示,光缓存芯片包括:磷化铟芯片100和二氧化硅芯片200。
该磷化铟芯片100,包括多个光开关。在本发明实施例中,如图1所示,光开关的数量以4个为例,分别为第一光开关101、第二光开关102、第三光开关103和第四光开关104。
该二氧化硅芯片200,包括多个不同延时量的延时螺旋线波导。在本发明实施例中,如图1所示,多个不同延时量的延时螺旋线波导以4个为例,分别为10纳秒延时螺旋线波导201、20纳秒延时螺旋线波导202、30纳秒延时螺旋线波导203和40纳秒延时螺旋线波导204。
该多个光开关与该多个不同延时量的延时螺旋线波导一一对应连接。具体的,在本发明实施例中,如图1所示,第一光开关101与10纳秒延时螺旋线波导201连接,第二光开关102与20纳秒延时螺旋线波导202连接,第三光开关103与30纳秒延时螺旋线波导203连接,第四光开关104与40纳秒延时螺旋线波导204连接。
该磷化铟芯片100用于接收光信号,通过控制该多个光开关分别一一控制该光信号是否经过该多个不同延时量的延时螺旋线波导传输,以实现该光信号在传输过程中不同的延时组合。
在本发明实施例中,通过将磷化铟芯片100和二氧化硅芯片200混合集成形成的光光缓存芯片相比于传统的光缓存器体积和重量减小了,通过引入多个不同延时量的二氧化硅波导螺旋线,可以实现不同的延时组合。
需要说明的是,该光缓存芯片上可以增加更多的光开关和对应的螺旋线波导的数量,实现更大阵列更多位数的光缓存芯片,但是不影响系统基本原理。该二氧化硅芯片200上的延时螺旋线波导长度可以取其他值,改变螺旋线波导的长度仅仅会改变延时量,不会影响整个系统的工作原理。
该磷化铟芯片100还包括:第一模斑转换器105、第二模斑转换器106;该第一模斑转换器105设置于该磷化铟芯片100的光信号输入端口,用于使该光信号射入该磷化铟芯片100时耦合;该第二模斑转换器106设置于该磷化铟芯片100的光信号输出端口,用于使该光信号从该磷化铟芯片100射出时耦合。
该第一模斑转换器105的数量与该磷化铟芯片100的光信号输入端口的数量相等;该第二模斑转换器106的数量与该磷化铟芯100片的光信号输出端口的数量相等。
在本发明实施例中,如图1中示意性的示出了该磷化铟芯片100的两个光信号输入端口和两个光信号输出端口,分别为第一光信号输入端口107和第二光信号输入端口108,第一光信号输出端口109和第二光信号输出端口110,其中,图1中示意性的表示了第一光信号输入端口107上设置了第一模斑转换器105,在第一光信号输出端口109上设置了第二模斑转换器106。
该多个光开关依次连接在该第一模斑转换器105和第二模斑转换器106之间。
该多个光开关的切换速度均为1纳秒。
通过引入高速的光开关,实现了光缓存芯片可实现不同延时量之间的高速切换。
该多个光开关的结构均为马赫曾德尔结构。
该多个不同延时量的延时螺旋线波导的损耗特征均为1分贝每米。
该第一模斑转换器105和该第二模斑转换器106的耦合损耗均低于1.5分贝。
在本发明实施例中,延时螺旋线波导的损耗特征均仅为1分贝每米,在光信号传入和输出该光缓存芯片仅需要通过一个第一模斑转换器105和一个该第二模斑转换器106,因此光信号在光缓存器中的损耗很低。
该第一模斑转换器105、第二模斑转换器106以及该多个光开关均通过半导体工艺单片集成在该磷化铟芯片100上,该多个不同延时量的延时螺旋线波导均通过半导体工艺单片集成在该二氧化硅芯片200上。
光信号从光信号输入端口107进入芯片,通过第一模斑转换器105耦合进入磷化铟芯片100内的波导后,经过第一光开关101。如果使第一光开关101处于打开状态,该光信号将进入与第一光开关101对应连接的10纳秒延时螺旋线波导201,会使光信号被延时10纳秒后再传输回第一光开关101,然后再从第一光开关101输出;如果使第一光开关101处于断开状态,该光信号将不会进入10纳秒延时螺旋线波导201,直接从第一光开关101输出。
该光信号经过该第一光开关101后,将依次经过第二光开关102、第三光开关103和第四光开关104。同样的,通过控制第二光开关102、第三光开关103和第四光开关104的通断状态,可控制该光信号是否经过20纳秒延时螺旋线波导202、30纳秒延时螺旋线波导203和40纳秒延时螺旋线波导204,使该光信号分别得到20纳秒、30纳秒、40纳秒的延时。
通过控制第一光开关101、第二光开关102、第三光开关103和第四光开关104通断状态的组合,可以实现该光信号在该二氧化硅芯片200内经过不同延时量的延时螺旋线波导的组合,从而实现光信号不同时长的延时。
例如,如果使第一光开关101和第四光开关104处于打开状态,第二光开关102和第三光开关103处于断开状态,则该光信号会经过该二氧化硅芯片200内的10纳秒延时螺旋线201波导和40纳秒延时螺旋线波导204,不经过20纳秒延时螺旋线波导202、30纳秒延时螺旋线波导203,从而使该光信号得到50纳秒的延时;如果使第一光开关101、第二光开关102、第三光开关103和第四光开关104均处于打开状态,则该光信号会依次经过该二氧化硅芯片200内的10纳秒延时螺旋线波导201、20纳秒延时螺旋线波导202、30纳秒延时螺旋线波导203和40纳秒延时螺旋线波导204,从而使该光信号得到总时长为100纳秒的延时。
该光信号从第四光开关104输出后,经过第二模斑转换器106从该磷化铟芯片100的光信号输出端口109输出。
在本公开的实施例中提供的光缓存芯片通过将芯片混合集成,减小了光缓存器的体积和重量,降低了功耗,提高了光缓存器的可靠性;通过引入高速的光开关,实现了光缓存芯片可实现不同延时量之间的高速切换,切换速度为1纳秒;通过引入不同长度的二氧化硅波导螺旋线,可以实现多个延时组合。
本公开还提供了一种电子设备,该电子设备可包含上述实施例中描述的光缓存芯片。该电子设备可包含有一个或多个上述光缓存芯片,当上述一个或多个光缓存芯片工作时,可参照上述光缓存芯片的工作方法。
本领域技术人员可以理解,本公开的各个实施例和/或权利要求中记载的特征可以进行多种组合或/或结合,即使这样的组合或结合没有明确记载于本公开中。特别地,在不脱离本公开精神和教导的情况下,本公开的各个实施例和/或权利要求中记载的特征可以进行多种组合和/或结合。所有这些组合和/或结合均落入本公开的范围。
尽管已经参照本公开的特定示例性实施例示出并描述了本公开,但是本领域技术人员应该理解,在不背离所附权利要求及其等同物限定的本公开的精神和范围的情况下,可以对本公开进行形式和细节上的多种改变。因此,本公开的范围不应该限于上述实施例,而是应该不仅由所附权利要求来进行确定,还由所附权利要求的等同物来进行限定。
Claims (9)
1.一种光缓存芯片,其特征在于,包括:
磷化铟芯片(100),包括多个光开关(101,102,103,104),用于控制光信号的通断;第一模斑转换器(105),设置于所述磷化铟芯片(100)的光信号输入端口(107),用于使所述光信号射入所述磷化铟芯片(100)时耦合;第二模斑转换器(106),设置于所述磷化铟芯片(100)的光信号输出端口(109),用于使所述光信号从所述磷化铟芯片(100)射出时耦合;
二氧化硅芯片(200),包括多个不同延时量的延时螺旋线波导(201,202,203,204),其中,所述多个不同延时量的延时螺旋线波导(201,202,203,204)与所述多个光开关(101,102,103,104)一一对应连接。
2.根据权利要求1所述的芯片,其特征在于,所述第一模斑转换(105)器的数量与所述磷化铟芯片(100)的光信号输入端口(107)的数量相等;
所述第二模斑转换器(106)的数量与所述磷化铟芯片(100)的光信号输出端口(109)的数量相等。
3.根据权利要求1所述的芯片,其特征在于,所述多个光开关(101,102,103,104)依次连接在所述第一模斑转换器(105)和第二模斑转换器(106)之间。
4.根据权利要求1所述的芯片,其特征在于,所述多个光开关(101,102,103,104)的切换速度均为1纳秒。
5.根据权利要求1所述的芯片,其特征在于,所述多个不同延时量的延时螺旋线波导(201,202,203,204)的损耗特征均为1分贝每米。
6.根据权利要求1所述的芯片,其特征在于,所述多个光开关(101,102,103,104)的结构均为马赫曾德尔结构。
7.根据权利要求1所述的芯片,其特征在于,所述第一模斑转换器(105)和所述第二模斑转换器(106)的耦合损耗均低于1.5分贝。
8.根据权利要求1所述的芯片,其特征在于,所述第一模斑转换器(105)、第二模斑转换器(106)以及所述多个光开关(101,102,103,104)均通过半导体工艺单片集成在所述磷化铟芯片(100)上,所述多个不同延时量的延时螺旋线波导(201,202,203,204)均通过半导体工艺单片集成在所述二氧化硅芯片(200)上。
9.一种电子设备,其特征在于,包括根据权利要求1至8任意一项所述的光缓存芯片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910316646.3A CN110191379B (zh) | 2019-04-18 | 2019-04-18 | 光缓存芯片及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910316646.3A CN110191379B (zh) | 2019-04-18 | 2019-04-18 | 光缓存芯片及电子设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110191379A CN110191379A (zh) | 2019-08-30 |
CN110191379B true CN110191379B (zh) | 2020-08-25 |
Family
ID=67714742
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910316646.3A Active CN110191379B (zh) | 2019-04-18 | 2019-04-18 | 光缓存芯片及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110191379B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101621718A (zh) * | 2009-08-04 | 2010-01-06 | 复旦大学 | 基于n×n光开关矩阵的可调谐多环路多进制的光缓存器 |
CN103529521A (zh) * | 2013-10-30 | 2014-01-22 | 中国电子科技集团公司第四十四研究所 | 基于串联光开关的光延迟结构及数控集成光子延迟装置 |
CN104155730A (zh) * | 2014-09-01 | 2014-11-19 | 武汉光迅科技股份有限公司 | 一种光纤与硅基混合集成芯片的对准装置及对准方法 |
CN104656090A (zh) * | 2015-02-06 | 2015-05-27 | 浙江大学 | 基于波长路由的光控相阵雷达系统 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7345812B2 (en) * | 2003-02-21 | 2008-03-18 | University Of Kansas | Method and apparatus for use of III-nitride wide bandgap semiconductors in optical communications |
US8285149B2 (en) * | 2006-10-02 | 2012-10-09 | Futurewei Technologies, Inc. | Method and system for integrated DWDM transmitters |
JP5862053B2 (ja) * | 2011-05-19 | 2016-02-16 | 富士通株式会社 | 光遅延装置、光回路および光遅延方法 |
-
2019
- 2019-04-18 CN CN201910316646.3A patent/CN110191379B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101621718A (zh) * | 2009-08-04 | 2010-01-06 | 复旦大学 | 基于n×n光开关矩阵的可调谐多环路多进制的光缓存器 |
CN103529521A (zh) * | 2013-10-30 | 2014-01-22 | 中国电子科技集团公司第四十四研究所 | 基于串联光开关的光延迟结构及数控集成光子延迟装置 |
CN104155730A (zh) * | 2014-09-01 | 2014-11-19 | 武汉光迅科技股份有限公司 | 一种光纤与硅基混合集成芯片的对准装置及对准方法 |
CN104656090A (zh) * | 2015-02-06 | 2015-05-27 | 浙江大学 | 基于波长路由的光控相阵雷达系统 |
Non-Patent Citations (1)
Title |
---|
《集成光开关发展现状及关键技术》;周林杰,陆梁军,郭展志,赵硕义,李祖湘,高伟,李鑫,陈建平;《光通信研究》;20190228;第1-1.2节,图1-2 * |
Also Published As
Publication number | Publication date |
---|---|
CN110191379A (zh) | 2019-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105829933B (zh) | 波导偏振分离和偏振转换器 | |
CN103091784B (zh) | 基于微环谐振器的低损耗四端口非阻塞光学路由器 | |
CN109491010B (zh) | 基于光相控阵的硅基集成光学可调延时线 | |
CN102027399B (zh) | 使用芯片上光波导的光电子交换机 | |
Denoyer et al. | Hybrid silicon photonic circuits and transceiver for 56Gb/s NRZ 2.2 km transmission over single mode fiber | |
CN103308988B (zh) | 一种基于5个微环谐振器的4×4非阻塞光学交换网络 | |
CN102638311B (zh) | 基于波长分配的光片上网络系统及其通信方法 | |
CN110012368A (zh) | 一种兼容波分复用信号的硅基集成化片上多模光交换系统 | |
US9294290B2 (en) | Optical cable assemblies with low-speed data pass-through architecture and sleep mode operation | |
CN109709644B (zh) | 一种基于soi材料制备的跑道型微环2×4热光开关 | |
CN110275365B (zh) | 一种二进制全光四选一数据选择器 | |
CN105824085A (zh) | 带有隔离器的多路集成光发射模块结构 | |
CN110191379B (zh) | 光缓存芯片及电子设备 | |
CN113009637B (zh) | 基于树形分支的n×n型硅基波导光开关 | |
CN202916458U (zh) | 一种可调衰减波分复用模块 | |
CN108429938A (zh) | 可重构阵列处理器中簇间通信光互连网络 | |
CN105339821A (zh) | 光学路由器 | |
CN101882962B (zh) | 光传输设备及光传输方法 | |
CN108363146B (zh) | 一种低插入损耗的五端口光学路由器 | |
CN201986098U (zh) | 一种万兆xgpon光网络单元粗波分复用光电器件 | |
CN211531237U (zh) | 一种基于表面等离激元谐振器的四端口光电路由器 | |
Ji et al. | Electronic-photonic integrated circuit design and crosstalk modeling for a high density multi-lane MZM array | |
CN201360259Y (zh) | 1550/1550nm单波长单纤双向组件 | |
CN101350672A (zh) | 堆栈式全光缓存器 | |
CN110299944B (zh) | 一种led可见光通信系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |