CN101350672A - 堆栈式全光缓存器 - Google Patents
堆栈式全光缓存器 Download PDFInfo
- Publication number
- CN101350672A CN101350672A CN 200810119674 CN200810119674A CN101350672A CN 101350672 A CN101350672 A CN 101350672A CN 200810119674 CN200810119674 CN 200810119674 CN 200810119674 A CN200810119674 A CN 200810119674A CN 101350672 A CN101350672 A CN 101350672A
- Authority
- CN
- China
- Prior art keywords
- level
- packet
- input
- control unit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Optical Communication System (AREA)
Abstract
堆栈式全光缓存器属于全光包交换领域,其特征在于:堆栈式全光缓存器由多个光控制单元级联而成,各级光控制单元的下行输出端与下级的下行输入端依次相连,构成下行通道;各级上行输出端与上级上行输入端依次相连,构成上行通道。输入到各级光控制单元的数据包由控制端决定上行或下行输出。任意第i级的下行输出端连至第i+2级的控制端,避免第i级和第i+2级同时向第i+1级输出数据。两个数据包同时到达缓存时,优先级高的数据包直接输出,优先级低的数据包存入缓存,原缓存内的数据包存储深度加深一级。本发明提出的全光缓存器具有先入后出,后入先出的堆栈特点,能同时处理两个数据包,具有存储容量易扩展,无需外加控制信号等优点。
Description
技术领域
本发明属于信息光电子技术领域,特别涉及全光包交换网络中的全光缓存器。
背景技术
近年来,光通信网络迅速发展,随着带宽需求的急剧增长,高速、灵活和良好的可扩展性日益成为下一代光网络的发展方向。现代光网络不再仅仅满足于利用光纤传输信号,一些原来经光电转换后在电域完成的工作,如交换、路由、存储、转发等,正逐渐被引入到光域中来,利用全光信号处理的方法实现。其中,全光包交换技术由于能够直接在光域内对数据包进行交换、路由等操作而被认为是最具潜力的全光网络解决方案之一。
全光缓存器作为全光包交换技术的核心器件,通过对光数据包的存储和转发,能够在时域上解决数据包冲突问题。如果有两个数据包同时到达某端口,它们会混叠在一起,造成数据丢失,这称为数据包冲突,如果用缓存器把某个数据包先缓存一段时间再输出,就能使两个数据包依次通过该端口,避免了数据包冲突的发生。相比于电缓存器,全光缓存器存取速度快、对调制格式和数据率透明、控制灵活,引起了广泛的研究兴趣。
目前国内外报道的全光缓存器主要分为两大类,直通型和反馈循环型。直通型光缓存器使数据包通过一段光纤或者慢光波导,利用增加光程或减小群速度的方法来实现数据包的延时。反馈循环型则把数据包存储在一个环形腔内,当有数据冲突时,数据包在环形腔内循环等待,直到没有数据冲突时才被输出。
1998年,苏格兰Strathclyde大学的D.K.Hunter研究小组利用级联光开关的方法,提出一种直通型大容量光缓存器结构(D.K.Hunter,W.D.Cornwell,et.al,“SLOB:aSwitching with large optical buffers for packet switching”,IEEE J.LightwaveTechnol,,vol.16,pp.17251736,1998.)。该结构利用光纤做缓存介质,使用光纤数量很多,长度很长,而且使用效率低下,整体结构复杂,无法集成化。
2004年,美国乔治亚理工学院的G.K.Chang研究组提出了一种基于多级光纤环形反射镜的光缓存器(Y.Yeo,J.Yu and G.K.Chang,“A Dynamically Reconfigurable Folded-PathTime Delay Buffer for Optical Packet Switching”,IEEE Photon.Technol.Lett.,vol.16,pp.2559-2561,2004.)。该方案采用多段结构,各段中有多级反射镜,各级反射镜之间的光纤用于实现延时。和Hunter的方法一样,这种方案中对数据包的读写不能进行控制,但优点在于多段结构可以用来实现不同的延时颗粒度。此外该方案的延时可调,但是改变延时必须在没有数据流量时,通过一个电信号控制矩阵来进行,操作比较复杂。
澳大利亚墨尔本大学的R.S.Tucker分析了用慢光波导作光缓存器的优缺点(R.S.Tucker,P.Ku,and C.J.C.Hasnain,“Slow-light optical buffers:capabilities andfundamental limitations”,IEEE J.Lightwave Technol.,vol.23,pp.4046-4066,2005),指出慢光波导不能同时实现高宽带和大延时,大延时只能在很窄的波长范围内实现。即慢光波导对波长不透明,且延时不能控制。美国加州大学戴维斯分校的S.J.B.Yoo小组实现的慢光波导(J.Yang,N.K.Fontaine,et.al.,“Continuously tunable,wavelength-selective buffering in opticai packet switching networks”,IEEE Photon.Technol.Lett.,vol.20,pp.1030-1032,2008)验证了Tucker的分析,虽然延时可控,但延时量小,带宽受限,另外还对环境敏感。
反馈循环型光缓存方面,北方交通大学的吴重庆小组先后提出了两种方案。第一种方案采用基于3×3光纤耦合器的双环结构,控制光和数据光在环腔内的SOA中内发生交叉相位调制,利用数据光上附加的非线性相移来实现数据包的写入和读出(A.Liu,C.Wu,et.al.,“Dual-loop optical buffer(DLOB)based on a 3×3collinear fiber coupler”,IEEEPhoton.Technol.Lett.,vol.16,pp.2129-2131,2004.专利:吴重庆,付松年,董晖,“双环耦合全光缓存器”,公开号CN 1417604A.)。第二种方案也是利用控制光和数据光之间交叉相位调制来产生附加相移,进而控制缓存读写,但非线性介质换成了光子晶体光纤,同时数据包被存在一个FP腔内,该腔由非线性光纤环境和环行器构成。(C.C.Lee,P.K.A.Wai,et.al.,“10-Gb/s wavelength transparent optically controlled buffer using photoniccrystal fiber based nonl inear optical loop mirror”,IEEE Photon.Technol.Lett.,vol.19,pp.898-900,2007.)。这两种方案都实现了读写可控,具备存储和转发的功能,但不足之处是对于每一个数据包,都需要外加控制光,且控制光长度要和数据包相等,增加了系统的复杂性。另外,这两种方案都只有一级存储深度,一次只能存储一个数据包。
智能化的全光缓存器能够自动根据网络数据流量决定数据包的存储和转发,利用数据包本身就可以直接对其进行控制,而不需要外加控制信号,因此荷兰埃因霍温理工大学的H.J.S.Dorren小组提出了一种基于光单稳态触发器和波长转换器的缓存方案(Y.Liu,M.T.Hill,et.al.,“Demonstration of a variable optical delay for a recirculating buffer byusing all-opticai signal processing”,IEEE Photon.Technol.Lett.,vol.16,pp.1748-1750,2004.)。当两个数据包同时到达某个端口时,优先级高的数据包被直接输出,优先级低的数据包被缓存在环腔内,直到端口无数据冲突时才输出。这种方案不需要外加控制信号,结构简单,但只有一级存储深度,只能存一个数据包。本发明就是在这种方案的基础上改进而来的。
综上所述,对于直通型光缓存器,其缓存时间难以控制。一旦光纤或慢光波导的长度确定,缓存时间就固定了,不能根据网络数据流量做动态调整。即使能够调整,也必须在没有数据流量时,通过人工进行。因此,直通型缓存器仅仅实现了数据包的延时,没有实现真正意义上的存储和转发。如果网络数据流量很大,需要缓存时间很长,那么基于慢光波导的缓存器就难以胜任;而如果用光纤作为缓存介质,又需要很长的光纤,造成缓存器结构庞大复杂。直通型缓存器的优点是,对被缓存的数据包长度没有限制,经缓存后数据包的信噪比恶化也比较小。
反馈循环型缓存器能够根据网络数据流量决定数据包的存入和读出,真正实现数据包的存储和转发。缓存时间由环腔长度和循环次数决定,可通过增加循环次数增加缓存时间,物理实现比直通型缓存简单,所需元器件也大幅减少。但是,目前报道的循环反馈型全光缓存器都只有一级存储深度,只能存储一个数据包,且容量无法扩展。而且大部分需要额外的特殊控制信号,不能根据网络数据流量智能控制数据包的缓存时间,灵活性和可扩展性都受到限制。
本发明在埃因霍温理工大学H.J.S.Dorren研究组方案的基础上,提出了一种堆栈式全光缓存器,能利用数据包本身控制缓存器的读写,且存储容量可扩展。
发明内容
本发明提出了一种堆栈式全光缓存器,由多个光控制单元级联而成,是一种先入后出,后入先出的堆栈式存储结构。每个光控制单元含有依次连接的光单稳态触发器,波分复用器MUX,波长转换器和解复用器DEMUX。每个光控制单元有四个数据端和一个控制端。
本发明的特征在于:所述解复用器DEMUX的波长为λiA的输出端构成所述光控制单元的上行输出端,而另一个波长为λiB的输出端构成所述光控制单元的下行输出端。所述波长转换器的两个输入端构成所述光控制单元的上行输入端和下行输入端。上述四个数据端口构成所述光控制单元的四个数据端。数据包从所述上行输入端或下行输入端输入到光控制单元,从上行输出端或下行输出端输出。所述光单稳态触发器的控制端构成所述光控制单元的控制端,当控制端无信号时,进入光控制单元的数据包从上行输出端输出,反之则从下行输出端输出。
所述全光缓存器有两个输入端和一个输出端,输入端1的优先级高,输入端2的优先级低。所述输入端1分两路,一路直接耦合至所述输出端,另一路连至第一级光控制单元的控制端。所述输入端2也分两路,分别连至第一级光控制单元的下行输入端和第二级光控制单元的控制端。所述输出端由两路耦合而成,分别来自所述输入端1和第一级光控制单元的上行输出端。
在所述堆栈式全光缓存器中,任意第i级光控制单元的下行输出端经光纤延时后连接至第i+1级的下行输入端,形成一级缓存,依次逐级向下递推,构成各级缓存,并形成下行通道;第i+1级的上行输出端直接与第i级的上行输入端相连,依次逐级向上递推,构成上行通道。任意第i级光控制单元的下行输出端经光纤延时后,除了连接至第i+1级的下行输入端外,还输入到第i+2级的控制端。当有数据包从第i级光控制单元下行输出至第i+1级时,所述数据包会同时输入到第i+2级的控制端,关闭其上行通道,阻止第i+2级向第i+1级上行输出数据包,防止第i+1级光控制单元内数据包混叠。反之,当有数据包从第i+2级光控制单元上行输出至第i+1级时,说明第i+2级的控制端一定没有控制信号,即第i级没有向第i+1级下行输出数据包,故第i+1级内同样也不会有数据包混叠。
当所述输入端1、输入端2分别有数据包packet 1、数据包packet 2输入时,所述packet1直接耦合至输出端,直通输出,所述packet 2进入第一级光控制单元的下行输入端。因所述packet 1同时输入到所述第一级光控制单元的控制端,故packet 2进入第一级光控制单元后被下行输出至第二级。另外,所述packet 2还同时输入到第二级光控制单元的控制端,原先缓存在第一、二级光控制单元之间光纤内的栈顶数据包packet 3进入第二级光控制单元后,被下行输出至第三级,存储深度加深1层。
当所述输入端1有数据包packet 1输入,输入端2无数据包输入时,packet 1直接耦合至输出端,直通输出。另一方面,因所述第一级光控制单元的控制端有packet 1输入,而所述第二级光控制单元的控制端无控制信号,所述原缓存在第一、二级之间的栈顶数据包packet 3进入第二级光控制单元后被上行输出,进入第一级光控制单元后又被下行输出,继续缓存在第一、二级之间的光纤内。
当所述输入端1无数据包输入,输入端2有数据包packet 2输入时,因第一级光控制单元的控制端无信号,所述packet 2进入第一级光控制单元后被上行输出,离开缓存器。另一方面,因所述packet 2输入到第二级光控制单元的控制端,所述原栈顶数据包packet3进入第二级光控制单元后被下行输出至第三级,存储深度加深一层。
当所述输入端1,2都无数据包输入时,所述第一、二级光控制单元的控制端都无信号,所述栈顶数据包packet 3进入第二级光控制单元后被上行输出,进入第一级光控制单元后又被上行输出,离开缓存器。
本发明的优点在于:
1.能处理两个数据包的冲突,可根据网络繁忙程度决定数据包在缓存堆栈中的存储时间和存储深度;
2.存储容量易扩展,系统复杂度只随存储容量线性增加;
3.直接用数据包本身控制缓存的读写,无需外加特殊的控制信号。
附图说明:
图1.堆栈式全光缓存器整体结构图,由多个光控制单元级联而成。
a.光控制单元,b.全光缓存器总体框图
图2-5.当第一、二级控制单元间的光纤内已缓存有数据包packet 3(栈顶数据包)时,就输入端1、2分别有无新数据包输入,分四种情况讨论。
图2.如果输入端1有新数据包packet 1输入,输入端2有新数据包packet 2输入,则packet 1被直通输出,离开缓存器(虚线);packet 2进入第一级控制单元后下行输出(点划线);packet 3进入第二级单元后也被下行输出(实线)。packet 1输出,packet2存入缓存,packet 3存储深度增加一级。
图3.如果输入端1有packet 1输入,输入端2无数据包输入,packet 1直通输出,离开缓存器(虚线);packet 3继续缓存(实线)。
图4.如果输入端1无数据包输入,输入端2有packet 2输入,则packet 2进入第一级控制单元后上行输出,离开缓存器(点划线);packet 3进入第二级单元后被下行输出到第3级单元(实线)。
图5.如果输入端1,2都无数据包输入,则packet 3进入第二级单元后被上行输出,进入第一级单元后又被上行输出,离开缓存器(实线)。
图6.光控制单元内部结构,包括单稳态触发器,波长转换器,波分复用器和解复用器。
图7.光单稳态触发器,由两个耦合的SOA光纤环形激光器组成,有两个状态,一个稳态,一个非稳态。
图8.全光波长转换器。
图9.附加了输出反向器的全光堆栈式缓存器。
图10.附加了控制信号预处理模块的全光堆栈式缓存器。
图11.基于马赫曾德尔干涉仪的控制信号预处理模块。
图12.基于全光双稳态触发器的控制信号预处理模块。
具体实施方式
本发明提出一种存储容量可连续扩展的堆栈式全光缓存器,能同时处理两个到达缓存的数据包,并能根据网络数据流量智能控制数据包的存入和读取,灵活决定存储时间和存储深度。其系统框图如图1所示,由多个光控制单元级联而成,是一种先入后出,后入先出的堆栈式存储结构。数据包的缓存是通过各级控制单元间的延时光纤来实现的。
如图1.a所示,每级光控制单元有1个控制端,4个数据端,分别是上行输入端和下行输入端,上行输出端和下行输出端。各级单元的上行输出端与上级的上行输入端依次相连,构成上行通道;各级的下行输出端与下级的下行输入端依次相连,构成下行通道。各级的下行输出端与下级的下行输入端之间,有延时光纤用于实现数据包的缓存。输入每级光控制单元的数据包由控制端决定从上行输出端或下行输出端输出。当控制端无信号时,数据包从上行输出端输出;当控制端有信号时,数据包从下行输出端输出。
如图1.b,第i级光控制单元的下行输出端经光纤延时后,被耦合器分成两路,除了连至第i+1级的下行输入端外,还连至第i+2级单元的控制端,用来防止上下行数据包在第i+1级单元内混叠。当有数据包从第i级单元下行输出至第i+1级时,该数据包会同时输入到第i+2级的控制端,关闭其上行通道,阻止第i+2级向第i+1级上行输出数据包,从而防止了第i+1级内上下行数据包的混叠。反之,当有数据包从第i+2级单元上行输出至第i+1级时,说明第i+2级的控制端一定没有控制信号,即第i级单元没有向第i+1级下行输出数据包,故在第i+1级单元内同样也不会有数据包混叠。这样,每级控制单元只能接收一路输入数据,或上行输入,或下行输入;也只能输出一路数据,或上行输出,或下行输出。
整个缓存器有两个输入端,一个输出端,能同时处理两个到达缓存的数据包。输入端1的优先级较高,输入端2的优先级较低。输入端1分两路,一路直接耦合至输出端,另一路连至第一级控制单元的控制端。输入端2也分两路,分别连至第一级控制单元的下行输入端和第二级单元的控制端。输出端由两路耦合而成,分别来自输入端1和第一级控制单元的上行输出端。当输入端1,2都有数据包到来时,只对来自输入端2的优先级低的数据包进行缓存,对来自输入端1的优先级高的数据包,则直通输出,不缓存。
假设来自输入端1的数据包为packet 1,来自输入端2的数据包为packet 2,原先缓存在第一、二级控制单元之间光纤内的数据包为packet 3。其中packet 3因处于第一、二级控制单元之间,位于整个堆栈式缓存器的最顶端,又称为栈顶数据包。下面就输入端1和输入端2分别有无数据包输入,分四种情况讨论。
如图2,当输入端1、输入端2分别有packet 1、packet 2输入时,packet 1直接耦合至输出端,被直通输出,如虚线所示;packet 2进入第一级控制单元的下行输入端。因packet 1同时还输入到第一级控制单元的控制端,故packet 2进入第一级单元后被下行输出至第二级,如点划线所示。另外因packet 2还输入到第二级控制单元的控制端,原先缓存在第一、二级控制单元之间的栈顶数据包packet 3在进入第二级单元后,被下行输出至第三级,存储深度加深1层,如实线所示。所以,packet 1被直接输出,packet 2存入1级缓存,packet 3存入2级缓存。将来输出时,packet 2先出栈,packet 3后出栈,符合先入后出,后入先出的堆栈特点。
如图3,当输入端1有数据包packet 1输入,输入端2无数据包输入时,packet 1直接耦合至输出端,直通输出,如虚线所示。另一方面,因第一级单元的控制端有packet 1输入,而第二级单元的控制端无控制信号,原缓存在第一、二级单元间的packet 3进入第二级单元后被上行输出,进入第一级单元后又被下行输出,继续缓存在第一、二级单元间的光纤内,如实线所示。
如图4,当输入端1无数据包输入,输入端2有数据包packet 2输入时,因第一级控制单元的控制端无控制信号,packet 2进入第一级控制单元后被上行输出,离开缓存器,如点划线所示。而另一方面,因packet 2输入到第二级单元的控制端,原栈顶数据包packet3在进入第二级单元后被下行输出至第三级单元,存储深度加深一层,如实线所示。
如图5,当输入端1,2都无数据包输入时,则第一、二级控制单元的控制端都无控制信号,栈顶数据包packet 3在进入第二级单元后被上行输出,进入第一级单元后又被上行输出,离开缓存器,如实线所示。
光控制单元的内部结构如图6所示,由全光单稳态触发器,波长转换器,波分复用器和解复用器组成,有四个数据端和一个控制端。解复用器的波长为λiA的输出端构成整个光控制单元的上行输出端,波长为λiB的输出端构成整个单元的下行输出端。波长转换器的两个输入端分别构成整个单元的上行输入端和下行输入端。数据包从上行输入端或下行输入端输入到控制单元,从上行输出端或下行输出端输出。光单稳态触发器的控制端构成整个光控制单元的控制端。单稳态触发器有两个状态,当控制端无光信号时,处于稳态;当控制端有信号时,处于非稳态。对于第i级单元,稳态时触发器输出波长λiA的直流光;非稳态时,输出波长λiB的直流光。这两个直流光经波分复用器耦合入波长转换器。由前可知,每一级单元的波长转换器只接收上下行输入中的一路。当控制端无控制信号时,触发器处于稳态,输出λiA的直流光,波长转换器把输入数据转换到λiA上,经解复用器上行输出;当控制端有信号时,触发器处于非稳态,输出λiB的直流光,波长转换器把输入数据转换到λiB上,经解复用器下行输出。
光单稳态触发器如图7所示。单稳态触发器由两个耦合在一起的SOA光纤环形激光器组成,SOA(Semiconductor Optical Amplifier,半导体光放大器)作增益介质,隔离器使光单向传输,带通滤波器(BPF:Band Pass Filter)选择波长。SOA 1的偏置电流比SOA2大,故环1的增益比环2高,环1能够激射。SOA 1的输出光经耦合器进入环2,消耗SOA2的载流子,使环2得不到足够的增益,不能激射。这种环1激射,环2被抑制的状态称为触发器的稳态。稳态下环1输出波长λiA的直流光,环2无输出。如果从控制端输入一个直流控制光,则控制光会消耗SOA 1的载流子,使环1的增益减小,从SOA 1耦合到环2的光也会减少。当控制光足够强时,环1不再能抑制环2,环2进入激射态,SOA 2的输出光耦合入SOA 1,和外界控制光一起抑制环1,使其不能激射。这种在外界控制光的协助下,环2激射,环1被抑制的状态称为非稳态。非稳态下环1无输出,环2输出波长λiB的直流光。非稳态下如果移去外界控制光,SOA 2的输出光并不足以消耗SOA 1内的载流子,系统又会回到环1激射,环2被抑制的稳态。
全光波长转换器的结构如图8所示,其两个输入端分别构成整个光控制单元的上下行输入端。由前所述,每级控制单元只能同时接收上下行输入中的一路,故图8中的上下行输入端被耦合在一起,进入环行器。从单稳态触发器输出的直流光(λiA/λiB)经隔离器后进入SOA,在SOA中,输入数据的幅度信息被交叉增益调制效应转化到波长为λiA或λiB的直流光上,经环行器输出。滤波器、偏振控制器和偏振分束棱镜用来减小噪声。这样,输入数据携带的幅度信息就被转化到了波长为λiA或λiB的直流光上。同时,由于交叉增益调制有逻辑取反功能,输入数据和输出数据是极性相反的。观察图1可知,一个数据包从进入缓存器到最后输出,总是经过奇数次波长转换,也即经过了奇数次取反,所以最终从缓存器输出的数据与输入数据是极性相反的,故第一级控制单元的上行输出端要加一个波长转换器或逻辑反向门,将取反的数据翻转过来,如图9所示。
前面指出,在该缓存器中,第i级控制单元的下行输出端连接到第i+2级单元的控制端,利用数据包本身作为控制信号,无需外加控制信号。但考虑到控制信号的时间长度应略大于数据包长,且数据包中的连0码可能会使控制失效,有必要对控制信号做预处理,如图10所示。预处理的目的有两项:(1)在时域上拉长控制信号长度;(2)消除数据包中的连0码。本发明提出两种控制信号预处理的方案,一种利用马赫曾德尔(Mach-Zehnder)干涉仪,如图11,另一种利用全光双稳态触发器,如图12。第一种方案如图11,数据包进入马赫曾德尔干涉仪后被分成两路,分别是参考臂和延时臂,延时臂中插入一段光纤延时线,然后两臂耦合在一起。假设数据包长L,延时臂引入的延时为D(D<L),则两路数据耦合后得到的控制信号长D+L,比数据包略长。但是,这种方案并不能解决数据包中连0码的问题。第二种方案如图12,把数据包和延时以后的数据包分别输入到双稳态触发器的两个控制端,用双稳态触发器的一路输出作控制信号。双稳态触发器的结构与前面所述单稳态触发器完全一致,只是两个SOA的偏置电流一样,使两个环的增益基本相等,这样就可以有两个稳态。图12中,双稳态触发器的控制端set 1先收到数据包,触发器被置到稳态1,输出一个直流光。数据包结束后,双稳态触发器保持在稳态1,继续输出该直流光。当延时数据包进入控制端set 2时,触发器被置到稳态2,输出直流光停止。这样得到的控制信号是一个方波,不含有0码,而且其长度略大于数据包长度。假设数据包长L,延时为D(D略大于L),则控制信号的长度也为D。
综上所述,本发明提出的基于级联控制单元的堆栈式全光缓存器具有以下特点:
1.对于优先级高的数据包直接输出,不缓存。对于优先级低的数据包,根据有无数据冲突决定是否进行缓存。
2.各级控制单元只能同时从上行输入端或下行输入端中的一路接收数据,防止了上下行输入数据的混叠。
3.各级控制单元只能同时从上行输出端或下行输出端中的一路输出数据,或上行输出,或下行输出,由控制端有无信号决定。
4.整个缓存是一种先入后出,后入先出的堆栈结构,先存入的数据包存储深度大,后存入的数据包存储深度小。
5.系统复杂度只和存储容量成线性关系,可以很方便的扩大存储容量,而不显著的增加系统复杂度。
Claims (7)
1.堆栈式全光缓存器,含有由光单稳态触发器,波分复用器MUX,波长转换器和解复用器DEMUX依次连接而成的光控制单元,每个光控制单元有四个数据端和一个控制端,其特征在于:所述堆栈式全光缓存器由多个所述光控制单元级联而成,是一种先入后出,后入先出的堆栈式存储结构,其中:
所述解复用器DEMUX的波长为λiA的输出端构成所述光控制单元的上行输出端,而另一个波长为λiB的输出端构成所述光控制单元的下行输出端;所述波长转换器的两个输入端构成所述光控制单元的上行输入端和下行输入端;上述四个数据端口构成所述光控制单元的四个数据端;数据包从所述上行输入端或下行输入端输入到光控制单元,从上行输出端或下行输出端输出;所述光单稳态触发器的控制端构成所述光控制单元的控制端,当控制端无信号时,进入光控制单元的数据包从上行输出端输出,反之则从下行输出端输出;
所述全光缓存器有两个输入端和一个输出端,输入端(1)的优先级高,输入端(2)的优先级低;所述输入端(1)分两路,一路直接耦合至所述输出端,另一路连至第一级光控制单元的控制端;所述输入端(2)也分两路,分别连至第一级光控制单元的下行输入端和第二级光控制单元的控制端;所述输出端由两路耦合而成,分别来自所述输入端(1)和第一级光控制单元的上行输出端;
在所述堆栈式全光缓存器中,任意第i级光控制单元的下行输出端经光纤延时后连接至第i+1级的下行输入端,形成一级缓存,依次逐级向下递推,构成各级缓存,并形成下行通道;第i+1级的上行输出端直接与第i级的上行输入端相连,依次逐级向上递推,构成上行通道;任意第i级光控制单元的下行输出端经光纤延时后,除了连接至第i+1级的下行输入端外,还输入到第i+2级的控制端;当有数据包从第i级光控制单元下行输出至第i+1级时,所述数据包会同时输入到第i+2级的控制端,关闭其上行通道,阻止第i+2级向第i+1级上行输出数据包,防止第i+1级光控制单元内数据包混叠;反之,当有数据包从第i+2级光控制单元上行输出至第i+1级时,说明第i+2级的控制端一定没有控制信号,即第i级没有向第i+1级下行输出数据包,故第i+1级内同样也不会有数据包混叠。
2.根据权利要求1所述的堆栈式全光缓存器,其特征在于:当所述输入端(1)、输入端(2)分别有数据包(packet 1)、数据包(packet 2)输入时,所述(packet 1)直接耦合至输出端,直通输出,所述(packet 2)进入第一级光控制单元的下行输入端;因所述(packet1)同时输入到所述第一级光控制单元的控制端,故(packet 2)进入第一级光控制单元后被下行输出至第二级,另外,所述(packet 2)还同时输入到第二级光控制单元的控制端,原先缓存在第一、二级光控制单元之间光纤内的栈顶数据包(packet 3)进入第二级光控制单元后,被下行输出至第三级,存储深度加深1层。
3.根据权利要求1所述的堆栈式全光缓存器,其特征在于:当所述输入端(1)有数据包(packet 1)输入,输入端(2)无数据包输入时,所述(packet 1)直接耦合至输出端,直通输出,另一方面,因所述第一级光控制单元的控制端有(packet 1)输入,而所述第二级光控制单元的控制端无控制信号,所述原缓存在第一、二级之间的栈顶数据包(packet 3)进入第二级光控制单元后被上行输出,进入第一级光控制单元后又被下行输出,继续缓存在第一、二级之间的光纤内。
4.根据权利要求1所述的堆栈式全光缓存器,其特征在于:当所述输入端(1)无数据包输入,输入端(2)有数据包(packet 2)输入时,因第一级光控制单元的控制端无信号,所述(packet 2)进入第一级光控制单元后被上行输出,离开缓存器;另一方面,因所述(packet2)输入到第二级光控制单元的控制端,所述原栈顶数据包(packet 3)进入第二级光控制单元后被下行输出至第三级,存储深度加深一层。
5.根据权利要求1所述的堆栈式全光缓存器,其特征在于:当所述输入端(1),(2)都无数据包输入时,所述第一、二级光控制单元的控制端都无信号,所述栈顶数据包(packet 3)进入第二级光控制单元后被上行输出,进入第一级光控制单元后又被上行输出,离开缓存器。
6.根据权利要求1所述的堆栈式全光缓存器,其特征在于:所述控制信号需要预处理,控制信号预处理模块由马赫曾德尔干涉仪或者全光双稳态触发器构成。
7.根据权利要求1所述的堆栈式全光缓存器,其特征在于:从所述第一级光控制单元的上行输出端输出的数据包需要经一个波长转换器,逻辑翻转以后才能输出。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200810119674 CN101350672B (zh) | 2008-09-05 | 2008-09-05 | 堆栈式全光缓存器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200810119674 CN101350672B (zh) | 2008-09-05 | 2008-09-05 | 堆栈式全光缓存器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101350672A true CN101350672A (zh) | 2009-01-21 |
CN101350672B CN101350672B (zh) | 2011-03-30 |
Family
ID=40269286
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200810119674 Expired - Fee Related CN101350672B (zh) | 2008-09-05 | 2008-09-05 | 堆栈式全光缓存器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101350672B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101610435B (zh) * | 2009-07-17 | 2012-05-16 | 清华大学 | 队列式全光缓存器 |
CN102801613A (zh) * | 2012-07-11 | 2012-11-28 | 武汉邮电科学研究院 | 光学堆栈装置及基于该装置的光学队列装置 |
WO2016095164A1 (zh) * | 2014-12-18 | 2016-06-23 | 华为技术有限公司 | 一种光存储器及其控制方法 |
CN110113193A (zh) * | 2019-04-25 | 2019-08-09 | 上海腾焊智能科技有限公司 | 基于分级代理的数据传输方法、系统及介质 |
-
2008
- 2008-09-05 CN CN 200810119674 patent/CN101350672B/zh not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101610435B (zh) * | 2009-07-17 | 2012-05-16 | 清华大学 | 队列式全光缓存器 |
CN102801613A (zh) * | 2012-07-11 | 2012-11-28 | 武汉邮电科学研究院 | 光学堆栈装置及基于该装置的光学队列装置 |
CN102801613B (zh) * | 2012-07-11 | 2015-04-08 | 武汉邮电科学研究院 | 光学堆栈装置及基于该装置的光学队列装置 |
WO2016095164A1 (zh) * | 2014-12-18 | 2016-06-23 | 华为技术有限公司 | 一种光存储器及其控制方法 |
CN105899984A (zh) * | 2014-12-18 | 2016-08-24 | 华为技术有限公司 | 一种光存储器及其控制方法 |
CN105899984B (zh) * | 2014-12-18 | 2019-02-12 | 华为技术有限公司 | 一种光存储器及其控制方法 |
CN110113193A (zh) * | 2019-04-25 | 2019-08-09 | 上海腾焊智能科技有限公司 | 基于分级代理的数据传输方法、系统及介质 |
Also Published As
Publication number | Publication date |
---|---|
CN101350672B (zh) | 2011-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5018130A (en) | High-speed optical packet switching system using optical buffer between incoming and outgoing channels | |
Blumenthal et al. | Photonic packet switches: Architectures and experimental implementations | |
US5377182A (en) | Non-blocking crossbar permutation engine with constant routing latency | |
CN101610435B (zh) | 队列式全光缓存器 | |
US5032010A (en) | Optical serial-to-parallel converter | |
CN110012368A (zh) | 一种兼容波分复用信号的硅基集成化片上多模光交换系统 | |
CN1633108B (zh) | 全光交换网动态可重构多粒度光缓存器 | |
CN101350672B (zh) | 堆栈式全光缓存器 | |
CN1141817C (zh) | 基于光突发交换的多粒度光路由器 | |
US4923267A (en) | Optical fiber shift register | |
US4961621A (en) | Optical parallel-to-serial converter | |
US4922479A (en) | Optical time slot interchanger using one-bit memory cells | |
Misawa et al. | Broadcast-and-select photonic ATM switch with frequency division multiplexed output buffers | |
CN100547445C (zh) | 全光网络中快速动态可配置光分组缓存器 | |
CN204203498U (zh) | 一种模块化可扩展的全光路由器 | |
CN204203497U (zh) | 一种模块化可扩展的波长和空间全光路由器 | |
CN104297853A (zh) | 模块化的波长和空间全光路由器 | |
CN101448183A (zh) | 一种用于变长光分组的自适应弹性环光缓存器 | |
JP3019756B2 (ja) | Add/drop方法と同期方法 | |
Bowers et al. | Optical buffering and switching for optical packet switching | |
US6519058B1 (en) | Multiwave optical buffer using loop mirror | |
CN219039532U (zh) | 一种全光移位寄存器 | |
US9398354B2 (en) | Integrated assembly for switching optical signals | |
Van Caenegem et al. | Internal connectivity of optical crossconnects in opaque networks | |
KR100273064B1 (ko) | 루프 미러를 이용한 광버퍼 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110330 Termination date: 20160905 |
|
CF01 | Termination of patent right due to non-payment of annual fee |