CN110190514A - 一种vcsel芯片制备方法 - Google Patents

一种vcsel芯片制备方法 Download PDF

Info

Publication number
CN110190514A
CN110190514A CN201910482070.8A CN201910482070A CN110190514A CN 110190514 A CN110190514 A CN 110190514A CN 201910482070 A CN201910482070 A CN 201910482070A CN 110190514 A CN110190514 A CN 110190514A
Authority
CN
China
Prior art keywords
source
seconds
passed
gaas layers
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910482070.8A
Other languages
English (en)
Other versions
CN110190514B (zh
Inventor
田宇
韩效亚
吴真龙
杜石磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Qian Zhao Semiconductor Technology Co Ltd
Xiamen Changelight Co Ltd
Original Assignee
Xiamen Qian Zhao Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Qian Zhao Semiconductor Technology Co Ltd filed Critical Xiamen Qian Zhao Semiconductor Technology Co Ltd
Priority to CN201910482070.8A priority Critical patent/CN110190514B/zh
Publication of CN110190514A publication Critical patent/CN110190514A/zh
Application granted granted Critical
Publication of CN110190514B publication Critical patent/CN110190514B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32316—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm comprising only (Al)GaAs

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本发明提供一种VCSEL芯片制备方法，针对N型DBR层，通过先关Al源和Ga源，仅通AsH3生长60‑300秒，对表面进行处理，留下晶体质量较好的外延层，使得界面更清晰；并通过先通入3‑180秒的SiH4，在外延层表面形成一定的聚合物，形成高浓度Si掺，改变原有位错方向；再通入Al源和Ga源，形成高浓度Si掺，降低势垒结；先关Al源和Ga源，3‑180秒后再关SiH4，在表面形成一定的聚合物，形成高浓度Si掺，再次改变位错方向；然后关Al源和Ga源，仅通AsH3再次对表面进行处理。对于每一个势垒结，都通过上述方式改善界面，降低势垒结，进而降低电阻。并且通过Si和C互抢位置以降低C本底杂质。

Description

一种VCSEL芯片制备方法
技术领域
本发明涉及VCSEL技术领域，尤其涉及一种VCSEL芯片制备方法。
背景技术
VCSEL，全名为垂直腔面发射激光器(Vertical Cavity Surface EmittingLaser)，以砷化镓半导体材料为基础研制，有别于LED(发光二极管)和LD(Laser Diode，激光二极管)等其他光源，具有体积小、圆形输出光斑、单纵模输出、阈值电流小、价格低廉、易集成为大面积阵列等优点，广泛应用于光通信、光互连、光存储等领域。
现有的VCSEL芯片，通常存在本底杂质浓度高、Al0.1GaAs和Al0.9GaAs之间产生较高的势垒结等问题。
发明内容
有鉴于此，本发明的目的为：提供一种VCSEL芯片制备方法，能够降低VCSEL芯片的本底掺杂浓度、势垒结和电阻。
本发明采用的技术方案为：
一种VCSEL芯片制备方法，包括：
在衬底上由下至上依次生长N型DBR层、有源层和P型DBR层；
所述N型DBR层的生长过程包括：
步骤A01、通入AsH3，生长60-300秒；
步骤A02、通入Al源和Ga源生长第一Al0.9GaAs层；
步骤A03、关Al源和Ga源，生长60-300秒；
步骤A04、通入SiH4，3-180秒后通入Al源和Ga源，生长第二Al0.9GaAs层；
步骤A05、关Al源和Ga源，3-180秒后关SiH4，生长60-300秒；
步骤A06、通入Al源和Ga源生长第一Al0.1GaAs层；
步骤A07、关Al源和Ga源，生长60-300秒；
步骤A08、通入SiH4，3-180秒后通入Al源和Ga源，生长第二Al0.1GaAs层；
步骤A09、关Al源和Ga源，3-180秒后关SiH4，生长60-300秒；
步骤A10、通入Al源和Ga源生长第一Al0.1GaAs层；
步骤A11、关Al源和Ga源，生长60-300秒；
步骤A12、通入SiH4，3-180秒后通入Al源和Ga源，生长第二Al0.1GaAs层；
步骤A13、关Al源和Ga源，3-180秒后关SiH4，生长60-300秒；
步骤A15、通入Al源和Ga源生长第一Al0.9GaAs层；
步骤A16、关Al源和Ga源，生长60-300秒；
步骤A17、通入SiH4，3-180秒后通入Al源和Ga源，生长第二Al0.9GaAs层；
步骤A18、关Al源和Ga源，3-180秒后关SiH4，生长60-300秒；
步骤A19、通入Al源和Ga源生长第一Al0.9GaAs层；
所述第一Al0.9GaAs层和所述第一Al0.1GaAs层的掺杂浓度分别为(7E17-5E18)cm-3，所述第二Al0.9GaAs层和所述第二Al0.1GaAs层的掺杂浓度分别为(5E18-3E19)cm-3，包括端点值。
进一步的，所述第二Al0.9GaAs层和所述第二Al0.1GaAs层的厚度分别为3-15nm，包括端点值。
进一步的，所述步骤A06中，采用生长余弦DBR的方式生长第一Al0.1GaAs层，所述步骤A15中，采用生长余弦DBR的方式生长第一Al0.9GaAs层。
进一步的，所述P型DBR层的生长过程包括：
步骤B01、通入AsH3，生长60-300秒；
步骤B02、通入Al源和Ga源生长第三Al0.9GaAs层；
步骤B03、关Al源和Ga源，生长60-300秒；优选生长3分钟；
步骤B04、通入CCl4，3-180秒后通入Al源和Ga源，生长第四Al0.9GaAs层；
步骤B05、关Al源和Ga源，3-180秒后关CCl4，生长60-300秒；
步骤B06、通入Al源和Ga源生长第三Al0.1GaAs层；
步骤B07、关Al源和Ga源，生长60-300秒；
步骤B08、通入CCl4，3-180秒后通入Al源和Ga源，生长第四Al0.1GaAs层；
步骤B09、关Al源和Ga源，3-180秒后关CCl4，生长60-300秒；
步骤B10、通入Al源和Ga源生长第三Al0.1GaAs层；
步骤B11、关Al源和Ga源，生长60-300秒；
步骤B12、通入CCl4，3-180秒后通入Al源和Ga源，生长第四Al0.1GaAs层；
步骤B13、关Al源和Ga源，3-180秒后关CCl4，生长60-300秒；
步骤B15、通入Al源和Ga源生长第三Al0.9GaAs层；
步骤B16、关Al源和Ga源，生长60-300秒；
步骤B17、通入CCl4，3-180秒后通入Al源和Ga源，生长第四Al0.9GaAs层；
步骤B18、关Al源和Ga源，3-180秒后关CCl4，生长60-300秒；
步骤B19、通入Al源和Ga源生长第三Al0.9GaAs层；
所述第一Al0.9GaAs层和所述第一Al0.1GaAs层的掺杂浓度分别为(7E17-5E18)cm-3，所述第二Al0.9GaAs层和所述第二Al0.1GaAs层的掺杂浓度分别为(5E18-3E19)cm-3，包括端点值。
进一步的，所述第四Al0.9GaAs层和所述第四Al0.1GaAs层的厚度分别为3-15nm，包括端点值。
进一步的，所述步骤B06中，采用生长余弦DBR的方式生长第三Al0.1GaAs层，所述步骤B15中，采用生长余弦DBR的方式生长第三Al0.9GaAs层。
进一步的，生长所述N型DBR层之前，还包括：在衬底上生长缓冲层，所述N型DBR层设于所述缓冲层远离所述衬底的一侧。
进一步的，生长所述N型DBR层之后，生长所述有源层之前，还包括：由下至上依次生长第一限制层和第一波导层；生长所述有源层之后，生长所述P型DBR层之前，还包括：有下至上依次生长第二波导层、第二限制层和氧化层；生长所述P型DBR层之前，还包括：在所述P型DBR层上生长保护层。
进一步的，所述缓冲层的厚度为10-25nm，所述N型DBR层的厚度为3-6um，优选为4um；所述第一限制层和第二限制层的厚度分别为40-90nm，优选为60nm；所述第一波导层和第二波导层的厚度分别为40-80nm，优选为50nm；氧化层的厚度为10-100nm，优选为100nm；P型DBR层的厚度为2-5um，优选为3um；所述保护层的厚度为10-100nm，优选为20nm。
上述“生长60-300秒”优选为：生长3分钟；上述“3-180秒后通入Al源和Ga源”优选为：30秒后通入Al源和Ga源；上述“3-180秒后关SiH4”优选为：30秒后关SiH4；上述“3-180秒后关CCl4”优选为：30秒后关CCl4。
本发明的有益效果在于：生长过程中，通过关Al源和Ga源生长60-300秒，即仅通AsH3生长60-300秒，对表面进行处理，留下晶体质量较好的外延层，使得界面更清晰；通过先通入SiH43-180秒，在外延层表面形成一定的聚合物，形成高浓度Si掺，使其传统位错在一定程度上改变原来的方向；再通入Al源和Ga源，形成高浓度Si掺，降低势垒结；先关Al源和Ga源，3-180秒后再关SiH4，在表面形成一定的聚合物，形成高浓度Si掺，使其传统位错在一定程度上改变原来的方向；然后关Al源和Ga源，仅通AsH3生长60-300秒对表面进行处理，留下晶体质量较好的外延层，界面更加清晰。对于每一个势垒结，都通过上述生长方式改善界面，降低势垒结，进而降低电阻。另外，一般生长腔室都存在C本底杂质，本发明通过Si和C互抢位置，从而达到降低C本底的目的，有效解决了由于高Al组分造成的高本底现象。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例的VCSEL芯片制备方法制得的N型DBR层的结构示意图；
图2为本发明实施例的VCSEL芯片制备方法制得的P型DBR层的结构示意图；
图3为本发明实施例的VCSEL芯片制备方法制得的VCSEL芯片的结构示意图。
1、衬底；2、缓冲层；3、N型DBR层；301、第一Al0.9GaAs层；302、第二Al0.9GaAs层；303、第一Al0.1GaAs层；304、第二Al0.1GaAs层；4、第一限制层；5、第一波导层；6、有源层；7、第二波导层；8、第二限制层；9、氧化层；10、P型DBR层；1001、第三Al0.9GaAs层；1002、第四Al0.9GaAs层；1003、第三Al0.1GaAs层；1004、第四Al0.1GaAs层；11、保护层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种VCSEL芯片制备方法，包括如下步骤：
步骤一、在衬底1上生长厚度为10-25nm的缓冲层2，其生长温度为600-700℃，生长压力为50mbar；所述衬底1为GaAs衬底，所述缓冲层2为GaAs缓冲层；
步骤二、在所述缓冲层2背离所述衬底1的一侧生长厚度为4um的N型DBR层3，其生长温度为650-800℃，生长压力50mbar，具体的生长过程依次包括如下步骤A01-A19，制得的N型DBR层的结构示意图如图1所示；
步骤A01、通入AsH3，生长3分钟；
步骤A02、通入Al源和Ga源生长Si掺杂浓度为(7E17-5E18)cm-3的第一Al0.9GaAs层301；
步骤A03、关Al源和Ga源，在仅通AsH3的环境下生长3分钟；
步骤A04、通入浓度为(5E18-3E19)cm-3的SiH4，30秒后通入Al源和Ga源，生长厚度为3-15nm、Si掺杂浓度为(5E18-3E19)cm-3的第二Al0.9GaAs层302；
步骤A05、关Al源和Ga源，30秒后关SiH4，在仅通AsH3的环境下生长3分钟；
步骤A06、通入Al源和Ga源，通过生长余弦DBR将Al组分降到0.1，形成Si掺杂浓度为(7E17-5E18)cm-3的第一Al0.1GaAs层303；
步骤A07、关Al源和Ga源，在仅通AsH3的环境下生长3分钟；
步骤A08、通入浓度为(5E18-3E19)cm-3的SiH4，30秒后通入Al源和Ga源，生长厚度为3-15nm、Si掺杂浓度为(5E18-3E19)cm-3的第二Al0.1GaAs层304；
步骤A09、关Al源和Ga源，30秒后关SiH4，在仅通AsH3的环境下生长3分钟；
步骤A10、通入Al源和Ga源生长Si掺杂浓度为(7E17-5E18)cm-3的第一Al0.1GaAs层303；
步骤A11、关Al源和Ga源，在仅通AsH3的环境下生长3分钟；
步骤A12、通入浓度为(5E18-3E19)cm-3的SiH4，30秒后通入Al源和Ga源，生长厚度为3-15nm、Si掺杂浓度为(5E18-3E19)cm-3的第二Al0.1GaAs层304；
步骤A13、关Al源和Ga源，30秒后关SiH4，在仅通AsH3的环境下生长3分钟；
步骤A15、通入Al源和Ga源，通过生长余弦DBR将Al组分升到0.9，形成Si掺杂浓度为(7E17-5E18)cm-3的生长第一Al0.9GaAs层301；
步骤A16、关Al源和Ga源，在仅通AsH3的环境下生长3分钟；
步骤A17、通入浓度为(5E18-3E19)cm-3的SiH4，30秒后通入Al源和Ga源，生长厚度为3-15nm、Si掺杂浓度为(5E18-3E19)cm-3的第二Al0.9GaAs层302；
步骤A18、关Al源和Ga源，30秒后关SiH4，在仅通AsH3的环境下生长3分钟；
步骤A19、通入Al源和Ga源生长Si掺杂浓度为(7E17-5E18)cm-3的第一Al0.9GaAs层301；本步骤也可为返回至A02，循环生长多个周期，生长周期为30-50个周期。
步骤三、在所述N型DBR层3背离所述缓冲层2的一侧生长厚度为60nm的第一限制层4，其生长温度为650-800℃，生长压力50mbar。
步骤四、在所述第一限制层4背离所述N型DBR层3的一侧生长厚度为50nm的第一波导层5，其生长温度为650-800℃，生长压力50mbar。
步骤五、在所述第一波导层5背离所述第一限制层4的一侧生长厚度为45nm的有源层6，其生长温度为650-800℃，生长压力50mbar。
步骤六、在所述有源层6背离所述第一限制层5的一侧生长厚度为50nm的第二波导层7，其生长温度为650-800℃，生长压力50mbar。
步骤七、在所述第二波导层7背离所述有源层6的一侧生长厚度为60nm的第二限制层8，其生长温度为650-800℃，生长压力50mbar。
步骤八、在所述第二限制层8背离所述第二波导层7的一侧生长厚度为100nm的氧化层9，其生长温度为650-800℃，生长压力50mbar。
步骤九、在所述氧化层9背离所述第二限制层8的一侧生长厚度为3um的P型DBR层10，其生长温度为650-800℃，生长压力50mbar，具体的生长过程依次包括如下步骤B01-B19，制得的P型DBR层的结构示意图如图2所示；
步骤B01、通入AsH3，生长3分钟；
步骤B02、通入Al源和Ga源生长C掺杂浓度为(7E17-5E18)cm-3的第三Al0.9GaAs层1001；
步骤B03、关Al源和Ga源，在仅通AsH3的环境下生长3分钟；
步骤B04、通入浓度为(5E18-3E19)cm-3的CCl4，30秒后通入Al源和Ga源，生长厚度为3-15nm、C掺杂浓度为(5E18-3E19)cm-3的第四Al0.9GaAs层1002；
步骤B05、关Al源和Ga源，30秒后关CCl4，在仅通AsH3的环境下生长3分钟；
步骤B06、通入Al源和Ga源，通过生长余弦DBR将Al组分降到0.1，形成C掺杂浓度为(7E17-5E18)cm-3的第三Al0.1GaAs层1003；
步骤B07、关Al源和Ga源，在仅通AsH3的环境下生长3分钟；
步骤B08、通入浓度为(5E18-3E19)cm-3的CCl4，30秒后通入Al源和Ga源，生长厚度为3-15nm、C掺杂浓度为(5E18-3E19)cm-3的第四Al0.1GaAs层1004；
步骤B09、关Al源和Ga源，30秒后关CCl4，在仅通AsH3的环境下生长3分钟；
步骤B10、通入Al源和Ga源生长C掺杂浓度为(7E17-5E18)cm-3的第三Al0.1GaAs层1003；
步骤B11、关Al源和Ga源，在仅通AsH3的环境下生长3分钟；
步骤B12、通入浓度为(5E18-3E19)cm-3的CCl4，30秒后通入Al源和Ga源，生长厚度为3-15nm、C掺杂浓度为(5E18-3E19)cm-3的第四Al0.1GaAs层1004；
步骤B13、关Al源和Ga源，30秒后关CCl4，在仅通AsH3的环境下生长3分钟；
步骤B15、通入Al源和Ga源，通过生长余弦DBR将Al组分升到0.9，形成C掺杂浓度为(7E17-5E18)cm-3的生长第三Al0.9GaAs层1001；
步骤B16、关Al源和Ga源，在仅通AsH3的环境下生长3分钟；
步骤B17、通入浓度为(5E18-3E19)cm-3的CCl4，30秒后通入Al源和Ga源，生长厚度为3-15nm、C掺杂浓度为(5E18-3E19)cm-3的第四Al0.9GaAs层1002；
步骤B18、关Al源和Ga源，30秒后关CCl4，在仅通AsH3的环境下生长3分钟；
步骤B19、通入Al源和Ga源生长C掺杂浓度为(7E17-5E18)cm-3的第三Al0.9GaAs层1003；本步骤也可为返回至B02，循环生长多个周期，生长周期为30-50个周期。
步骤十、在所述P型DBR层10背离所述氧化层9的一侧生长厚度为20nm的保护层11，所述保护层11为P-GaAs保护层，其生长温度为650-800℃，生长压力50mbar。采用本实施例的方法制得的VCSEL芯片结构示意图如图3所示。
需要说明的是，上述实施例中各范围在均包括端点值。
本实施例提供的VCSEL芯片制备方法，其N型DBR层，对于每一个势垒结，都采用先仅通AsH3生长3分钟来改善界面；然后通30秒浓度为(5E18-3E19)的SiH4以在表面形成聚合物，形成高浓度Si掺，改变原有位错方向，再通Al源和Ga源，生长较薄(3-15nm)且高浓度((5E18-3E19)cm-3)Si掺的AlGaAs层，以降低势垒结，进而降低电阻；并且通过先关Al源和Ga源，30秒后再关SiH4，使表面再次形成一定的聚合物，形成高浓度Si掺，再次改变位错方向；再通过关Al源和Ga源，仅通AsH3生长3分钟，对表面进行处理，同时留下晶体质量较好的外延层以改善界面。从而达到改善界面、降低势垒结、降低电阻的效果。
同理，对于N性DBR层的每一个势垒结，也通过仅通AsH3生长3分钟的方式改善界面；形成薄且高浓度C掺的AlGaAs层以降低势垒结，进而降低电阻。
进一步的，N型DBR层的生长过程中，由于Si和C互抢位置，从而达到降低C本底的效果。
综上所述，本发明提供的VCSEL芯片制备方法，能够有效改善外延层界面、降低势垒结、电阻以及C本底。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (9)

1.一种VCSEL芯片制备方法，其特征在于，包括：
在衬底上由下至上依次生长N型DBR层、有源层和P型DBR层；
所述N型DBR层的生长过程包括：
步骤A01、通入AsH3；
步骤A02、通入Al源和Ga源生长第一Al0.9GaAs层；
步骤A03、关Al源和Ga源，生长60-300秒；
步骤A04、通入SiH4，3-180秒后通入Al源和Ga源，生长第二Al0.9GaAs层；
步骤A05、关Al源和Ga源，3-180秒后关SiH4，生长60-300秒；
步骤A06、通入Al源和Ga源生长第一Al0.1GaAs层；
步骤A07、关Al源和Ga源，生长60-300秒；
步骤A08、通入SiH4，3-180秒后通入Al源和Ga源，生长第二Al0.1GaAs层；
步骤A09、关Al源和Ga源，3-180秒后关SiH4，生长60-300秒；
步骤A10、通入Al源和Ga源生长第一Al0.1GaAs层；
步骤A11、关Al源和Ga源，生长60-300秒；
步骤A12、通入SiH4，3-180秒后通入Al源和Ga源，生长第二Al0.1GaAs层；
步骤A13、关Al源和Ga源，3-180秒后关SiH4，生长60-300秒；
步骤A15、通入Al源和Ga源生长第一Al0.9GaAs层；
步骤A16、关Al源和Ga源，生长60-300秒；
步骤A17、通入SiH4，3-180秒后通入Al源和Ga源，生长第二Al0.9GaAs层；
步骤A18、关Al源和Ga源，3-180秒后关SiH4，生长60-300秒；
步骤A19、通入Al源和Ga源生长第一Al0.9GaAs层；
所述第一Al0.9GaAs层和所述第一Al0.1GaAs层的掺杂浓度分别为(7E17-5E18)cm-3，所述第二Al0.9GaAs层和所述第二Al0.1GaAs层的掺杂浓度分别为(5E18-3E19)cm-3，包括端点值。
2.根据权利要求1所述的VCSEL芯片制备方法，其特征在于，所述第二Al0.9GaAs层和所述第二Al0.1GaAs层的厚度分别为3-15nm，包括端点值。
3.根据权利要求1所述的VCSEL芯片制备方法，其特征在于，所述步骤A06中，采用生长余弦DBR的方式生长第一Al0.1GaAs层，所述步骤A15中，采用生长余弦DBR的方式生长第一Al0.9GaAs层。
4.根据权利要求1所述的VCSEL芯片制备方法，其特征在于，所述P型DBR层的生长过程包括：
步骤B01、通入AsH3；
步骤B02、通入Al源和Ga源生长第三Al0.9GaAs层；
步骤B03、关Al源和Ga源，生长60-300秒；
步骤B04、通入CCl4，3-180秒后通入Al源和Ga源，生长第四Al0.9GaAs层；
步骤B05、关Al源和Ga源，3-180秒后关CCl4，生长60-300秒；
步骤B06、通入Al源和Ga源生长第三Al0.1GaAs层；
步骤B07、关Al源和Ga源，生长60-300秒；
步骤B08、通入CCl4，3-180秒后通入Al源和Ga源，生长第四Al0.1GaAs层；
步骤B09、关Al源和Ga源，3-180秒后关CCl4，生长60-300秒；
步骤B10、通入Al源和Ga源生长第三Al0.1GaAs层；
步骤B11、关Al源和Ga源，生长60-300秒；
步骤B12、通入CCl4，3-180秒后通入Al源和Ga源，生长第四Al0.1GaAs层；
步骤B13、关Al源和Ga源，3-180秒后关CCl4，生长60-300秒；
步骤B15、通入Al源和Ga源生长第三Al0.9GaAs层；
步骤B16、关Al源和Ga源，生长60-300秒；
步骤B17、通入CCl4，3-180秒后通入Al源和Ga源，生长第四Al0.9GaAs层；
步骤B18、关Al源和Ga源，3-180秒后关CCl4，生长60-300秒；
步骤B19、通入Al源和Ga源生长第三Al0.9GaAs层；
所述第一Al0.9GaAs层和所述第一Al0.1GaAs层的掺杂浓度分别为(7E17-5E18)cm-3，所述第二Al0.9GaAs层和所述第二Al0.1GaAs层的掺杂浓度分别为(5E18-3E19)cm-3，包括端点值。
5.根据权利要求4所述的VCSEL芯片制备方法，其特征在于，所述第四Al0.9GaAs层和所述第四Al0.1GaAs层的厚度分别为3-15nm，包括端点值。
6.根据权利要求5所述的VCSEL芯片制备方法，其特征在于，所述步骤B06中，采用生长余弦DBR的方式生长第三Al0.1GaAs层，所述步骤B15中，采用生长余弦DBR的方式生长第三Al0.9GaAs层。
7.根据权利要求1所述的VCSEL芯片制备方法，其特征在于，生长所述N型DBR层之前，还包括：在衬底上生长缓冲层，所述N型DBR层设于所述缓冲层远离所述衬底的一侧。
8.根据权利要求7所述的VCSEL芯片制备方法，其特征在于，生长所述N型DBR层之后，生长所述有源层之前，还包括：由下至上依次生长第一限制层和第一波导层；生长所述有源层之后，生长所述P型DBR层之前，还包括：有下至上依次生长第二波导层、第二限制层和氧化层；生长所述P型DBR层之前，还包括：在所述P型DBR层上生长保护层。
9.根据权利要求8所述的VCSEL芯片制备方法，其特征在于，所述缓冲层的厚度为10-25nm，所述N型DBR层的厚度为3-6um，所述第一限制层和第二限制层的厚度分别为40-90nm，所述第一波导层和第二波导层的厚度分别为40-80nm，氧化层的厚度为10-100nm，P型DBR层的厚度为2-5um，所述保护层的厚度为10-100nm。
CN201910482070.8A 2019-06-04 2019-06-04 一种vcsel芯片制备方法 Active CN110190514B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910482070.8A CN110190514B (zh) 2019-06-04 2019-06-04 一种vcsel芯片制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910482070.8A CN110190514B (zh) 2019-06-04 2019-06-04 一种vcsel芯片制备方法

Publications (2)

Publication Number Publication Date
CN110190514A true CN110190514A (zh) 2019-08-30
CN110190514B CN110190514B (zh) 2020-03-24

Family

ID=67720240

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910482070.8A Active CN110190514B (zh) 2019-06-04 2019-06-04 一种vcsel芯片制备方法

Country Status (1)

Country Link
CN (1) CN110190514B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022208A (ja) * 1998-06-26 2000-01-21 Sony Corp 化合物半導体の成長方法
US20030048824A1 (en) * 2001-08-10 2003-03-13 Tatsuyuki Shinagawa Vertical cavity surface emitting semiconductor laser device
US20030156611A1 (en) * 2002-02-21 2003-08-21 Hoki Kwon GaAs/Al(Ga)As distributed bragg reflector on InP
JP2008098335A (ja) * 2006-10-11 2008-04-24 Fuji Xerox Co Ltd 面発光型半導体レーザおよびその製造方法
CN101388430A (zh) * 2008-10-27 2009-03-18 厦门乾照光电有限公司 一种改良电流扩展层结构的高效发光二极管及其制造方法
CN201626981U (zh) * 2009-09-02 2010-11-10 中国科学院半导体研究所 一种化学气相淀积外延设备用的进气装置
CN102174708A (zh) * 2006-04-14 2011-09-07 应用材料股份有限公司 复合氮化物半导体结构的外延成长
CN103646915A (zh) * 2013-11-28 2014-03-19 上海华力微电子有限公司 SiCN薄膜中C元素的去除方法及监控片再生工艺
CN108091739A (zh) * 2017-12-15 2018-05-29 佛山东燊金属制品有限公司 复合DBR结构AlGaInP发光二极管
CN108233179A (zh) * 2016-12-21 2018-06-29 山东华光光电子股份有限公司 一种无铝波导层的红光半导体激光器结构
CN108598867A (zh) * 2018-06-26 2018-09-28 扬州乾照光电有限公司 Dbr结构芯片及其制备方法
CN109728502A (zh) * 2019-01-08 2019-05-07 扬州乾照光电有限公司 垂直腔面发射激光器外延结构及其制备方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022208A (ja) * 1998-06-26 2000-01-21 Sony Corp 化合物半導体の成長方法
US20030048824A1 (en) * 2001-08-10 2003-03-13 Tatsuyuki Shinagawa Vertical cavity surface emitting semiconductor laser device
US20030156611A1 (en) * 2002-02-21 2003-08-21 Hoki Kwon GaAs/Al(Ga)As distributed bragg reflector on InP
CN102174708A (zh) * 2006-04-14 2011-09-07 应用材料股份有限公司 复合氮化物半导体结构的外延成长
JP2008098335A (ja) * 2006-10-11 2008-04-24 Fuji Xerox Co Ltd 面発光型半導体レーザおよびその製造方法
CN101388430A (zh) * 2008-10-27 2009-03-18 厦门乾照光电有限公司 一种改良电流扩展层结构的高效发光二极管及其制造方法
CN201626981U (zh) * 2009-09-02 2010-11-10 中国科学院半导体研究所 一种化学气相淀积外延设备用的进气装置
CN103646915A (zh) * 2013-11-28 2014-03-19 上海华力微电子有限公司 SiCN薄膜中C元素的去除方法及监控片再生工艺
CN108233179A (zh) * 2016-12-21 2018-06-29 山东华光光电子股份有限公司 一种无铝波导层的红光半导体激光器结构
CN108091739A (zh) * 2017-12-15 2018-05-29 佛山东燊金属制品有限公司 复合DBR结构AlGaInP发光二极管
CN108598867A (zh) * 2018-06-26 2018-09-28 扬州乾照光电有限公司 Dbr结构芯片及其制备方法
CN109728502A (zh) * 2019-01-08 2019-05-07 扬州乾照光电有限公司 垂直腔面发射激光器外延结构及其制备方法

Also Published As

Publication number Publication date
CN110190514B (zh) 2020-03-24

Similar Documents

Publication Publication Date Title
WO2018184287A1 (zh) 基于多孔DBR的InGaN基谐振腔增强型探测器芯片
US11258231B2 (en) GaN-based VCSEL chip based on porous DBR and manufacturing method of the same
Feng et al. On-chip integration of GaN-based laser, modulator, and photodetector grown on Si
CN103296165B (zh) 一种可调控能带的led量子阱结构
TW201320321A (zh) 一種半導體變壓結構和具有其的晶片
CN103500784B (zh) 一种近红外发光二极管的外延结构、生长工艺及芯片工艺
CN110011181A (zh) 晶体管垂直腔面发射激光器及其制备方法
KR20150022814A (ko) 광전 반도체 칩을 위한 활성 영역을 제조하기 위한 방법 및 광전 반도체 칩
CN103681898A (zh) 基于SiO2/Si3N4分布式布拉格反射镜的紫外带通滤波器及制备
JP2003168822A (ja) 発光素子及びその製造方法
CN108233179B (zh) 一种无铝波导层的红光半导体激光器结构
CN105932542B (zh) 一种晶体管垂直腔面发射激光器
JP6060652B2 (ja) 太陽電池及びその製造方法
CN110190514A (zh) 一种vcsel芯片制备方法
CN110165552A (zh) 一种具有高功率的vcsel芯片及其制备方法
CN104638516B (zh) 大晶格失配可调谐量子阱激光器外延芯片的制作方法
CN104269740B (zh) 一种激光器及其制作方法
CN114744485B (zh) 具有Al组分的双波导半导体激光器结构及其制备方法
CN109904723A (zh) 一种纳米线激光器外延结构及其制备方法
CN103367567B (zh) 基于铋元素的非矩形iii-v族半导体量子阱的制备方法
CN209608089U (zh) 晶体管垂直腔面发射激光器
TWI332272B (zh)
CN209561861U (zh) 一种GaAs/AIAs/AIAs布拉格反射镜激光器
CN208272356U (zh) 一种电流导引型vcsel
CN107645121A (zh) 脊形阵列半导体激光器及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant