CN110176975B - 时钟同步装置 - Google Patents

Abstract

本发明涉及一种时钟同步装置，时钟同步装置通过设置级联的第一同步模组和多个第二同步模组，第一同步模组通过等长线缆与多个第二同步模组连接。通过第一同步模组生成同步信号，并将多个同步信号同步转发至多个第二同步模组，同步信号包括同步时钟信号和同步复位信号，从而每一探测器可以同时接收到相同的同步时钟信号和同步复位信号，解决多个探测器时钟同步和复位同步的问题。

Description

时钟同步装置

技术领域

本发明涉及医疗诊断设备技术领域，特别是涉及一种时钟同步装置。

背景技术

PET(Positron Emission Tomography，正电子发射断层成像)成像技术是医学领域比较先进的临床检查影像技术，已经有越来越多的医院开始使用临床PET整机辅助诊断治疗。

在全身PET领域，需要利用多个探测器形成扫描环，PET探测器内部的时序逻辑由时钟信号驱动，每个PET探测器都需要一路时钟信号驱动和一路复位信号以初始化工作状态，如果各个PET探测器使用的时钟信号不同源，或者PET探测器内部的计数器没有在同一时间归零，就会产生PET探测器的工作状态不同步的问题。

传统地，只涉及到单个探测器的PET时钟同步复位装置，无法解决多个探测器时钟同步和复位同步的问题。

发明内容

本申请提供一种时钟同步装置，可以解决多个探测器时钟同步和复位同步的问题。

一种时钟同步装置，所述时钟同步装置包括第一同步模组以及多个第二同步模组；

所述第一同步模组通过等长线缆与多个所述第二同步模组连接，用于生成同步信号，并将多个所述同步信号同步转发至多个所述第二同步模组，所述同步信号包括同步时钟信号和同步复位信号。

在一实施例中，所述第二同步模组通过等长线缆与多个探测器对应连接，用于接收所述同步信号，并将多个所述同步信号同步转发至多个所述探测器。

在一实施例中，所述第一同步模组上还配置有时钟发生装置以及第一分配单元；

所述时钟发生装置与所述第一分配单元连接，用于产生时钟信号，并将所述时钟信号发送至所述第一分配单元；

所述第一分配单元与多个所述第二同步模组连接，用于接收所述时钟信号，并生成同步信号，并将所述同步信号同步转发至多个所述第二同步模组。

在一实施例中，所述第一分配单元包括第一分配电路、复位信号生成装置以及复位信号分发装置；所述第一分配电路分别与复位信号生成装置、复位信号分发装置以及多个所述第二同步模组连接；

所述第一分配电路接收所述时钟信号，并根据所述时钟信号生成同步时钟信号，将所述同步时钟信号同步转发至所述复位信号生成装置、所述复位信号分发装置以及多个所述第二同步模组。

在一实施例中，所述复位信号生成装置与所述复位信号分发装置连接，用于向所述复位信号分发装置发送同步复位指令；

所述复位信号分发装置根据所述同步复位指令生成同步复位信号，并将所述同步复位信号发送至所述第一分配电路；

所述第一分配电路还用于接收所述同步复位信号，并将所述同步复位信号同步转发至多个所述第二同步模组。

在一实施例中，所述第一分配单元包括时钟分发电路，用于将所述同步信号扇出多个相互独立的同步信号。

在一实施例中，所述第一分配单元包括级联的多级所述时钟分发电路。

在一实施例中，所述第一同步模组还包括锁相环，所述锁相环分别与所述时钟发生装置、所述第一分配单元连接，用于接收所述时钟信号，对所述时钟信号的频率进行控制后，将所述时钟信号发送至所述第一分配单元。

在一实施例中，所述第二同步模组上配置有信号分发装置；

所述信号分发装置与所述第一同步模组连接，用于接收所述同步信号，并将多个所述同步信号转发至多个所述探测器。

在一实施例中，所述第二同步模组上配置有第二分配电路，所述第二分配电路集成在所述信号分发装置中。

本申请通过设置级联的第一同步模组和多个第二同步模组，第一同步模组通过等长线缆与多个所述第二同步模组连接，所述第二同步模组通过等长线缆与多个探测器对应连接。通过第一同步模组生成同步信号，并将多个所述同步信号同步转发至多个所述第二同步模组，所述同步信号包括同步时钟信号和同步复位信号，从而使每一探测器可以同时接收到相同的同步时钟信号和同步复位信号，从而解决了多个探测器时钟同步和复位同步的问题。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为一实施例提供的时钟同步装置的结构示意图之一；

图2为一实施例提供的时钟同步装置的结构示意图之二；

图3为一实施例提供的时钟同步装置的结构示意图之三；

图4为一实施例提供的时钟同步装置的结构示意图之四；

图5为一实施例提供的探测器内部粗时间计数器的工作示意图。

具体实施方式

为了便于理解本申请，为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本申请，附图中给出了本申请的较佳实施方式。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本申请的公开内容理解的更加透彻全面。本申请能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似改进，因此本申请不受下面公开的具体实施例的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。在本申请的描述中，“若干”的含义是至少一个，例如一个，两个等，除非另有明确具体的限定。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本申请。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。

本申请提供的时钟同步装置应用于具有多个探测器的PET系统。正电子发射型计算机断层显像(Positron Emission Computed Tomography，PET)，是核医学领域比较先进的临床检查影像技术。是将某种物质，一般是生物生命代谢中必须的物质，如：葡萄糖、蛋白质、核酸、脂肪酸，标记上短寿命的放射性核素(如18F，11C等)，注入人体后，放射性核素在衰变过程中释放出正电子，一个正电子在行进十分之几毫米到几毫米后遇到一个电子后发生湮灭，从而产生方向相反的一对能量为511KeV的光子。这对光子，通过高度灵敏的照相机捕捉，并经计算机进行散射和随机信息的校正。经过对不同的正电子进行相同的分析处理，我们可以得到在生物体内聚集情况的三维图像，从而达到诊断的目的。PET系统是一种非侵入式的造影设备，它通过探测活体内摄入放射性示踪剂的分布，无创、动态地评估生物体内各种器官的代谢水平、生化反应、功能活动和灌注。

随着PET成像技术的发展，利用多个PET探测器搭建PET系统的方案逐渐成熟，在本申请中，一个可供全身扫描用的临床PET系统需要采用多个PET探测器形成扫描环，PET探测器内部的时序逻辑由时钟信号驱动，每个PET探测器都需要一路时钟信号驱动和一路复位信号以初始化工作状态。在各个PET探测器之间数据采集同步的前提下，PET系统根据PET探测器采集到的数据进行图像的重建和处理。

图1为一实施例提供的时钟同步装置100的结构示意图之一，如图1所示，时钟同步装置100包括第一同步模组110以及多个第二同步模组120。

第一同步模组110通过等长线缆与多个第二同步模组120连接，用于生成同步信号，并将多个同步信号同步转发至多个第二同步模组120，同步信号包括同步时钟信号和同步复位信号。

第一同步模组110生成同步信号后，通过等长线缆将同一个同步信号同步转发至多个第二同步模组120，以使第二同步模组120在同一时间获取相同的同步信号。

第二同步模组120通过等长线缆与多个探测器130对应连接，第二同步模组120用于接收同步信号，并将多个同步信号同步转发至多个探测器130。等长线缆可以通过QLA接头或其他连接器连接第一同步模组110和第二同步模组120，以及第二同步模组120和探测器130。采用等长线缆是为了保证同步信号可以从第一同步模组110同步传输至多个第二同步模组120，以及从第二同步模组120同步传输至探测器130，以使多个探测器130可以同步接收到第一同步模组110产生的同步信号。因此等长线缆的长度本实施例不作限定，可以根据实际情况进行选择，例如，本申请实施例采用的等长线缆的长度为2.3米。

多个探测器130同步接收到同步时钟信号后，可以同步采集数据。多个探测器130同步接收到同步复位信号后，多个探测器130内部的计数器可以在同一时间归零，从而使PET系统内多个探测器130的工作状态同步。

如图2所示，第一同步模组110可以是一个具有中控及数据转发功能的DSW电路板，第二同步模组120可以为具有分布式本地及交叉复合运算功能的LCC电路板，多个第二同步模组120依次命名为LCC0、LCC1、LCC2......LCCN,每一个LCC电路板均通过等长线缆与DSW连接，LCC电路板还通过等长线缆与探测器环连接，多个探测器环依次命名为Unit0、Unit0、Unit0......UnitN，每一探测器环包括多个探测器130。DSW电路板用于生成同步信号，将同步信号处理为多个同步信号并对应转发至多个LCC电路板，每一LCC电路板将接收的同步信号进一步处理为多个同步信号，并转发至多个探测器130。需要说明的是，以下均以第一同步模组110为DSW电路板，第二同步模组120为LCC电路板为例进行说明。

本申请通过设置级联的第一同步模组110和多个第二同步模组120，第一同步模组110通过等长线缆与多个第二同步模组120连接，第二同步模组120通过等长线缆与多个探测器130对应连接。通过第一同步模组110生成同步信号，并将多个同步信号同步转发至多个第二同步模组120，同步信号包括同步时钟信号和同步复位信号；第二同步模组120用于接收同步信号，并将多个同步信号同步转发至多个探测器130，以使每一探测器130同时接收到相同的同步时钟信号和同步复位信号，从而可以解决多个探测器130时钟同步和复位同步的问题。

图3为一实施例提供的同步装置的结构示意图之三，如图3所示，第一同步模组110上还配置有时钟发生装置，时钟发生装置可以为有源晶振(Oscillator Crystal，OSC)以及第一分配单元111。本实施例以时钟发生装置为OSC为例进行说明。

OSC与第一分配单元111连接，用于产生时钟信号，并将时钟信号发送至第一分配单元111。第一分配单元111与多个第二同步模组120连接，用于接收时钟信号，并生成同步信号，并将同步信号同步转发至多个第二同步模组120。

OSC可以产生具有稳定频率和幅值的时钟信号，并将产生的时钟信号发送至第一分配单元111。第一分配单元111接收时钟信号，并对时钟信号进行分配并转发。

在一实施例中，第一分配单元111包括第一分配电路112、复位信号生成装置以及复位信号分发装置；第一分配电路112分别与复位信号生成装置、复位信号分发装置以及多个第二同步模组120连接；第一分配电路112接收时钟信号，并根据时钟信号生成同步时钟信号，将同步时钟信号同步转发至SOC、FPGA1以及多个第二同步模组120。本实施例以复位生成装置为系统级芯片(System on Chip，SOC)，复位信号分发装置为第一现场可编程门阵列(Field Programmable Gate Array，FPGA)为例进行说明。第一分配电路112将同步时钟信号发送给DSW内的SOC和FPGA的主要目的是可以保证PET同步装置100可以正确发出并正确采样到复位脉冲，这是FPGA同步设计的要求：发送端接收端都使用同一个时钟信号来驱动，从而可以更稳定精确地使多个探测器130实现同步和复位。

在一实施例中，第一分配电路112包括时钟分发电路Clock buffer，用于将同步信号扇出多个相互独立的同步信号。本实施例以时钟分发电路为时钟缓冲器(Clock buffer)为例进行说明。Clock buffer包括多个管脚，其中一个管脚与OSC连接，用于接收OSC产生的时钟信号，Clock buffer的其余引脚通过等长线缆与多个第二同步模组120对应连接，用于将接收的时钟信号进行差分处理变为多个时钟同步信号，并将多个时钟信号同步转发至多个第二同步模组120，以使多个第二同步模组120可以在同一时间接收到同源且相同的时钟同步信号。

第一分配电路112可以包括级联的多级时钟分发电路，如图3所示，第一分配电路112可以包括级联的两级时钟分发电路，例如可以是级联的两级缓冲器。其中，一级缓冲器Clock buffer为1个，一级缓冲器的一端连接OSC，一级缓冲器的另一端分别连接两个二级缓冲器、SOC和复位信号分发装置FPGA1。一级缓冲器接收到时钟信号后，将时钟信号扇出两个相互独立的时钟同步信号，并将两个时钟同步信号对应传输至两个二级缓冲器。二级缓冲器将接收到的同步时钟信号传输至第二同步模组120。通过二级缓冲器将同步时钟信号传输至第二同步模组120可以加强OSC的带负载能力，同时可以减少负载对OSC的干扰和影响，即可以更稳定地传输同步时钟信号。

在一实施例中，一级缓冲器Clock buffer的通道偏斜在ps以下，一级缓冲器的时钟抖动在fs级别。由于时钟信号最终是用于探测器130计算光子飞行时间的，时间的衡量标准是探测器130接收到光子的时间距离下一个时钟周期上升沿的距离，所以需要不同探测器130接收到的时钟信号的上升沿尽量对齐，也就是通道间的偏斜越少越好，一级缓冲器的通道偏斜在ps以下可以提升光子飞行时间测量精度，从而提高PET同步装置100的时间分辨率。

在一实施例中，第一同步模组110还包括锁相环(phase locked loop，PLL)，PLL分别与OSC、第一分配单元111连接，用于接收时钟信号，对时钟信号的频率进行控制后，将时钟信号发送至第一分配单元111。PLL可以选择高精度且时钟抖动在fs级别的PLL，PLL在接收到时钟信号后，时钟信号经过差分传输至与PLL连接的一级缓冲器。

各个探测器130的粗时间计数器在上电后就开始计时，所以需要一个同步的复位信号将各个探测器130的粗时间计数器同步，与此同时，需要清空第一同步模组110和第二同步模组120上的数据缓存空间。因此需要时钟同步装置100来实现。本实施例提供的时钟同步装置100在PET系统上电或者每次开始采集之前，第一同步模组110通过复位信号生成装置向复位信号分发装置发送同步复位指令，复位信号分发装置将同步复位指令转化为系统时钟域的一个复位Reset脉冲，Reset脉冲经过差分传输至以及时钟分发电路，时钟分发电路将Reset脉冲通过等长线缆传输至第二同步模组120。

如图3所示，第二同步模组120上配置有信号分发装置；信号分发装置与第一同步模组110连接，用于接收同步信号，并将多个同步信号转发至多个探测器。信号分发装置可以包括第二现场可编程门阵列芯片FPGA2和第二分配电路121，第二分配电路121用于对同步信号的分配和转发。第二分配电路121可以包括多级时钟分发电路。

如图3所示，时钟分发电路为时钟缓冲器Clock buffer，时钟分发电路的一端与第一同步模组110连接，时钟分发电路的另一端分别与第二现场可编程门阵列芯片FPGA2以及多个探测器130连接，用于接收同步信号，将同步信号转发至第二现场可编程门阵列芯片以及多个探测器130。

在一实施例中，如图4所示，第二分配电路121集成在信号分发装置中。复位信号生成装置与复位信号分发装置连接，用于向复位信号分发装置发送同步复位指令。复位信号分发装置根据同步复位指令生成同步复位信号，并将同步复位信号发送至第一分配电路112。第一分配电路112还用于接收同步复位信号，并将同步复位信号同步转发至多个第二同步模组120。第二同步模组120通过信号分发装置将同步复位信号转发至多个探测器130。具体地，信号分发装置可以为第二现场可编程门阵列芯片FPGA2。FPGA2与第一同步模组110连接，FPGA2用于接收同步信号，并将同步信号转发至多个探测器130，即通过FPGA2来实现对同步信号的分配和转发如图4所示，复位信号分发装置为FPGA1，第一分配电路112为缓冲器Buffer。

本实施例中，FPGA2配置为具有将同步信号进行分发的功能，即在FPGA2接收到同步信号后，可以将同步信号转变为多个同步信号，并将多个同步信号转发至多个对应的探测器130。可以理解的是，本实施例中，第二同步模组120上也可以通过配置时钟分发电路来实现同步信号的分发功能。

具体地，当第二同步模组120即本实施例中的LCC电路板在接收到差分Reset脉冲后，会清空LCC电路板内所有数据缓存空间及状态，同时生成Reset脉冲并分发到本探测器环内的多个探测器130的FPGA上，传输方式可以使用等长线缆，FPGA接收到Reset脉冲后，会清零该探测器130的粗时间计数器及数据缓存。由于PET系统的多个探测器130同时接收到Reset脉冲，因此，多个探测器130对应的FPGA会同时清零对应探测器130的粗时间计数器及数据缓存，实现多个探测器130的同步复位。

如图5所示，每一探测器130的FPGA内部粗时间计数器计数、清零方式如下：

System_Clock为探测器130的FPGA接收到同步时钟信号，Reset为同步复位信号，均来自于时钟同步装置100。当检测到Reset有上升沿Reset_Rising后，将Time_Counter清零，所以当系统上电或开始采集数据，DSW的SOC芯片发送同步复位指令后，所有探测器130的Timer_Counter会同时清零，时间基线全部对齐，后续LCC板基于Time_Counter的值和时间数字测量系统(Time to Digital Converter，TDC)及窗宽信息，完成时钟计数的同步。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (8)

1.一种时钟同步装置，其特征在于，所述时钟同步装置包括第一同步模组以及多个第二同步模组；

所述第一同步模组通过等长线缆与多个所述第二同步模组连接，用于传输同步信号，并将多个所述同步信号同步转发至多个所述第二同步模组，所述同步信号包括同步时钟信号和同步复位信号；

所述第二同步模组通过等长线缆与多个探测器连接，用于接收所述同步信号，并将多个所述同步信号同步转发至多个所述探测器；

所述第二同步模组上配置有信号分发装置；所述信号分发装置与所述第一同步模组连接，用于接收所述同步信号，并将多个所述同步信号转发至多个所述探测器。

2.根据权利要求1所述的装置，其特征在于，所述第一同步模组上还配置有时钟发生装置以及第一分配单元；

所述时钟发生装置与所述第一分配单元连接，用于产生时钟信号，并将所述时钟信号发送至所述第一分配单元；

所述第一分配单元与多个所述第二同步模组连接，所述第二同步模组用于接收所述时钟信号，并生成同步信号，并将所述同步信号同步转发至多个所述第二同步模组。

3.根据权利要求2所述的装置，其特征在于，所述第一分配单元包括第一分配电路、复位信号生成装置以及复位信号分发装置；所述第一分配电路分别与所述复位信号生成装置、复位信号分发装置以及多个所述第二同步模组连接；

所述第一分配电路接收所述时钟信号，并根据所述时钟信号生成同步时钟信号，将所述同步时钟信号同步转发至所述复位信号生成装置、所述复位信号分发装置以及多个所述第二同步模组。

4.根据权利要求3所述的装置，其特征在于，

所述复位信号生成装置与所述复位信号分发装置连接，用于向所述复位信号分发装置发送同步复位指令；

所述复位信号分发装置根据所述同步复位指令分发同步复位信号至所述第一分配电路；

所述第一分配电路还用于接收所述同步复位信号，并将所述同步复位信号同步转发至多个所述第二同步模组。

5.根据权利要求3或4中任一项所述的装置，其特征在于，所述第一分配单元包括时钟分发电路，用于将所述同步信号扇出多个相互独立的同步信号。

6.根据权利要求5所述的装置，其特征在于，所述第一分配单元包括级联的多级所述时钟分发电路。

7.根据权利要求2所述的装置，其特征在于，所述第一同步模组还包括锁相环，所述锁相环分别与所述时钟发生装置、所述第一分配单元连接，用于接收所述时钟信号，对所述时钟信号的频率进行控制后，将所述时钟信号发送至所述第一分配单元。

8.根据权利要求1所述的装置，其特征在于，所述第二同步模组上配置有第二分配电路，所述第二分配电路集成在所述信号分发装置中。

Images