CN110175433B - 一种基于扇形短截线和耦合线的负群时延电路 - Google Patents

一种基于扇形短截线和耦合线的负群时延电路 Download PDF

Info

Publication number
CN110175433B
CN110175433B CN201910503797.XA CN201910503797A CN110175433B CN 110175433 B CN110175433 B CN 110175433B CN 201910503797 A CN201910503797 A CN 201910503797A CN 110175433 B CN110175433 B CN 110175433B
Authority
CN
China
Prior art keywords
microstrip line
coupling
fan
line
group delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910503797.XA
Other languages
English (en)
Other versions
CN110175433A (zh
Inventor
万发雨
李宁东
顾韬琛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University of Information Science and Technology
Original Assignee
Nanjing University of Information Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University of Information Science and Technology filed Critical Nanjing University of Information Science and Technology
Priority to CN201910503797.XA priority Critical patent/CN110175433B/zh
Publication of CN110175433A publication Critical patent/CN110175433A/zh
Application granted granted Critical
Publication of CN110175433B publication Critical patent/CN110175433B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Waveguides (AREA)

Abstract

本发明公开了一种基于扇形短截线和耦合线的负群时延电路，该电路为对称结构，包括两条相同结构的扇形短截微带线、三条微带连接线组成的耦合微带线和微带线ILi，i＝{1、2}；所述扇形短截微带线的角度θ和外径R分别为30°和40mm，其中微带线IL1和IL2结构相同；所述耦合微带线的连接端口三和连接端口四对称串联一个扇形短截微带线，该扇形短截微带线与耦合微带线连接处的宽度w为2mm，所述耦合微带线的长度L1和宽度w1分别为9.35mm和2mm，所述耦合微带线的耦合间距Sl和S2分别为0.8mm和1.8mm；所述耦合微带线的连接端口五和连接端口六对称串连接一个微带线，所述微带线IL1和IL2的长度L2和宽度w2分别为10.3mm和2mm；所述耦合微带线的连接端口一和连接端口二分别为输入端口和输出端口，两个端口连接线的长度L3皆为30mm。

Description

一种基于扇形短截线和耦合线的负群时延电路
技术领域
本发明属于微波工程的技术领域，具体涉及一种基于扇形短截线和耦合线的负群时延电路。
背景技术
20世纪早期，美国科学家A.Sommerfeld和L.Brillouin提出了群时延为负的可能性后，在相当长的一段时间内“负群时延”颇受争议，直到贝尔实验室的Chu和Wong第一次在激光脉冲穿过GaP：N样品的实验中观察到了负群速。此后，在其他光学、量子试验中，群速为负或大于光速也被多次被证实。进入二十世纪后，随着左手材料等新型材料的发展和对通信系统性能的要求越来越高，更多的研究人员开始对群时延展开研究。尤其是近些年来，负群时延电路因其特殊的性能和在前馈放大器、天线阵列等领域的广泛应用，吸引了世界各国研究者的注意，成为又一个研究热点。
近年来，负群时延电路从最简单的RLC谐振单元开始，但基于RLC的基本负群时延电路的损耗比较大，所以常用RLC谐振网络和放大器组合的方式可将电路的损耗降低。此外，除了上述利用RLC和放大器的组成的有源负群时延电路外，近来，利用微带线相关的结构形成的无源负群时延电路由于其损耗低，可往高频发展的特征，相关的一些无源结构被提出。诸如此类的一些工作大多数由外国研究者所探索，在国内负群时延电路却很少被探索。
发明内容
本发明所要解决的技术问题是针对上述现有技术的不足，基于微波工程理论，为了降低负群时延电路的损耗和反射，提高群时延，提供一种基于扇形短截线和耦合线的负群时延电路。
为实现上述技术目的，本发明采取的技术方案为：
一种基于扇形短截线和耦合线的负群时延电路，所述电路为对称结构，包括两条相同结构的扇形短截微带线、三条微带连接线组成的耦合微带线和微带线ILi，i＝{1、2}；所述扇形短截微带线的角度θ和外径R分别为30°和40mm，其中微带线IL1和IL2结构相同；所述耦合微带线的连接端口三和连接端口四对称串联一个扇形短截微带线，该扇形短截微带线与耦合微带线连接处的宽度w为2mm，所述耦合微带线的长度L1和宽度w1分别为9.35mm和2mm，所述耦合微带线的耦合间距S1和S2分别为0.8mm和1.8mm；所述耦合微带线的连接端口五和连接端口六分别对称串连接微带线IL1和IL2，该微带线IL1和IL2的长度L2和宽度w2分别为10.3mm和2mm；所述耦合微带线的连接端口一和连接端口二分别为输入端口和输出端口，两个端口连接线的长度L3皆为30mm。
为优化上述技术方案，采取的具体措施还包括：
上述的电路尺寸为61mm×71mm。
上述的电路采用FR4板材，所述板材厚度为1.6mm，介电常数是4.4，正切损耗为0.02，铜厚为0.035mm。
上述的电路工作于S频段，能实现双频，在中心频率2.43GHz、2.58GHz时，电路的群时延分别为-1.1ns，-1.3ns，电路的插入损耗S21分别为-3dB、-3.1dB，电路的反射系数S11为-12dB。
本发明的有益效果：
为了实现电路的小型化，降低电路的损耗和反射，提高群时延带宽和时延，实现多频点负群时延电路，设计了一种基于扇形短截线和耦合线的负群时延电路，并对设计的电路进行优化设计，最后进行实物加工，由实测结果可得：该电路工作于S频段，能实现双频，在中心频率2.43GHz、2.58GHz时，电路的实测群时延分别为-1.1ns，-1.3ns，电路的插入损耗S21分别为-3dB、-3.1dB，电路的反射系数S11为-12dB。可被用于天线阵列中消除波束倾斜的问题。
附图说明
图1本发明的电路原理图；
图2为本发明电路结构示意图；
图3为本发明电路ADS模型；
图4为本发明电路的群时延仿真结果示意图；
图5为本发明电路的S21仿真结果示意图；
图6为本发明电路的S11仿真结果示意图。
具体实施方式
以下结合附图对本发明的实施例作进一步详细描述。
如图1所示，本发明为一种基于扇形短截线和耦合线的负群时延电路，所述电路为对称结构，包括两条相同结构的扇形短截微带线、三条微带连接线组成的耦合微带线和微带线ILi，i＝{1、2}；所述扇形短截微带线的角度θ和外径R分别为30°和40mm，其中微带线IL1和IL2结构相同；所述耦合微带线的连接端口三和连接端口四对称串联一个扇形短截微带线，该扇形短截微带线与耦合微带线连接处的宽度w为2mm，所述耦合微带线的长度L1和宽度w1分别为9.35mm和2mm，所述耦合微带线的耦合间距S1和S2分别为0.8mm和1.8mm；所述耦合微带线的连接端口五和连接端口六分别对称串连接微带线IL1和IL2，该微带线IL1和IL2的长度L2和宽度w2分别为10.3mm和2mm；所述耦合微带线的连接端口一和连接端口二分别为输入端口和输出端口，两个端口连接线的长度L3皆为30mm。
如图2和图3所示，本发明电路结构是对称结构。
ADS对该电路尺寸的优化结果如下表所示：
表1.电路基本参数尺寸
Figure BDA0002089640880000031
对于扇形短截微带线而言，R和θ分别是该扇形短截微带线的半径和宽度，w为扇形短截微带线与耦合微带线连接处的宽度；对于耦合微带线而言，L1和w1分别是该耦合微带线的长度和宽度，s1和s2是该耦合微带线的耦合间距；对于微带线IL1和IL2而言，L2和w2分别是该微带线的长度和宽度，L3是耦合微带线连接端口1和连接端口2的端口连接线的长度。
本实施例中，电路ADS模型，采用FR4板材，该板材的厚度是1.6mm，介电常数是4.4，正切损耗角为0.02，且铜厚为0.035mm。
利用仿真软件ADS对提出的电路在2.2～2.8GHz进行仿真设计优化，可得到如表1所示的电路基本参数尺寸。
由图4、图5、图6可知，该电路工作于S频段，能实现双频负群时延；在中心频率2.43GHz、2.58GHz时，电路的群时延分别为-1.1ns，-1.3ns，电路的插入损耗S21分别为-3dB、-3.1dB，电路的反射系数S11为-12dB。
以上仅是本发明的优选实施方式，本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，应视为本发明的保护范围。

Claims (4)

1.一种基于扇形短截线和耦合线的负群时延电路，其特征在于：所述电路为对称结构，包括两条相同结构的扇形短截微带线、三条微带连接线组成的耦合微带线和微带线ILi，i＝{1、2}；所述扇形短截微带线的角度θ和外径R分别为30°和40mm，其中微带线IL1和IL2结构相同；所述耦合微带线的连接端口三和连接端口四分别对称串联一个扇形短截微带线，该扇形短截微带线与耦合微带线连接处的宽度w为2mm，所述耦合微带线的长度L1和宽度w1分别为9.35mm和2mm,所述耦合微带线的耦合间距S1和S2分别为0.8mm和1.8mm；
所述耦合微带线的连接端口五和连接端口六分别对称串连接微带线IL1和IL2，微带线IL1和IL2的长度L2和宽度w2分别为10.3mm和2mm；
所述耦合微带线的连接端口一和连接端口二分别为输入端口和输出端口，两个端口连接线的长度L3皆为30mm。
2.根据权利要求1所述的一种基于扇形短截线和耦合线的负群时延电路，其特征在于：所述电路尺寸为61mm×71mm。
3.根据权利要求1所述的一种基于扇形短截线和耦合线的负群时延电路，其特征在于：所述负群时延电路采用FR4板材，所述板材厚度为1.6mm，介电常数是4.4，正切损耗为0.02，铜厚为0.035mm。
4.根据权利要求1所述的一种基于扇形短截线和耦合线的负群时延电路，其特征在于：所述负群时延电路工作于S频段，能实现双频，在中心频率为2.43GHz、2.58GHz时，电路的负群时延分别为-1.1ns，-1.3ns，电路的插入损耗S21分别为-3dB、-3.1dB，电路的反射系数S11为-12dB。
CN201910503797.XA 2019-06-11 2019-06-11 一种基于扇形短截线和耦合线的负群时延电路 Active CN110175433B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910503797.XA CN110175433B (zh) 2019-06-11 2019-06-11 一种基于扇形短截线和耦合线的负群时延电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910503797.XA CN110175433B (zh) 2019-06-11 2019-06-11 一种基于扇形短截线和耦合线的负群时延电路

Publications (2)

Publication Number Publication Date
CN110175433A CN110175433A (zh) 2019-08-27
CN110175433B true CN110175433B (zh) 2023-01-03

Family

ID=67698276

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910503797.XA Active CN110175433B (zh) 2019-06-11 2019-06-11 一种基于扇形短截线和耦合线的负群时延电路

Country Status (1)

Country Link
CN (1) CN110175433B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107453727A (zh) * 2017-08-07 2017-12-08 大连海事大学 一种低插入损耗的负群时延微波电路
CN107508572A (zh) * 2017-08-07 2017-12-22 大连海事大学 一种基于分布参数实现的宽带负群时延微波电路
CN108566175A (zh) * 2018-03-26 2018-09-21 西南电子技术研究所（中国电子科技集团公司第十研究所） 可调负群时延电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107453727A (zh) * 2017-08-07 2017-12-08 大连海事大学 一种低插入损耗的负群时延微波电路
CN107508572A (zh) * 2017-08-07 2017-12-22 大连海事大学 一种基于分布参数实现的宽带负群时延微波电路
CN108566175A (zh) * 2018-03-26 2018-09-21 西南电子技术研究所（中国电子科技集团公司第十研究所） 可调负群时延电路

Also Published As

Publication number Publication date
CN110175433A (zh) 2019-08-27

Similar Documents

Publication Publication Date Title
CN109918864B (zh) 基于扇形短截线和耦合微带线的负群时延电路及设计方法
CN110334470B (zh) 一种基于耦合线的多频段负群时延电路
CN110348111B (zh) 一种基于耦合线和环形微带线的负群时延电路及其设计方法
CN104091982B (zh) 一种基于多阶跃阻抗谐振器加载的超宽带带阻滤波器
CN103904392B (zh) 基片集成波导滤波器
CN108470665B (zh) 一种平面多通道慢波结构
CN109713411B (zh) 一种微带双频宽带滤波器
CN110191572B (zh) 一种实现超宽带抑制同步开关噪声的电磁带隙结构
CN103633399A (zh) 一种微带超宽阻带低通滤波器
CN103022708A (zh) 内嵌金属化过孔相位校准的基片集成波导天线
CN110175432B (zh) 一种基于四条并联微带线的负群时延电路及其设计方法
CN108346845B (zh) 一种超宽带高功率小型化功分器
CN110175433B (zh) 一种基于扇形短截线和耦合线的负群时延电路
CN108736120B (zh) 一种基于表面贴电阻型的半模基片集成波导衰减器
CN110378015B (zh) 一种基于环形微带线的低损耗负群时延电路
CN112838840A (zh) 一种具有宽带深隔离度的宽带等功率分配/合成电路拓扑
CN110362915B (zh) 一种基于耦合线和环形微带线的双频负群时延电路
CN110348113B (zh) 一种基于并联微带线的低损耗负群时延电路及其设计方法
CN113571391B (zh) 一种基于椭圆曲线的金属交错双栅慢波结构
CN108400433A (zh) 一种基于周期性曲折馈线结构的毫米波天线
CN103594804A (zh) 薄基片槽线平面喇叭天线
CN108428991A (zh) 一种小型化高带宽转向耦合器
CN103594812A (zh) 薄基片宽带差波束平面喇叭天线
CN107968261A (zh) 基于平面单极子和基片集成波导开槽的多频带天线
CN111128646A (zh) 一种矩形框-双杆慢波结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant