CN110348113B - 一种基于并联微带线的低损耗负群时延电路及其设计方法 - Google Patents

一种基于并联微带线的低损耗负群时延电路及其设计方法 Download PDF

Info

Publication number
CN110348113B
CN110348113B CN201910613677.5A CN201910613677A CN110348113B CN 110348113 B CN110348113 B CN 110348113B CN 201910613677 A CN201910613677 A CN 201910613677A CN 110348113 B CN110348113 B CN 110348113B
Authority
CN
China
Prior art keywords
microstrip line
circuit
line
microstrip
semi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910613677.5A
Other languages
English (en)
Other versions
CN110348113A (zh
Inventor
万发雨
李宁东
顾韬琛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University of Information Science and Technology
Original Assignee
Nanjing University of Information Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University of Information Science and Technology filed Critical Nanjing University of Information Science and Technology
Priority to CN201910613677.5A priority Critical patent/CN110348113B/zh
Publication of CN110348113A publication Critical patent/CN110348113A/zh
Application granted granted Critical
Publication of CN110348113B publication Critical patent/CN110348113B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/10—Numerical modelling
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Architecture (AREA)
  • Waveguides (AREA)

Abstract

本发明公开了一种基于并联微带线的低损耗负群时延电路及其设计方法，所述电路为对称结构，包括四条环形微带线ILk，k＝{1,2,3,4}、对称耦合微带线、第一负载、第二负载、第一信号源和第二信号源，其中微带线IL1、微带线IL3和微带线IL4的大小相同，所述微带线IL1、对称耦合微带线上导带和微带线IL3依次串联，所述微带线IL2、对称耦合微带线下导带和微带线IL4依次串联。所述的半环形微带线IL1和半环形微带线IL2构成环形，半环形微带线IL3和半环形微带线IL4构成环形。

Description

一种基于并联微带线的低损耗负群时延电路及其设计方法
技术领域
本发明属于微波工程的技术领域，具体涉及一种基于三条并联微带线的负群时延电路及其设计方法。
背景技术
20世纪早期，美国科学家A.Sommerfeld和L.Brillouin提出了群时延为负的可能性后，在相当长的一段时间内“负群时延”颇受争议，直到贝尔实验室的Chu和Wong第一次在激光脉冲穿过GaP:N样品的实验中观察到了负群速。此后，在其他光学、量子试验中，群速为负或大于光速也被多次被证实。进入二十世纪后，随着左手材料等新型材料的发展和对通信系统性能的要求越来越高，更多的研究人员开始对群时延展开研究。尤其是近些年来，负群时延电路因其特殊的性能和在前馈放大器、天线阵列等领域的广泛应用，吸引了世界各国研究者的注意，成为又一个研究热点。
近年来，负群时延电路从最简单的RLC谐振单元开始，但基于RLC的基本负群时延电路的损耗比较大，所以常用RLC谐振网络和放大器组合的方式可将电路的损耗降低。此外，除了上述利用RLC和放大器的组成的有源负群时延电路外，近来，利用微带线相关的结构形成的无源负群时延电路由于其损耗低，可往高频发展的特征，相关的一些无源结构被提出。诸如此类的一些工作大多数由外国研究者所探索，在国内负群时延电路却很少被探索。
发明内容
本发明所要解决的技术问题是针对上述现有技术的不足，基于微波工程理论，为了降低负群时延电路的损耗和反射，提高群时延,提供一种基于并联微带线的低损耗负群时延电路及其设计方法。
为实现上述技术目的，本发明采取的技术方案为：
一种基于并联微带线的低损耗负群时延电路，所述电路为对称结构，包括四条半环形微带线ILk，k＝{1,2,3,4}、对称耦合微带线、第一负载、第二负载、第一信号源和第二信号源，所述半环形微带线IL1、对称耦合微带线上导带和半环形微带线IL3依次串联，所述半环形微带线IL2、对称耦合微带线下导带和半环形微带线IL4依次串联，信号从第一信号源出发，流入第一负载，经过端口一分别流入微带线IL1和微带线IL2,最后在端口二处汇合并流入第二负载，第二负载与第二信号源连接，所述的半环形微带线IL1和半环形微带线IL2构成环形，半环形微带线IL3和半环形微带线IL4构成环形。
为优化上述技术方案，采取的具体措施还包括：
上述的电路尺寸为19mm×46mm，所述第一负载和第二负载均为50Ω。
上述的半环形微带线IL1、IL3和IL4的直径D和宽度w3相同，其分别为9.55mm和1.5mm，所述半环形微带线IL2的直径D和宽度w1分别为9.55mm和1mm，连接微带线IL1和IL2以及连接微带线IL3和IL4的连接线长度相同，该连接线的长度L2为4.5mm,该连接线外端连接有端口连接线，所述端口连接线的长度L3和宽度w4分别为3mm和2mm，对称耦合微带线的长度L1和宽度w2分别为15mm和1.5mm，两导带之间的距离S为1.5mm。
上述的电路工作于L频段，在中心频率1.625GHz时，电路的群时延为-1.3ns，电路的损耗S21为-1.4dB,电路的反射S11为-20dB、S22为-17dB。
一种基于并联微带线的低损耗负群时延电路的设计方法，包括以下步骤：
S1：由微带传输线和耦合线理论，可得四条微带线的A参数矩阵以及耦合线的Y参数矩阵；
S2：由微波工程中A参数、Y参数与S参数之间的关系，可推出整个电路的S参数，从而得到电路的插入损耗S21和反射系数S11：
S3：根据电路系统理论，由公式
Figure GDA0004105603080000021
求出电路相位函数,再由群时延定义
Figure GDA0004105603080000022
来求出群时延函数τ(ω)；
S4：通过HFSS仿真软件对电路的S11、S21和τ(ω)进行仿真，通过微带线IL1的电长度θ以及特征阻抗Z1,微带线IL2的电长度θ以及特征阻抗Z0,微带线IL3的电长度θ以及特征阻抗Z1，微带线IL4的电长度θ以及特征阻抗Z1，耦合微带线的偶模特征导纳Y0O和奇模特征导纳Y0θ以及电长度θ的调整优化之后可以确定该负群时延电路的尺寸。
上述的步骤S1具体为：
S11：根据微带传输线和耦合线理论可知：微带线的A参数矩阵和耦合线的Y参数矩阵分别为：
Figure GDA0004105603080000031
Figure GDA0004105603080000032
Figure GDA0004105603080000033
其中
Figure GDA0004105603080000034
为微带线的A参数矩阵，Zi为微带线的特征阻抗，θ为电长度，Y为耦合微带线导纳参数，Y0O：耦合微带线偶模特征导纳，Y0θ：耦合微带线奇模特征导纳，hk为常数，k＝{1、2、3、4}；
上述的步骤S2具体为：
S21：由微波工程原理并结合S参数的理论知识可得电路S参数如下所示：
Figure GDA0004105603080000035
其中，R0为参考电阻，式(4)中的A1、B1、C1、D1的表达式如下所示：
A1＝Y1+Y2 cos2θ+Y3 cos4θ (7)
Figure GDA0004105603080000041
Figure GDA0004105603080000042
Figure GDA0004105603080000043
其中：
Figure GDA0004105603080000044
Figure GDA0004105603080000045
Figure GDA0004105603080000046
Figure GDA0004105603080000047
Figure GDA0004105603080000048
Figure GDA0004105603080000049
Figure GDA00041056030800000410
Figure GDA0004105603080000051
H2＝H4＝2Y0o-H1-(Z0+3Z1)Y0oY0e (19)
Figure GDA0004105603080000052
Figure GDA0004105603080000053
Figure GDA0004105603080000054
Figure GDA0004105603080000055
Figure GDA0004105603080000056
其中：Z0为微带线IL2的特征阻抗，Z1为微带线IL1、IL3和IL4的特征阻抗。
上述步骤S3的具体公式为：
S31：根据电路系统理论，设jω为电路的角频率，该电路群时延公式可由式(5)、(6)得到。
Figure GDA0004105603080000057
Figure GDA0004105603080000058
其中，
Figure GDA0004105603080000059
是关于ω的相位函数，
Figure GDA00041056030800000510
是把
Figure GDA00041056030800000511
对ω求导，∠S21(jω)为插入损耗的角度。
本发明的有益效果：
为了实现电路的小型化，降低电路的损耗和反射，提高群时延带宽和时延，设计了一种基于并联微带线的低损耗负群时延电路及其设计方法，并对设计的电路进行优化设计，最终可得：该电路工作于L频段，在中心频率1.625GHz时，电路的群时延为-1.3ns，电路的损耗S21为-1.4dB,电路的反射S11为-20dB、S22为-17dB。可被用于前馈线性放大器中减小尺寸以及提高效率，可解决阵列天线中消除波束倾斜问题。
附图说明
图1本发明的电路原理图；
图2为本发明电路的结构示意图；
图3为本发明电路HFSS模型；
图4为本发明电路的群时延仿真结果示意图；
图5为本发明电路的S21仿真结果示意图；
图6为本发明电路的S11仿真结果示意图；
图7为本发明电路的S22仿真结果示意图。
具体实施方式
以下结合附图对本发明的实施例作进一步详细描述。
如图1所示，本发明为一种基于并联微带线的低损耗负群时延电路，所述电路为对称结构，包括四条环形微带线ILk，k＝{1,2,3,4}、对称耦合微带线、第一负载、第二负载、第一信号源和第二信号源，其中微带线IL1、微带线IL3和微带线IL4的大小相同，所述微带线IL1、对称耦合微带线上导带和微带线IL3依次串联，所述微带线IL2、对称耦合微带线下导带和微带线IL4依次串联，信号从第一信号源出发，流入第一负载，经过端口1分别流入微带线IL1和微带线IL2,最后在端口2处汇合并流入第二负载，第二负载与第二信号源连接。
一种基于并联微带线的低损耗负群时延电路的设计方法，包括以下步骤：
S1：由微带传输线和耦合线理论，可得四条微带线的A参数矩阵以及耦合线的Y参数矩阵；
本实施例中，步骤S1具体为：
S11：根据微带传输线和耦合线理论可知：微带线的A参数矩阵和耦合线的Y参数矩阵分别为：
Figure GDA0004105603080000061
Figure GDA0004105603080000071
Figure GDA0004105603080000072
其中
Figure GDA0004105603080000073
为微带线的A参数矩阵，Zi为微带线的特征阻抗，θ为电长度，Y为耦合微带线导纳参数，Y0O：耦合微带线偶模特征导纳，Y0θ：耦合微带线奇模特征导纳，hk为常数，k＝{1、2、3、4}；
S2：由微波工程中A参数、Y参数与S参数之间的关系，可推出整个电路的S参数，从而得到电路的插入损耗S21和反射系数S11；
本实施例中，步骤S2具体为：
S21：由微波工程原理并结合S参数的理论知识可得电路S参数如下所示：
Figure GDA0004105603080000074
其中，R0为参考电阻，式(4)中的A1、B1、C1、D1的表达式如下所示：
A1＝Y1+Y2 cos2θ+Y3 cos4θ (7)
Figure GDA0004105603080000081
Figure GDA0004105603080000082
Figure GDA0004105603080000083
其中：
Figure GDA0004105603080000084
Figure GDA0004105603080000085
Figure GDA0004105603080000086
Figure GDA0004105603080000087
Figure GDA0004105603080000088
Figure GDA0004105603080000089
Figure GDA00041056030800000810
Figure GDA00041056030800000811
H2＝H4＝2Y0o-H1-(Z0+3Z1)Y0oY0e (19)
Figure GDA0004105603080000091
Figure GDA0004105603080000092
Figure GDA0004105603080000093
Figure GDA0004105603080000094
Figure GDA0004105603080000095
其中：Z0为微带线IL2的特征阻抗，Z1为微带线IL1、IL3和IL4的特征阻抗。
S3：根据电路系统理论，由公式
Figure GDA0004105603080000096
求出电路相位函数,再由群时延定义
Figure GDA0004105603080000097
来求出群时延函数τ(ω)；
本实施例中，步骤S3具体为：
S31：根据电路系统理论，设jω为电路的角频率，该电路群时延公式可由式(5)、(6)得到。
Figure GDA0004105603080000098
Figure GDA0004105603080000099
其中，
Figure GDA00041056030800000910
是关于ω的相位函数，
Figure GDA00041056030800000911
是把
Figure GDA00041056030800000912
对ω求导，∠S21(jω)为插入损耗的角度。
如图2和图3所示，本发明电路结构是对称结构。
HFSS对该电路尺寸的优化结果如下表所示：
表1.电路基本参数尺寸
Figure GDA00041056030800000913
环形微带线IL1、IL2、IL3和IL4的直径相同且都为D，其中环形微带线IL1、IL3和IL4的宽度相同且都为w3；其中微带线IL2的宽度为w1；对于对称耦合微带线而言，L1和w2和分别是该耦合微带线的长度和宽度，S是该耦合微带线上下两导带之间的距离；L3和w4分别是两端口连接线的长度和宽度。
本实施例中，电路HFSS模型，采用FR4板材，该板材的厚度是1.6mm，尺寸是19mm×46mm，介电常数是4.5，正切损耗角为0.02，且铜厚为0.035mm。
利用仿真软件HFSS对提出的电路进行仿真设计优化，可得到如表1所示的电路基本参数尺寸。
根据前面推导的群时延、S21、S11的相关公式，可以得到该电路模型的群时延、S21、S11结果示意图，由图4、图5、图6可知，该电路工作于L频段，在中心频率1.625GHz时，电路的群时延为-1.3ns，电路的插入损耗S21为-1.4dB,电路的反射系数S11为-20dB、S22为-17dB。
由HFSS仿真结果和模型本身的仿真结果可知，除了频率的偏移外，电路的性能没有太大变化，从理论和仿真结果从可以验证该电路的可行性。
以上仅是本发明的优选实施方式，本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，应视为本发明的保护范围。

Claims (2)

1.一种基于并联微带线的低损耗负群时延电路，其特征在于：所述电路为对称结构，包括四条半环形微带线ILk，k＝{1,2,3,4}、对称耦合微带线、第一负载、第二负载、第一信号源和第二信号源，所述半环形微带线IL1、对称耦合微带线上导带和半环形微带线IL3依次串联，半环形微带线IL2、对称耦合微带线下导带和半环形微带线IL4依次串联，信号从第一信号源出发，流入第一负载，经过端口一分别流入微带线IL1和微带线IL2,最后在端口二处汇合并流入第二负载，第二负载与第二信号源连接，所述的半环形微带线IL1和半环形微带线IL2构成环形，半环形微带线IL3和半环形微带线IL4构成环形；所述电路尺寸为19mm×46mm，所述第一负载和第二负载均为50Ω；所述半环形微带线IL1、IL3和IL4的直径D和宽度w3相同，其分别为9.55mm和1.5mm，所述半环形微带线IL2的直径D和宽度w1分别为9.55mm和1mm，连接微带线IL1和IL2以及连接微带线IL3和IL4的连接线长度相同，该连接线的长度L2为4.5mm,该连接线外端连接有端口连接线，所述端口连接线的长度L3和宽度w4分别为3mm和2mm，对称耦合微带线的长度L1和宽度w2分别为15mm和1.5mm，两导带之间的距离S为1.5mm；所述电路工作于L频段，在中心频率1.625GHz时，电路的群时延为-1.3ns，电路的插入损耗S21为-1.4dB,电路的反射系数S11为-20dB、S22为-17dB。
2.一种如权利要求1所述的基于并联微带线的低损耗负群时延电路的设计方法，其特征在于：包括以下步骤：
S1：由微带传输线和耦合线理论，可得四条微带线的A参数矩阵以及耦合线的Y参数矩阵；
S2：由微波工程中A参数、Y参数与S参数之间的关系，可推出整个电路的S参数，从而得到电路的插入损耗S21和反射系数S11：
S3：根据电路系统理论，由公式
Figure QLYQS_1
求出电路相位函数,再由群时延定义
Figure QLYQS_2
来求出群时延函数τ(ω)；
S4：通过HFSS仿真软件对电路的S11、S21和τ(ω)进行仿真，通过微带线IL1的电长度θ以及特征阻抗Z1,微带线IL2的电长度θ以及特征阻抗Z0,微带线IL3的电长度θ以及特征阻抗Z1，微带线IL4的电长度θ以及特征阻抗Z1，耦合微带线的偶模特征导纳Y0O和奇模特征导纳Y0θ以及电长度θ的调整优化之后可以确定该负群时延电路的尺寸；
步骤S1具体为：
S11：根据微带传输线和耦合线理论可知：微带线的A参数矩阵和耦合线的Y参数矩阵分别为：
Figure QLYQS_3
Figure QLYQS_4
Figure QLYQS_5
其中
Figure QLYQS_6
为微带线的A参数矩阵，Zi为微带线的特征阻抗，θ为电长度，Y为耦合微带线导纳参数，Y0O：耦合微带线偶模特征导纳；Y0θ：耦合微带线奇模特征导纳，hk为常数，k＝{1、2、3、4}；
步骤S2所述插入损耗S21和反射系数S11公式如下：
S21：由微波工程原理并结合S参数的理论知识可得电路S参数如下所示：
Figure QLYQS_7
其中，R0为参考电阻，式(4)中的A1、B1、C1、D1的表达式如下所示：
A1＝Y1+Y2cos2θ+Y3cos4θ(7)
Figure QLYQS_8
Figure QLYQS_9
Figure QLYQS_10
其中：
Figure QLYQS_11
Figure QLYQS_12
Figure QLYQS_13
Figure QLYQS_14
Figure QLYQS_15
Figure QLYQS_16
Figure QLYQS_17
Figure QLYQS_18
H2＝H4＝2Y0o-H1-(Z0+3Z1)Y0oY0e(19)
Figure QLYQS_19
Figure QLYQS_20
Figure QLYQS_21
Figure QLYQS_22
Figure QLYQS_23
其中：Z0为微带线IL2的特征阻抗，Z1为微带线IL1、IL3和IL4的特征阻抗；
步骤S3所述群时延函数τ(ω)公式如下；
S31：根据电路系统理论，设ω为电路的角频率，该电路群时延公式可由式(5)、(6)得到。
Figure QLYQS_24
Figure QLYQS_25
其中，
Figure QLYQS_26
是关于ω的相位函数，
Figure QLYQS_27
是把
Figure QLYQS_28
对ω求导，∠S21(jω)为插入损耗的角度。
CN201910613677.5A 2019-07-08 2019-07-08 一种基于并联微带线的低损耗负群时延电路及其设计方法 Active CN110348113B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910613677.5A CN110348113B (zh) 2019-07-08 2019-07-08 一种基于并联微带线的低损耗负群时延电路及其设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910613677.5A CN110348113B (zh) 2019-07-08 2019-07-08 一种基于并联微带线的低损耗负群时延电路及其设计方法

Publications (2)

Publication Number Publication Date
CN110348113A CN110348113A (zh) 2019-10-18
CN110348113B true CN110348113B (zh) 2023-04-25

Family

ID=68178629

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910613677.5A Active CN110348113B (zh) 2019-07-08 2019-07-08 一种基于并联微带线的低损耗负群时延电路及其设计方法

Country Status (1)

Country Link
CN (1) CN110348113B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5125110A (en) * 1990-10-17 1992-06-23 Valentine Research, Inc. Microstripline microwave mixer using waveguide filter
CN108566175B (zh) * 2018-03-26 2021-08-10 西南电子技术研究所（中国电子科技集团公司第十研究所） 可调负群时延电路
CN108777567B (zh) * 2018-05-23 2022-02-11 大连海事大学 一种任意频率比的双频负群时延微波电路

Also Published As

Publication number Publication date
CN110348113A (zh) 2019-10-18

Similar Documents

Publication Publication Date Title
CN110348111B (zh) 一种基于耦合线和环形微带线的负群时延电路及其设计方法
CN204130667U (zh) 一种半模基片集成波导双带滤波器
CN110401021B (zh) 一种介质谐振器滤波天线
CN112332054B (zh) 一种基于非对称式耦合线的双通带带通滤波器
CN110334470B (zh) 一种基于耦合线的多频段负群时延电路
CN103904391B (zh) 多层混合模六边形基片集成波导滤波器
CN103904392A (zh) 基片集成波导滤波器
CN109509950A (zh) 一种小型化双频波导滤波器
CN103022708A (zh) 内嵌金属化过孔相位校准的基片集成波导天线
CN110175432B (zh) 一种基于四条并联微带线的负群时延电路及其设计方法
CN111509338B (zh) 一种基于阶梯阻抗变换抽头的介质双工器及小型双工器
CN207587939U (zh) 一种四通带微带滤波器
CN109713409A (zh) 一种基于多模谐振器的三频带平面滤波器
CN110348113B (zh) 一种基于并联微带线的低损耗负群时延电路及其设计方法
CN2888663Y (zh) 分米波多频道邻频功率合成器
CN113764850A (zh) 一种接地共面波导-矩形波导滤波过渡结构
CN211700569U (zh) 一种可调节隔离度的天线
CN110378015B (zh) 一种基于环形微带线的低损耗负群时延电路
CN105655674B (zh) 零点可调的微带滤波器
CN100412584C (zh) 基片集成波导准感性窗滤波器
CN112838840A (zh) 一种具有宽带深隔离度的宽带等功率分配/合成电路拓扑
CN108321475A (zh) 一种低无源互调馈源双工器及其用于接收和发射的方法
CN204206139U (zh) 一种负群延时电路
CN201332134Y (zh) 多圆弧谐振腔双模带通滤波器
CN104009271B (zh) 一种基于级联四个谐振器的平面带通滤波器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant