CN110175398B - 三维电源分配网络中最优硅通孔数目的估计方法 - Google Patents

三维电源分配网络中最优硅通孔数目的估计方法 Download PDF

Info

Publication number
CN110175398B
CN110175398B CN201910442460.2A CN201910442460A CN110175398B CN 110175398 B CN110175398 B CN 110175398B CN 201910442460 A CN201910442460 A CN 201910442460A CN 110175398 B CN110175398 B CN 110175398B
Authority
CN
China
Prior art keywords
tsv
silicon vias
silicon
iteration
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910442460.2A
Other languages
English (en)
Other versions
CN110175398A (zh
Inventor
董刚
蒋佳
夏逵亮
杨银堂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201910442460.2A priority Critical patent/CN110175398B/zh
Publication of CN110175398A publication Critical patent/CN110175398A/zh
Application granted granted Critical
Publication of CN110175398B publication Critical patent/CN110175398B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G06F30/23—Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
    • Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
    • Y04S10/00—Systems supporting electrical power generation, transmission or distribution
    • Y04S10/50—Systems or methods supporting the power network operation or management, involving a certain degree of interaction with the load-side end user applications

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种三维电源分配网络中最优硅通孔数目的估计方法，主要解决现有技术对硅通孔数目估计计算时间较长的问题。其实现步骤是：1)获取相关参数；2)根据硅通孔分布情况确定硅通孔数目：对于硅通孔为边缘分布，则用边缘分布下的目标等式求硅通孔数目NT1；对于硅通孔为均匀分布，则先用均匀分布下的目标等式求硅通孔的初始数目xp，再令当前硅通孔数目迭代点xk等于xp，将xk进行牛顿迭代，求解下一个硅通孔数目迭代点xk+1，当两迭代点之差大于误差ε时继续迭代，否则令均匀分布方式下硅通孔数目NT2取大于等于xk+1的最小整数值。本发明无需计算大量矩阵，极大减少了计算时间，可用于微电子芯片设计。

Description

三维电源分配网络中最优硅通孔数目的估计方法
技术领域
本发明属于电子电路技术领域，特别涉及一种最优硅通孔数目的估计方法，可用于微电子芯片设计。
背景技术
自从二十世纪六十年代摩尔定律提出以后，整个微电子行业便沿着摩尔定律而发展。如今，微电子芯片的特征尺寸已到达7nm，通过减小特征尺寸从而提高电路密度不但大大提高了成本，更影响了电路的可靠性。因此为了延续甚至超越摩尔定律，由二维平面集成电路向三维集成电路的转变成为了必然的趋势。硅通孔TSV技术是通过在硅片上制作通孔，再往里面填充导电物质，进行芯片之间互联的一种结构。
三维集成电路，即通过硅通孔TSV将多层二维平面芯片垂直互联，构成一块整体的芯片。相较于传统的二维平面芯片，三维集成电路具有封装密度高，功耗低以及工作速率快等特点。三维电源分配网络是位于三维集成电路内部，用于向芯片上晶体管提供稳定电压的供电网络，其由多层片上电源分配网络、微焊球以及硅通孔TSV组成。
电阻性电压降IR-drop指的是受电源分配网络的寄生电阻的影响，电压出现下降的一种现象。随着网络规模的增大，IR-drop噪声的仿真与计算需要耗费大量时间。在实际的电路设计中，由于IR-drop噪声是无法完全消除的，设计者往往会允许电路内存在一定比例的噪声。而在允许的噪声容限内，为了节约成本，一般要求硅通孔TSV的数目越少越好。传统的计算方法或者软件仿真需要耗费大量时间，德国KIT研究所的Shengcheng Wang曾提出一种IR-drop优化算法，见论文“Wang S,Firouzi F,Oboril F,et al.P/G TSV planningfor IR-drop reduction in 3D-ICs[C]Design Automation and Test in Europe.IEEE,2014.”，当TSV数目不变时，该算法通过调整TSV的位置来减小IR-drop的大小，但其计算时间较长。大连理工大学的肖婷在其硕士论文“基于电源网格的单元级的3D IC电源传输网络分析方法”提出了一种基于软件仿真，优化TSV数目的算法，该算法虽能较好地估算TSV的数目，但是其耗费时间更长。另外，随着网络规模增大，其运行时间会呈现出指数规模增长。
发明内容
本发明的目的在于针对上述现有技术的不足，提出一种三维电源分配网络中最优硅通孔数目的估计方法，以减少时间耗费，快速估算出最优硅通孔的数目。
为实现上述目的，本发明的其技术方案包括如下：
(1)获取相关参数：
(1a)根据三维电源分配网络参数，得到供电电压Vs、芯片层数N、芯片面积S、单元网格边长L、电源线横截面积A、单位电流源I；
(1b)通过电磁仿真软件Q3D，仿真获得微焊球电阻Rb；
(1c)计算硅通孔TSV电阻RT；
(1d)确定满足设计要求的噪声容限Vn；
(2)判断硅通孔TSV排布方式：
当硅通孔TSV分布在片上电源分配网络的边缘时，执行(3)；
当硅通孔TSV均匀地分布在片上电源分配网络时，执行(4)；
(3)计算在边缘分布方式下硅通孔TSV数目NT1：
(3a)根据步骤(1)中所获取的相关参数，得到边缘分布方式下满足噪声容限的目标等式：
Figure BDA0002072459370000021
其中，N为芯片层数，RT为硅通孔TSV的电阻，Rb为微焊球的电阻，I为单位电流源，Vn为直流压降的噪声容限，ρ为电源线的电阻率，L为最小单元网格的边长，A为电源线的横截面积,xo为硅通孔TSV数目的初始结果；
(3b)解式<1>得到硅通孔TSV数目的初始结果xo,取边缘分布方式下硅通孔TSV数目NT1为大于等于xo的最小整数值；
(4)计算在均匀分布方式下硅通孔TSV数目NT2：
(4a)根据(1)中所提取的相关参数，得到均匀分布方式下满足噪声容限的目标等式：
Figure BDA0002072459370000022
其中，A为电源线的横截面积，N为芯片层数，RT为硅通孔TSV的电阻，Rb为微焊球的电阻，I为单位电流源，Vn为直流压降的噪声容限，ρ为电源线的电阻率，L为最小单元网格的边长，S为芯片面积，x为要计算的硅通孔TSV的数目；
(4b)忽略式<2>中第二项电压降，得到均匀分布方式下满足噪声容限的简化目标等式：
Figure BDA0002072459370000031
(4c)解式<3>得到硅通孔TSV的初始数目xp，执行(4d)；
(4d)牛顿迭代:
(4d1)令当前硅通孔TSV数目迭代点xk等于(4c)中计算的硅通孔TSV的初始数目xp；
(4d2)根据(1)中的相关参数以及当前硅通孔TSV数目迭代点xk，利用牛顿迭代公式求解出下一个硅通孔TSV数目迭代点xk+1；
(4d3)设定允许误差ε，判断下一个硅通孔TSV数目迭代点xk+1与当前硅通孔TSV数目迭代点xk之差的绝对值是否大于允许误差ε，若是，则令xk＝xk+1，并返回(4d2)；若不是，则令均匀分布方式下硅通孔TSV数目NT2取大于等于xk+1的最小整数值。
本发明与现有技术相比，具有以下优点：
第一，本发明由于采用连续平面积分法得到满足噪声容限的目标等式，所以相对传统的单元网格矩阵算法无需计算大量矩阵，计算时间也不受电路规模的影响。
第二，本发明在进行牛顿迭代之前，首先计算了硅通孔TSV的初始数目xp，并令初始硅通孔TSV的数目迭代点xk＝xp，所以能极大减少算法计算时间。在芯片设计的初期，能快速计算出与仿真结果基本吻合的所需最优TSV数目，指导整个芯片的设计与规划，避免芯片后续设计中的冗余设计，提高了设计效率。
附图说明
图1为三维电源分配网络结构图；
图2为本发明的实现流程图；
图3为硅通孔TSV的两种分布情况图。
具体实施方式
以下结合附图对本发明的实施例和效果进行详细描述。
参照图1，三维电源分配网络结构，自上向下分别为平面配电网络、硅通孔TSV及微焊球三个部分，平面配电网络结构中灰线长方体表示地线，白线长方体表示电源线，硅通孔TSV中填充的是导电介质铜，本发明基于三维电源分配网络结构先给出其自底向上的最大电压下降值，电压下降分为两部分，其一为垂直方向上的硅通孔TSV及微焊球的电压降，其二为水平方向上通过连续平面积分法得出平面配电网络的电压降，再根据噪声容限要求列出硅通孔两种分布方式的目标等式，对等式进行求解估算出最优硅通孔数目。
参照图2，对本发明的实施步骤如下：
步骤一，获取相关参数。
(1a)根据三维电源分配网络参数，要对供电电压Vs、芯片层数N、芯片面积S、单元网格边长L、电源线横截面积A、单位电流源I进行设置，本实例取但不限于以下参数：
Vs＝1V、N＝6,12,18,24、S＝512um×512um、L＝10um、A＝2um2和I＝96uA；
(1b)通过电磁仿真软件Q3D的电磁参数提取功能，仿真提取微焊球电阻Rb本实例通过仿真提取但不限于Rb＝65.1mΩ；
(1c)根据三维电源分配网络参数，对硅通孔的半径r,硅通孔的高度h,硅通孔填充金属的电导率ρT进行设置，本实例取但不限于r＝5um、h＝50um、ρT＝1.82×10∧-6uΩ·m，
(1d)根据(1c)设置的参数，计算硅通孔TSV电阻RT：
Figure BDA0002072459370000041
其中，ρT为硅通孔的电阻率，h为硅通孔的高度，r为硅通孔的半径，本实例计算出的硅通孔TSV电阻RT＝24.2mΩ；
(1d)根据Synopsys的官方用户手册，在芯片设计过程中，静态IR-drop噪声要求小于输入电压的5％，因此取允许的最大电压降噪声与芯片供电电压的比值α为5％，再根据(1a)设置参数，计算满足要求的噪声容限：
Vn＝αVs，
其中，Vs为芯片供电电压，α为允许的最大电压降噪声与芯片供电电压的比值，本实例计算出的噪声容限Vn＝50mV。
步骤二，根据设计的三维电源分配网络结构确定硅通孔TSV的排布方式。
三维电源分配网络结构中硅通孔TSV通常分为均匀分布和边缘分布两种方式，均匀分布即硅通孔均匀分散地分布在电源分配网络结构中，边缘分布即硅通孔只分布在电源分配网络结构的边缘处。
当设计的三维电源分配网络结构中硅通孔TSV的分布方式符合图3(a)边缘分布方式时,执行步骤三；
当设计的三维电源分配网络结构中硅通孔TSV的分布方式符合图3(b)均匀分布方式时,执行步骤四；
步骤三，计算在边缘分布方式下硅通孔TSV数目NT1。
(3a)根据步骤一中所获取的相关参数，得到边缘分布方式下满足噪声容限的目标等式：
Figure BDA0002072459370000051
其中，N为芯片层数，RT为硅通孔TSV的电阻，Rb为微焊球的电阻，I为单位电流源，Vn为直流压降的噪声容限，ρ为电源线的电阻率，L为最小单元网格的边长，A为电源线的横截面积，xo为硅通孔TSV数目的初始结果；
(3b)解式<1>得到硅通孔TSV数目的初始结果xo：,
Figure BDA0002072459370000052
(3c)令边缘分布方式下硅通孔TSV数目NT1为大于等于xo的最小整数值。
步骤四，计算在均匀分布方式下硅通孔TSV数目NT2。
(4a)根据步骤一中所提取的相关参数，得到均匀分布方式下满足噪声容限的目标等式：
Figure BDA0002072459370000053
其中，A为电源线的横截面积，N为芯片层数，RT为硅通孔TSV的电阻，Rb为微焊球的电阻，I为单位电流源，Vn为直流压降的噪声容限，ρ为电源线的电阻率，L为最小单元网格的边长，S为芯片面积，x为要计算的硅通孔TSV的数目；
(4b)忽略式<2>中第二项电压降，将余下部分作为占主要影响的垂直方向上电压降，并用硅通孔TSV的初始数目xp取代其中要计算的最终硅通孔TSV数目x，得到均匀分布方式下满足噪声容限的简化目标等式：
Figure BDA0002072459370000054
(4c)解式<3>得到硅通孔TSV的初始数目xp：
Figure BDA0002072459370000061
(4d)对(4a)得出的目标等式进行牛顿迭代：
(4d1)令当前硅通孔TSV数目迭代点xk等于(4c)中计算的硅通孔TSV初始数目xp；
(4d2)根据步骤一中的相关参数以及当前硅通孔TSV数目迭代点xk，利用牛顿迭代公式求解出下一个硅通孔TSV数目迭代点xk+1：
Figure BDA0002072459370000062
其中，k1和k2为两个中间变量，其表示如下：
Figure BDA0002072459370000063
(4d3)设定允许误差ε＝0.001，判断下一个硅通孔TSV数目迭代点xk+1与当前硅通孔TSV数目迭代点xk之差的绝对值是否大于允许误差ε：若是，则令xk＝xk+1，并返回(4d2)；若不是，则令均匀分布方式下硅通孔TSV数目NT2取大于等于xk+1的最小整数值。
对本发明的效果可通过以下计算结果进行分析：
在硅通孔为均匀分布的条件下，用本发明的改良牛顿法和传统牛顿法对比不同芯片层数下估计最优硅通孔数目的运行时间和迭代次数，并给出本发明节省的时间，结果如表1。
表1为硅通孔在均匀分布的条件下，用本发明牛顿法与传统牛顿法对比
Figure BDA0002072459370000064
从表1可见，本发明牛顿法相比于传统牛顿法迭代次数更少，运算时间更短；并且，随着芯片层数的增加，即硅通孔数目的增加，本发明的优势更加明显，能大幅减小估算硅通孔数目的运算时间。

Claims (4)

1.一种三维电源分配网络中最优硅通孔数目的估计方法，其特征在于，包括如下:
(1)获取相关参数：
(1a)根据三维电源分配网络参数，得到供电电压Vs、芯片层数N、芯片面积S、单元网格边长L、电源线横截面积A、单位电流源I；
(1b)通过电磁仿真软件Q3D，仿真获得微焊球电阻Rb；
(1c)计算硅通孔TSV电阻RT；
(1d)确定满足设计要求的噪声容限Vn；
(2)判断硅通孔TSV排布方式：
当硅通孔TSV分布在片上电源分配网络的边缘时，执行(3)；
当硅通孔TSV均匀地分布在片上电源分配网络时，执行(4)；
(3)计算在边缘分布方式下硅通孔TSV数目NT1：
(3a)根据步骤(1)中所获取的相关参数，得到边缘分布方式下满足噪声容限的目标等式：
Figure FDA0004073007910000011
其中，N为芯片层数，RT为硅通孔TSV的电阻，Rb为微焊球的电阻，I为单位电流源，Vn为直流压降的噪声容限，ρ为电源线的电阻率，L为最小单元网格的边长，A为电源线的横截面积,xo为硅通孔TSV数目的初始结果；
(3b)解式<1>得到硅通孔TSV数目的初始结果xo,取边缘分布方式下硅通孔TSV数目NT1为大于等于xo的最小整数值；
(4)计算在均匀分布方式下硅通孔TSV数目NT2：
(4a)根据(1)中所提取的相关参数，得到均匀分布方式下满足噪声容限的目标等式：
Figure FDA0004073007910000012
其中，A为电源线的横截面积，N为芯片层数，RT为硅通孔TSV的电阻，Rb为微焊球的电阻，I为单位电流源，Vn为直流压降的噪声容限，ρ为电源线的电阻率，L为最小单元网格的边长，S为芯片面积，x为要计算的硅通孔TSV的数目；
(4b)忽略式<2>中第二项电压降，得到均匀分布方式下满足噪声容限的简化目标等式：
Figure FDA0004073007910000021
(4c)解式<3>得到硅通孔TSV的初始数目xp，执行(4d)；
(4d)牛顿迭代:
(4d1)令当前硅通孔TSV数目迭代点xk等于(4c)中计算的硅通孔TSV的初始数目xp；
(4d2)根据(1)中的相关参数以及当前硅通孔TSV数目迭代点xk，利用牛顿迭代公式求解出下一个硅通孔TSV数目迭代点xk+1；
(4d3)设定允许误差ε，判断下一个硅通孔TSV数目迭代点xk+1与当前硅通孔TSV数目迭代点xk之差的绝对值是否大于允许误差ε，若是，则令xk＝xk+1，并返回(4d2)；若不是，则令均匀分布方式下硅通孔TSV数目NT2取大于等于xk+1的最小整数值。
2.根据权利要求1所述的方法，其中(1d)中确定满足设计要求的噪声容限Vn，通过如下公式确定：
Vn＝αVs，
其中，Vs为芯片供电电压，α为允许的最大电压降噪声与芯片供电电压的比值。
3.根据权利要求1所述的方法，其中(1c)中计算硅通孔TSV电阻RT，通过下式计算：
Figure FDA0004073007910000022
其中，ρT为硅通孔的电阻率，h为硅通孔的高度，r为硅通孔的半径。
4.根据权利要求1所述的方法，其中(4d2)中求解出下一个硅通孔TSV数目迭代点xk+1，公式如下：
Figure FDA0004073007910000023
其中，k1和k2的表达式如下：
Figure FDA0004073007910000031
Figure FDA0004073007910000032
其中，A为电源线的横截面积，N为芯片层数，RT为硅通孔TSV的电阻，Rb为微焊球的电阻，I为单位电流源，Vn为直流压降的噪声容限，ρ为电源线的电阻率，L为最小单元网格的边长，S为芯片面积。
CN201910442460.2A 2019-05-25 2019-05-25 三维电源分配网络中最优硅通孔数目的估计方法 Active CN110175398B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910442460.2A CN110175398B (zh) 2019-05-25 2019-05-25 三维电源分配网络中最优硅通孔数目的估计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910442460.2A CN110175398B (zh) 2019-05-25 2019-05-25 三维电源分配网络中最优硅通孔数目的估计方法

Publications (2)

Publication Number Publication Date
CN110175398A CN110175398A (zh) 2019-08-27
CN110175398B true CN110175398B (zh) 2023-04-18

Family

ID=67695696

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910442460.2A Active CN110175398B (zh) 2019-05-25 2019-05-25 三维电源分配网络中最优硅通孔数目的估计方法

Country Status (1)

Country Link
CN (1) CN110175398B (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9037446B2 (en) * 2010-09-01 2015-05-19 Georgia Tech Research Corporation Electrical-thermal co-simulation with joule heating and convection effects for 3D systems
CN109522653B (zh) * 2018-11-16 2023-04-07 西安电子科技大学 一种三维集成电路的pdn交流噪声分析方法

Also Published As

Publication number Publication date
CN110175398A (zh) 2019-08-27

Similar Documents

Publication Publication Date Title
US9223919B2 (en) System and method of electromigration mitigation in stacked IC designs
Zhao et al. Decoupling capacitance allocation and its application to power-supply noise-aware floorplanning
Khan et al. Power delivery design for 3-D ICs using different through-silicon via (TSV) technologies
Kim et al. TSV-aware interconnect distribution models for prediction of delay and power consumption of 3-D stacked ICs
CN102543853B (zh) 冗余金属填充方法和集成电路版图结构
Healy et al. Distributed TSV topology for 3-D power-supply networks
Khan et al. System-level comparison of power delivery design for 2D and 3D ICs
CN110175398B (zh) 三维电源分配网络中最优硅通孔数目的估计方法
Chang et al. Modeling the electrical effects of metal dishing due to CMP for on-chip interconnect optimization
Chang et al. Impact and design guideline of monolithic 3-D IC at the 7-nm technology node
TWI743322B (zh) 用以評估積體電路中之導電結構的方法、系統和非暫態電腦可讀取媒體
Feng et al. A thermal-aware mapping algorithm for 3D Mesh Network-on-Chip architecture
CN101315647A (zh) 优化硅片中芯片布局的方法和装置
Li et al. Post-placement thermal via planning for 3D integrated circuit
Guan et al. Incorporating process variations into SRAM electromigration reliability assessment using atomic flux divergence
TW201926627A (zh) 製造半導體裝置的方法
Wang et al. Electromigration-aware local-via allocation in power/ground TSVs of 3-D ICs
Lee et al. Routing optimization of multi-modal interconnects in 3D ICs
Chen et al. Intelligent Codesign Strategy for Thermal Management and Cost Control of 3-D Integrated System With TTSV
Xu et al. Decoupling capacitor modeling and characterization for power supply noise in 3D systems
Elst Modeling and simulation of parasitic effects in stacked silicon
Priyadarshi et al. Hetero 2 3D integration: A scheme for optimizing efficiency/cost of Chip Multiprocessors
CN204632744U (zh) 一种内嵌式复合散热结构的三维集成功率系统
Yan et al. Efficient thermal aware placement approach integrated with 3D DCT placement algorithm
Ahmed et al. Buffered interconnects in 3D IC layout design

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant