CN109522653B - 一种三维集成电路的pdn交流噪声分析方法 - Google Patents

一种三维集成电路的pdn交流噪声分析方法 Download PDF

Info

Publication number
CN109522653B
CN109522653B CN201811369226.3A CN201811369226A CN109522653B CN 109522653 B CN109522653 B CN 109522653B CN 201811369226 A CN201811369226 A CN 201811369226A CN 109522653 B CN109522653 B CN 109522653B
Authority
CN
China
Prior art keywords
parasitic
distribution network
integrated circuit
pdn
power distribution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811369226.3A
Other languages
English (en)
Other versions
CN109522653A (zh
Inventor
董刚
谢祥
杨银堂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201811369226.3A priority Critical patent/CN109522653B/zh
Publication of CN109522653A publication Critical patent/CN109522653A/zh
Application granted granted Critical
Publication of CN109522653B publication Critical patent/CN109522653B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开一种三维集成电路的PDN交流噪声分析方法，用于分析三维集成电路的PDN交流噪声大小。其实现步骤是：(1)构建三个物理模型；(2)获得三个物理模型各自的寄生参数值；(3)计算寄生参数值；(4)获得仿真的寄生参数值；(5)构建电源分配网络PDN的等效电路模型；(6)设置电源分配网络PDN交流噪声仿真环境；(7)获得三维集成电路的电源分配网络PDN的最大交流噪声。本发明可以快速准确地分析得到三维集成电路的PDN的交流噪声大小，可用于对高速三维集成电路的电源分配网络中电源完整性的设计分析及对封装可靠性进行评价时提供依据。

Description

一种三维集成电路的PDN交流噪声分析方法
技术领域
本发明属于电子技术领域，更进一步涉及高速电路电源分配技术领域中的一种三维集成电路的电源分配网络PDN(Power Distribution Network)交流噪声分析方法。本发明对高速三维集成电路的电源分配网络PDN交流噪声大小的测量分析结果，可用于对高速三维集成电路的电源分配网络中电源完整性的设计分析及对封装可靠性进行评价时提供依据。
背景技术
随着芯片集成度的不断提升，晶体管的数目呈指数增长，芯片电源完整性的问题日益凸显。三维封装技术大多通过硅通孔TSV(Through Silicon Vias)连接多层电源分配网络PDN电网来传输信号和电源，大大节省空间的同时也带来了较大的噪声。而如今对电源分配网络PDN交流噪声的研究着重于研究硅通孔TSV的影响而忽略了电源线地线以及VIA通孔的影响。随着芯片工作频率的不断提升，交流噪声的影响占据主导，每个部分的交流噪声的影响也会被放大，因此在电源分配网络PDN交流分析中准确提取电源线/地线、硅通孔TSV和VIA通孔寄生参数数值对于评价电源分配网络PDN性能显得尤为重要。
Huangyu He在其发表的论文“Quantitative Analysis and Modeling of 3-DTSV-Based Power Delivery Architectures”(Rensselaer Polytechnic Institute,2015)中提出了一种测量电源分配网络PDN交流噪声的分析方法，该方法将电源分配网络PDN建模为集总电路模型，将芯片负载等效为交变电流源，电流波形为三角波，通过EM电磁仿真获取s参数，通过s参数计算得到寄生参数，代入集总电路中仿真得到频域噪声谱，从而得到交流噪声的大小。该方法存在的不足之处是：由于获取电源分配网络PDN中电源线/地线、硅通孔TSV和VIA通孔的寄生参数需要通过EM建模仿真计算得到，直接导致交流噪声的分析速度慢；此外，在将芯片负载等效为交变电流源时，电流波形为三角脉冲，电流不断变化会导致测得的交流噪声不准确。
Zhang R,Mazumdar K,Meyer B H等人在其发表的论文“Zhang R,Mazumdar K,Meyer B H,et al.Transient voltage noise in charge-recycled power deliverynetworks for many-layer 3D-IC”(IEEE/ACM International Symposium on Low PowerElectronics and Design.IEEE,2015:152-158)中提出了一种电源分配网络PDN系统建模方法来检测三维集成电路中的电压瞬态噪声。该方法通过建立硅通孔TSV的数学模型来计算寄生电感和电容，然后通过仿真得到电源分配网络PDN的交流噪声。该方法存在的不足之处是：仅考虑了硅通孔TSV的寄生参数影响，忽略了电源分配网络PDN中电源线/地线和VIA通孔的寄生参数随频率变化的影响，从而导致仿真得到的交流噪声结果不准确。
发明内容
本发明的目的在于克服上述现有技术的不足，提出一种三维集成电路的PDN交流噪声分析方法，以获得三维集成电路的电源分配网络PDN的最大交流噪声，提高了交流噪声分析的速度和准确性，进而指导高速三维集成电路的电源分配网络中电源完整性的设计。
实现本发明目的的思路是：根据三维集成电路的电源分配网络中的电源线、硅通孔TSV和通孔VIA的长宽高、材料等工艺信息在电磁仿真软件中构建三个物理模型，然后利用电磁参数提取功能提取出三个模型各自的寄生参数值，根据三维集成电路的电源分配网络中电源线间的耦合关系、硅通孔TSV间的耦合关系、通孔VIA间的耦合关系结合高频下的电阻公式、电感公式、电容公式和电导公式分别计算得到高频下的寄生参数值，将利用电磁参数提取功能提取出三个模型各自的寄生参数值和计算得到高频下的寄生参数值的大小进行比较得到电源分配网络PDN交流噪声仿真的寄生参数值，构建电源分配网络PDN的等效电路模型，输入电源分配网络PDN交流噪声仿真的寄生参数值，设置电源分配网络PDN交流噪声仿真环境，选取三维集成电路的电源分配网络PDN的等效电路中距离直流电压源最远端为探测节点，仿真计算得到电源分配网络PDN的最大交流噪声。
本发明的具体步骤包括：
(1)构建三个物理模型：
将三维集成电路的电源分配网络中的电源线、硅通孔TSV和通孔VIA的长宽高、材料等工艺信息，分别输入到电磁仿真软件中，得到三个物理模型；
(2)获得三个物理模型各自的寄生参数值：
利用电磁仿真软件的电磁参数提取功能，分别提取三维集成电路的电源分配网络中电源线、硅通孔TSV和通孔VIA三个物理模型各自的寄生参数值；
(3)计算寄生参数值：
(3a)根据三维集成电路的电源分配网络中硅通孔TSV间的耦合关系，分别利用高频下的电阻公式、高频下的电感公式、高频下的电容公式和高频下的电导公式，计算高频下的硅通孔TSV的寄生电阻、寄生电感、寄生电容和寄生电导的值；
(3b)根据三维集成电路的电源分配网络中电源线间的耦合关系，分别利用高频下的电阻公式、高频下的电感公式，计算高频下的电源线的寄生电阻、寄生电感的值；
(3c)根据三维集成电路的电源分配网络中通孔VIA间的耦合关系，分别利用高频下的电阻公式、高频下的电感公式，计算高频下的通孔VIA的寄生电阻、寄生电感的值；
(4)获得仿真的寄生参数值：
分别对比三个物理模型提取的高频寄生电阻、寄生电感、寄生电容和寄生电导与计算得到的高频寄生电阻、寄生电感、寄生电容和寄生电导的大小，将误差在10％以内的寄生参数值，作为电源分配网络PDN交流噪声仿真的寄生参数值；
(5)构建电源分配网络PDN的等效电路模型：
(5a)将三维集成电路的电源分配网络中的电源线和通孔VIA都等效为电阻电感串联得到每层电网的集总电路，将硅通孔TSV等效为T型电路，将芯片负载等效为电感电阻电容和交变电流源并联电路；
(5b)将三维集成电路的电源分配网络中的多层电网等效为多个集总电路，通过硅通孔TSV，连接相邻两个由集总电路等效为的T型电路，在集总电路的每个电源线电阻和通孔VIA的电感连接节点处，连接一个由芯片负载等效为的电感电阻电容和交变电流源并联电路；
(5c)将电源分配网络PDN的等效电路模型输入到电子设计软件中；
(6)设置电源分配网络PDN交流噪声仿真环境：
将三维集成电路的电源分配网络PDN的等效电路模型连接到1V的直流电压源上，将电源分配网络PDN交流噪声仿真的三维集成电路工作频率下的寄生参数值输入到电子设计软件中，设置芯片负载等效为的交流电流源的电流波形梯形脉冲，脉冲上升时间和下降时间很短，脉冲宽度很宽，电流最大值为96μA，电流最小值为28.8μA；
(7)获得三维集成电路的电源分配网络PDN的最大交流噪声：
选取三维集成电路的电源分配网络PDN的等效电路中距离直流电压源最远端为探测节点，仿真得到节点处电压随时间变化的曲线，根据曲线计算得到电源分配网络PDN的最大交流噪声。
本发明与现有技术相比具有如下优点：
第一，本发明通过计算高频下的寄生参数值，克服了现有技术寄生参数需要通过EM建模仿真计算得到，直接导致交流噪声的分析速度慢的缺点，使得本发明具有交流噪声的分析速度快的优点。
第二，本发明通过设置芯片负载等效为的交变电流源的电流波形为上升时间和下降时间很短的脉冲很宽的梯形脉冲，克服了现有技术将交变电流源的电流波形设置为三角脉冲会导致测得的交流噪声不准确的缺点，使得本发明具有测交流噪声准确的优点。
第三，本发明通过将将电源分配网络PDN交流噪声仿真的三维集成电路工作频率下的寄生参数值输入到电子设计软件中，克服了现有技术忽略了电源分配网络PDN中电源线/地线和VIA通孔的寄生参数随频率变化的影响从而导致仿真得到的交流噪声结果不准确的缺点，使得本发明具有得到交流噪声更准确的优点。
附图说明
图1是本发明的流程图；
图2是本发明仿真实验中的物理模型图；
图3是本发明仿真实验中的电源分配网络PDN的等效电路模型图；
图4是本发明仿真实验的结果图。
具体实施方式
下面结合附图对本发明进行详细描述。
参照附图1，对本发明的实施步骤进行详细描述。
步骤1，构建三个物理模型。
将三维集成电路的电源分配网络中的电源线、硅通孔TSV和通孔VIA的长宽高、材料等工艺信息，分别输入到电磁仿真软件中，得到三个物理模型。
步骤2，获得三个物理模型各自的寄生参数值。
利用电磁仿真软件的电磁参数提取功能，分别提取三维集成电路的电源分配网络中电源线、硅通孔TSV和通孔VIA三个物理模型各自的寄生参数值。
步骤3，计算寄生参数值。
根据三维集成电路的电源分配网络中硅通孔TSV间的耦合关系，分别利用高频下的电阻公式、高频下的电感公式、高频下的电容公式和高频下的电导公式，计算高频下的硅通孔TSV的寄生电阻、寄生电感、寄生电容和寄生电导的值，高频下的电阻公式如下：
Figure BDA0001869386020000051
其中，R1表示高频下的硅通孔TSV的寄生电阻值，ρ表示铜材料的电阻率，h表示硅通孔TSV圆柱体的高度，π表示圆周率，r表示硅通孔TSV圆柱体的半径，
Figure BDA0001869386020000054
表示开平方根操作，f表示三维集成电路的工作频率,μ0表示真空磁导率。
高频下的电感公式如下：
Figure BDA0001869386020000052
其中，L1表示高频下的硅通孔TSV的寄生电感值，ln表示以自然常数e为底的对数操作，d1表示硅通孔TSV间的间距。
高频下的电容公式如下：
Figure BDA0001869386020000053
Figure BDA0001869386020000061
Figure BDA0001869386020000062
Figure BDA0001869386020000063
其中，C1表示高频下的硅通孔TSV的寄生电容值，Co表示包裹硅通孔TSV的二氧化硅材料层的寄生电容值，GS表示硅衬底的寄生电导值，CS表示硅衬底的寄生电容值，εS表示衬底硅的介电常数，cosh-1表示双曲余弦函数的倒数，to表示包裹硅通孔TSV的二氧化硅层的厚度，εo表示包裹硅通孔TSV的二氧化硅材料的介电常数，σS表示衬底硅的电导率。
高频下的电导公式如下：
Figure BDA0001869386020000064
其中，G1表示高频下的硅通孔TSV的寄生电导值。
根据三维集成电路的电源分配网络中电源线间的耦合关系，分别利用高频下的电阻公式、高频下的电感公式，计算高频下的电源线的寄生电阻、寄生电感的值，高频下的电阻公式如下：
Figure BDA0001869386020000065
其中，R2表示高频下的电源线的寄生电阻值，l表示电源线长方体的长度，w表示电源线长方体的宽度，t表示电源线长方体的高度。
高频下的电感公式如下：
Figure BDA0001869386020000071
其中，L2表示高频下的电源线的寄生电感值，d2是电源线间的间距。
根据三维集成电路的电源分配网络中通孔VIA间的耦合关系，分别利用高频下的电阻公式、高频下的电感公式，计算高频下的通孔VIA的寄生电阻、寄生电感的值，高频下的电阻公式如下：
Figure BDA0001869386020000072
其中，R3表示高频下的通孔VIA的寄生电阻值。
高频下的电感公式如下：
Figure BDA0001869386020000073
其中，L3表示高频下的通孔VIA的寄生电感值，a表示通孔VIA的边长，d3表示通孔VIA间的间距。
步骤4，获得仿真的寄生参数值。
分别对比三个物理模型提取的高频寄生电阻、寄生电感、寄生电容和寄生电导与计算得到的高频寄生电阻、寄生电感、寄生电容和寄生电导的大小，将误差在10％以内的寄生参数值，作为电源分配网络PDN交流噪声仿真的寄生参数值。
步骤5，构建电源分配网络PDN的等效电路模型。
将三维集成电路的电源分配网络中的电源线和通孔VIA都等效为电阻电感串联得到每层电网的集总电路，将硅通孔TSV等效为T型电路，将芯片负载等效为电感电阻电容和交变电流源并联电路。
将三维集成电路的电源分配网络中的多层电网等效为多个集总电路，通过硅通孔TSV，连接相邻两个由集总电路等效为的T型电路，在集总电路的每个电源线电阻和通孔VIA的电感连接节点处，连接一个由芯片负载等效为的电感电阻电容和交变电流源并联电路。
将电源分配网络PDN的等效电路模型输入到电子设计软件中。
步骤6，设置电源分配网络PDN交流噪声仿真环境。
将三维集成电路的电源分配网络PDN的等效电路模型连接到1V的直流电压源上，将电源分配网络PDN交流噪声仿真的三维集成电路工作频率下的寄生参数值输入到电子设计软件中，设置芯片负载等效为的交流电流源的电流波形梯形脉冲，脉冲上升时间和下降时间很短，脉冲宽度很宽，电流最大值为96μA，电流最小值为28.8μA。
步骤7，获得三维集成电路的电源分配网络PDN的最大交流噪声。
选取三维集成电路的电源分配网络PDN的等效电路中距离直流电压源最远端为探测节点，仿真得到节点处电压随时间变化的曲线，根据曲线计算得到电源分配网络PDN的最大交流噪声。
下面结合仿真实验对本发明效果做进一步的描述。
1.仿真条件：
本发明的仿真实验是在CPU为Intel(R)Core(TM)i5-6500 3.2GHZ、内存8G、WINDOWS 7系统上进行的，使用了HFSS软件、ADS软件以及MATLAB软件，电源线、硅通孔TSV和通孔VIA的工艺信息分别如表1、表2、表3所示，芯片负载参数如表4所示，仿真的三维集成电路的电源分配网络有四层平面配电网络，每层平面配电网络有16x16根电源线，相邻层间通过四个硅通孔TSV相连。
表1硅通孔TSV参数
高度(μm) 直径(μm) 铜电导率(μΩ·m) SiO2层厚度(μm) 间距(μm)
50 10 1.82*10^-6 0.2 16
表2电源线参数
长度(μm)) 宽度(μm) 厚度(μm)) 间距(μm)
100 2 1 4
表3通孔VIA参数
长度(μm) 宽度(μm) 高度(μm)
1 1 1
表4芯片负载参数
Figure BDA0001869386020000081
2.仿真内容：
本发明的仿真实验分三步实现，第一步，根据三维集成电路的电源分配网络中的电源线、硅通孔TSV和通孔VIA的长宽高、材料等工艺信息构建三个物理模型，如图2所示，该物理模型是用于获取电源分配网络的寄生参数值。第二步，建立电源分配网络PDN的等效电路模型，如图3所示。第三步，输入电源分配网络PDN交流噪声仿真的寄生参数值，设置电源分配网络PDN交流噪声仿真环境，仿真结果如图4所示。
图2(a)表示三维集成电路的电源分配网络PDN中，单层平面配电网络的电源线模型。图2(a)中的电源线P1、P2、P3横向平行排列，电源线P4、P5、P6纵向平行排列且与电源线P1、P2、P3相互垂直。
图2(b)表示三维集成电路的电源分配网络PDN中，单层平面配电网络的通孔VIA模型。图2(b)中的通孔V1表示连接电源线P1和P4的通孔，通孔V2表示连接电源线P2和P4的通孔，通孔V3表示连接电源线P3和P4的通孔，通孔V4表示连接电源线P1和P5的通孔，通孔V5表示连接电源线P2和P5的通孔，通孔V6表示连接电源线P3和P5的通孔，通孔V7表示连接电源线P1和P6的通孔，通孔V8表示连接电源线P2和P6的通孔，通孔V9表示连接电源线P3和P6的通孔。
图2(c)表示三维集成电路的电源分配网络PDN中，连接相邻两层平面配电网络的硅通孔TSV模型。硅通孔TSV是由二氧化硅绝缘层包裹的实心圆柱体铜柱，图2(c)中的硅通孔T1、T2、T3、T4竖直排列成正方形阵列。
图3(a)表示三维集成电路的电源分配网络PDN的结构图。该电源分配网络有四层平面配电网络，相邻两层平面配电网络通过硅通孔TSV相连。图3(b)表示三维集成电路的电源分配网络PDN中的单层平面配电网络的结构图，以通孔VIA的中心为端点，以相邻两根电源线的间距为边长，将每层平面配电网络划分为15x15个单元网格，且每个单元网格的结构是完全相同的，包括电源线网格、通孔VIA和芯片负载。
图3(c)表示单元网格的等效电路图，该电路由电感、电阻、电容、直流电压源和交变电流源连接组成：
横向电源线等效为电阻R1与电感L1串联电路，纵向电源线等效为电阻R2与电感L2串联电路；
通孔VIA等效为电阻R3与电感L3串联电路，且通孔VIA的电阻R3连接到电源线的电阻R1的一端，电感L3连接到电阻R2的一端；
芯片负载等效为电阻R、电容Cd和电感L依次串联作为一条支路，该支路与电容C、交变电流源AC三者并联连接成的电路，且通孔VIA的电感L3和电源线的电阻R2的连接点与芯片负载的电容C的一端相连，芯片负载的电容C的另一端接地。
图3(d)表示三维集成电路的电源分配网络PDN中的硅通孔TSV的T型等效电路图，硅通孔TSV等效为电阻RT、电感LT、电感LT、电阻RT依次串联，电容CT和电导GT并联，且硅通孔TSV的电感LT和电感LT的连接点与电容CT的一端相连，电容CT的另一端接地。
利用电磁参数提取功能提取三个物理模型寄生参数，设置仿真扫频范围从0.1GHZ到5GHZ，采样间隔为0.1GHZ。3GHZ条件下的电源分配网络PDN交流噪声仿真的寄生参数为：硅通孔TSV的寄生电阻为RTSV＝26.10mΩ，寄生电感为LTSV＝34.97pH，寄生电容为CTSV＝15.26fF，寄生电导为GTSV＝0.97mS，电源线的寄生电阻为RW＝72.22mΩ，寄生电感为LW＝0.68pH，通孔VIA的寄生电阻为RV＝27.25mΩ，寄生电感的取值为LV＝0.28pH。
设置芯片负载等效为的交变电流源的电流波形为上升时间和下降时间很短的脉冲很宽的梯形脉冲，脉冲周期为333.3ps，脉冲上升时间和下降时间为16.6ps，脉冲宽度为199.9ps，电流最大值为96μA，电流最小值为28.8μA。
3.仿真结果分析：
本发明的仿真结果如图4所示，图4中的横坐标表示仿真时间，单位为皮秒ps，纵坐标表示探测节点的电压，单位为毫伏mV。图4中以正方形标示的曲线表示电源分配网络PDN中第一层配电网络最远处节点电压随时间的变化曲线，以三角形标示的曲线表示电源分配网络PDN中第二层配电网络最远处节点电压随时间的变化曲线，以圆形标示的曲线表示电源分配网络PDN中第三层配电网络最远处节点电压随时间的变化曲线，以菱形标示的曲线表示电源分配网络PDN中第四层配电网络最远处节点电压随时间的变化曲线。
根据图4中电压-时间曲线，读取0皮秒时的初始电压值V0，读取100～500皮秒内的最小电压值V1，用V0减去V1即可计算得到交流噪声的大小。由此计算得到第一层电网上最大交流噪声为14.75mV，第二层电网上最大交流噪声为17.94mV，第三层电网上最大交流噪声为20.18mV，第四层电网上最大交流噪声为21.19mV。整个三维集成电路的电源分配网络PDN上的最大交流噪声为21.19mV，从第一层到第四层，最大交流噪声逐渐增大，但增长速度逐渐降低。以上三维集成电路的PDN交流噪声分析方法对高速三维集成电路的电源分配网络中电源完整性的设计分析可以提供帮助。

Claims (9)

1.一种三维集成电路的电源分配网络PDN交流噪声分析方法，其特征在于：计算高频下的电源线和通孔VIA的寄生电阻、寄生电感的值；获得电源分配网络PDN交流噪声仿真的寄生参数考虑了三维集成电路工作频率影响；设置电源分配网络PDN交流噪声仿真环境，将交流电流源的电流波形设置为上升时间和下降时间很短的脉冲很宽的梯形脉冲，该方法的步骤包括如下：
(1)构建三个物理模型：
将三维集成电路的电源分配网络中的电源线、硅通孔TSV和通孔VIA的长宽高、材料工艺信息，分别输入到电磁仿真软件中，得到三个物理模型；
(2)获得三个物理模型各自的寄生参数值：
利用电磁仿真软件的电磁参数提取功能，分别提取三维集成电路的电源分配网络中电源线、硅通孔TSV和通孔VIA三个物理模型各自的寄生参数值；
(3)计算寄生参数值：
(3a)根据三维集成电路的电源分配网络中硅通孔TSV间的耦合关系，分别利用高频下的电阻公式、高频下的电感公式、高频下的电容公式和高频下的电导公式，计算高频下的硅通孔TSV的寄生电阻、寄生电感、寄生电容和寄生电导的值；
(3b)根据三维集成电路的电源分配网络中电源线间的耦合关系，分别利用高频下的电阻公式、高频下的电感公式，计算高频下的电源线的寄生电阻、寄生电感的值；
(3c)根据三维集成电路的电源分配网络中通孔VIA间的耦合关系，分别利用高频下的电阻公式、高频下的电感公式，计算高频下的通孔VIA的寄生电阻、寄生电感的值；
(4)获得仿真的寄生参数值：
分别对比三个物理模型提取的高频寄生电阻、寄生电感、寄生电容和寄生电导与计算得到的高频寄生电阻、寄生电感、寄生电容和寄生电导的大小，将误差在10％以内的寄生参数值，作为电源分配网络PDN交流噪声仿真的寄生参数值；
(5)构建电源分配网络PDN的等效电路模型：
(5a)将三维集成电路的电源分配网络中的电源线和通孔VIA都等效为电阻电感串联得到每层电网的集总电路，将硅通孔TSV等效为T型电路，将芯片负载等效为电感电阻电容和交变电流源并联电路；
(5b)将三维集成电路的电源分配网络中的多层电网等效为多个集总电路，通过硅通孔TSV，连接相邻两个由集总电路等效为的T型电路，在集总电路的每个电源线电阻和通孔VIA的电感连接节点处，连接一个由芯片负载等效为的电感电阻电容和交变电流源并联电路；
(5c)将电源分配网络PDN的等效电路模型输入到电子设计软件中；
(6)设置电源分配网络PDN交流噪声仿真环境：
将三维集成电路的电源分配网络PDN的等效电路模型连接到1V的直流电压源上，将电源分配网络PDN交流噪声仿真的三维集成电路工作频率下的寄生参数值输入到电子设计软件中，设置芯片负载等效为的交流电流源的电流波形梯形脉冲，脉冲上升时间和下降时间很短，脉冲宽度很宽，电流最大值为96μA，电流最小值为28.8μA；
(7)获得三维集成电路的电源分配网络PDN的最大交流噪声：
选取三维集成电路的电源分配网络PDN的等效电路中距离直流电压源最远端为探测节点，仿真得到节点处电压随时间变化的曲线，根据曲线计算得到电源分配网络PDN的最大交流噪声。
2.根据权利要求1所述的一种三维集成电路的电源分配网络PDN交流噪声分析方法，其特征在于，步骤(3a)中所述的高频下的电阻公式如下：
Figure FDA0004036335650000021
其中，R1表示高频下的硅通孔TSV的寄生电阻值，ρ表示铜材料的电阻率，h表示硅通孔TSV圆柱体的高度，π表示圆周率，r表示硅通孔TSV圆柱体的半径，
Figure FDA0004036335650000022
表示开平方根操作，f表示三维集成电路的工作频率,μ0表示真空磁导率。
3.根据权利要求2所述的一种三维集成电路的电源分配网络PDN交流噪声分析方法，其特征在于，步骤(3a)中所述高频下的电感公式如下：
Figure FDA0004036335650000031
其中，L1表示高频下的硅通孔TSV的寄生电感值，ln表示以自然常数e为底的对数操作，d1表示硅通孔TSV间的间距。
4.根据权利要求3所述的一种三维集成电路的电源分配网络PDN交流噪声分析方法，其特征在于，步骤(3a)中所述高频下的电容公式如下：
Figure FDA0004036335650000032
Figure FDA0004036335650000033
Figure FDA0004036335650000034
Figure FDA0004036335650000035
其中，C1表示高频下的硅通孔TSV的寄生电容值，Co表示包裹硅通孔TSV的二氧化硅材料层的寄生电容值，GS表示硅衬底的寄生电导值，CS表示硅衬底的寄生电容值，εS表示衬底硅的介电常数，cosh-1表示双曲余弦函数的倒数，to表示包裹硅通孔TSV的二氧化硅层的厚度，εo表示包裹硅通孔TSV的二氧化硅材料的介电常数，σS表示衬底硅的电导率。
5.根据权利要求4所述的一种三维集成电路的电源分配网络PDN交流噪声分析方法，其特征在于，步骤(3a)中所述的高频下的电导公式如下：
Figure FDA0004036335650000041
其中，G1表示高频下的硅通孔TSV的寄生电导值。
6.根据权利要求5所述的一种三维集成电路的电源分配网络PDN交流噪声分析方法，其特征在于，步骤(3b)中所述的高频下的电阻公式如下：
Figure FDA0004036335650000042
其中，R2表示高频下的电源线的寄生电阻值，l表示电源线长方体的长度，w表示电源线长方体的宽度，t表示电源线长方体的高度。
7.根据权利要求6所述的一种三维集成电路的电源分配网络PDN交流噪声分析方法，其特征在于，步骤(3b)中所述的高频下的电感公式如下：
Figure FDA0004036335650000043
其中，L2表示高频下的电源线的寄生电感值，d2表示电源线间的间距。
8.根据权利要求7所述的一种三维集成电路的电源分配网络PDN交流噪声分析方法，其特征在于，步骤(3c)中所述的高频下的电阻公式如下：
Figure FDA0004036335650000044
其中，R3表示高频下的通孔VIA的寄生电阻值。
9.根据权利要求8所述的一种三维集成电路的电源分配网络PDN交流噪声分析方法，其特征在于，步骤(3c)中所述的高频下的电感公式如下：
Figure FDA0004036335650000051
其中，L3表示高频下的通孔VIA的寄生电感值，a表示通孔VIA的边长，d3表示通孔VIA间的间距。
CN201811369226.3A 2018-11-16 2018-11-16 一种三维集成电路的pdn交流噪声分析方法 Active CN109522653B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811369226.3A CN109522653B (zh) 2018-11-16 2018-11-16 一种三维集成电路的pdn交流噪声分析方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811369226.3A CN109522653B (zh) 2018-11-16 2018-11-16 一种三维集成电路的pdn交流噪声分析方法

Publications (2)

Publication Number Publication Date
CN109522653A CN109522653A (zh) 2019-03-26
CN109522653B true CN109522653B (zh) 2023-04-07

Family

ID=65778274

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811369226.3A Active CN109522653B (zh) 2018-11-16 2018-11-16 一种三维集成电路的pdn交流噪声分析方法

Country Status (1)

Country Link
CN (1) CN109522653B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110175398B (zh) * 2019-05-25 2023-04-18 西安电子科技大学 三维电源分配网络中最优硅通孔数目的估计方法
CN110752863B (zh) * 2019-10-25 2021-07-20 中国人民解放军空军工程大学航空机务士官学校 一种多线间单粒子串扰的估计方法
CN112464606B (zh) * 2020-11-16 2024-02-13 西安电子科技大学 一种基于温度效应的椭圆锥台形tsv的参数提取方法
CN114021831B (zh) * 2021-11-12 2024-03-29 西安电子科技大学 基于边沿响应的pdn网络最坏电压噪声预测方法
CN114365139A (zh) * 2021-12-08 2022-04-15 长江存储科技有限责任公司 用于对管芯上电容器进行建模和仿真的系统和方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4237133B2 (ja) * 2004-12-02 2009-03-11 富士通マイクロエレクトロニクス株式会社 半導体装置の設計方法および半導体装置の設計プログラム
CN101377791B (zh) * 2008-10-10 2010-06-02 电子科技大学 三维NoC噪声仿真系统及其仿真方法
CN106886636B (zh) * 2017-01-23 2019-10-25 西安电子科技大学 一种高速电路系统最坏电源噪声的精确预测方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
孙浩 ; 赵振宇 ; 刘欣 ; .考虑硅衬底效应的基于TSV的3D-IC电源分配网络建模.计算机工程与科学.2014,(第12期),第2339-2345页. *

Also Published As

Publication number Publication date
CN109522653A (zh) 2019-03-26

Similar Documents

Publication Publication Date Title
CN109522653B (zh) 一种三维集成电路的pdn交流噪声分析方法
US20100094609A1 (en) Modeling electrical interconnections in three-dimensional structures
Chai et al. Direct matrix solution of linear complexity for surface integral-equation-based impedance extraction of complicated 3-D structures
Sun et al. Measurement-based electrical characterization of through silicon vias and transmission lines for 3D integration
Zhang et al. Efficient DC and AC impedance calculation for arbitrary-shape and multilayer PDN using boundary integration
Schierholz et al. Parametric S-parameters for PCB based power delivery network design using machine learning
CN110008489B (zh) 一种THz频段InP DHBT器件在片测试结构建模方法
CN103745069A (zh) 三维集成电路中tsv的信号传输及功耗模型的建立方法
Ardon et al. MoM and PEEC method to reach a complete equivalent circuit of a static converter
Pacurar et al. Spiral inductors analysis and modelling
Lorival et al. An efficient and simple compact modeling approach for 3-D interconnects with IC׳ s stack global electrical context consideration
Li et al. Mode-decomposition-based equivalent via (MEV) model and MEV model application range analysis
US9715570B1 (en) Systems and methods for modeling asymmetric vias
Tidjani et al. Crosstalk analyses in coupled transmission lines used in telephony mobile
CN114355125A (zh) 基于电场分析的输电电缆缺陷判断装置及方法
Das et al. Modified separated potential integral equation for low-frequency EFIE conditioning
Kopeć et al. AC temperature estimation of power electronic devices using 1D thermal modeling and IR thermography measurements
Thomas et al. Statistical variation of coupling within a circuit cabinet
Low et al. Modeling and experimental verification of the interconnected mesh power system (IMPS) MCM topology
Pan et al. Modeling of crosstalk effects in carbon nanotube based differential through-silicon via array
Martin et al. A path finding based SI design methodology for 3D integration
Wolf et al. On the Equivalent Circuit Model of a 3D-Printed Conductive Electrifi Transmission Line on a Flexible NinjaFlex Substrate
Morsey et al. A new broadband transmission line model for accurate simulation of dispersive interconnects
Benoit et al. Time-dependent sources identification for transmission lines problems
Kim et al. Analysis of mutual inductance effect between decoupling capacitors on planar power bus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant