CN110165032A - 一种二极管芯片及二极管芯片的制备方法 - Google Patents
一种二极管芯片及二极管芯片的制备方法 Download PDFInfo
- Publication number
- CN110165032A CN110165032A CN201910441323.7A CN201910441323A CN110165032A CN 110165032 A CN110165032 A CN 110165032A CN 201910441323 A CN201910441323 A CN 201910441323A CN 110165032 A CN110165032 A CN 110165032A
- Authority
- CN
- China
- Prior art keywords
- layer
- groove
- type layer
- roughened
- transparency conducting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000009413 insulation Methods 0.000 claims abstract description 17
- 230000004888 barrier function Effects 0.000 claims description 11
- 238000007788 roughening Methods 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 6
- 230000000903 blocking effect Effects 0.000 claims 1
- 239000000463 material Substances 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000005520 cutting process Methods 0.000 description 5
- 238000000605 extraction Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000003760 hair shine Effects 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 206010037660 Pyrexia Diseases 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003344 environmental pollutant Substances 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical group O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 231100000719 pollutant Toxicity 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本申请提供了一种二极管芯片及二极管芯片的制备方法，其中，该二极管芯片包括：衬底，形成于所述衬底上的外延结构，所述外延结构包括依次形成于所述衬底上的N型层、发光层、P型层，依次位于所述P型层上的透明导电层和粗化层，所述粗化层为透明绝缘粗化层，所述透明绝缘粗化层的折射率与所述透明导电层的折射率的差值小于设定的折射率阈值；所述粗化层和所述透明导电层形成有暴露所述P型层的第一凹槽，所述发光层、所述P型层、所述透明导电层和所述粗化层形成有暴露所述N型层的第二凹槽；所述第一凹槽对应的P型层上设置有第一电极，以及，所述第二凹槽对应的N型层上设置有第二电极。本申请实施例提高了发光效率。
Description
技术领域
本申请涉及半导体技术领域，具体而言，涉及一种二极管芯片及二极管芯片的制备方法。
背景技术
发光二极管(LED)的发光原理是利用电子在n型半导体与p型半导体间移动的能量差，以光的形式释放能量，这样的发光原理有别于白炽灯发热的发光原理，因此发光二极管被称为冷光源。此外，发光二极管具有耐久性高、寿命长、轻巧、耗电量低等优点，因此现今的照明市场对发光二极管给予厚望，将其视为新一代照明工具。
目前，在LED光萃取效率方面，因为一般半导体材料与封装材料的折射率相差很多，使得全反射较小，所以，发光二极管所产生的光达到与封装材料的界面时，大于临界角的光将产生全反射回到发光二极管晶粒内部，光子在交界面离开半导体的几率变小，使得光子只能在内部全反射直至被吸收殆尽，使光转成热的形式，造成发光效率较低。
发明内容
有鉴于此，本申请的目的在于提供一种二极管芯片及二极管芯片的制备方法，以提高发光效率。
第一方面，本申请实施例提供了一种二极管芯片，包括衬底，形成于所述衬底上的外延结构，所述外延结构包括依次形成于所述衬底上的N型层、发光层、P型层，所述二极管芯片还包括：
依次位于所述P型层上的透明导电层和粗化层，所述粗化层为透明绝缘粗化层，所述透明绝缘粗化层的折射率与所述透明导电层的折射率的差值小于设定的折射率阈值；
所述粗化层和所述透明导电层形成有暴露所述P型层的第一凹槽，所述发光层、所述P型层、所述透明导电层和所述粗化层形成有暴露所述N型层的第二凹槽；
所述第一凹槽对应的P型层上设置有第一电极，以及，所述第二凹槽对应的N型层上设置有第二电极。
在一种实施方式中，还包括第一透明绝缘层；
所述第一透明绝缘层包覆所述粗化层、所述发光层的侧面、所述P型层和所述透明导电层上表面及侧面、所述N型层的上表面，以及，所述第一电极和所述第二电极的侧面。
在一种实施方式中，所述粗化层包括位于所述透明导电层上的第一结构层和形成粗化结构的第二结构层；
所述第二结构层呈位于所述第一结构层上的半球形结构或锥形结构。
在一种实施方式中，在所述第一凹槽对应的所述P型层和所述透明导电层之间，所述二极管芯片还包括用于形成中空的电流限制孔的电流阻挡层；
所述电流限制孔的尺寸小于所述第一凹槽的尺寸。
第二方面，本申请实施例提供了一种二极管芯片的制备方法，包括：
在衬底上形成外延结构，所述外延结构包括依次形成于所述衬底上的N型层、发光层、P型层；
在所述P型层上形成透明导电层；
在所述透明导电层上形成粗化层，所述粗化层为透明绝缘粗化层；
在预定位置蚀刻所述粗化层和所述透明导电层，形成暴露所述P型层的多个第一凹槽；
在任一第一凹槽处继续蚀刻所述P型层、所述发光层和设定厚度的N型层，形成暴露所述N型层的第二凹槽；
在所述第一凹槽对应的P型层上设置第一电极，在所述第二凹槽对应的N型层上设置第二电极。
在一种实施方式中，所述在所述P型层上形成透明导电层之前，所述方法包括：
在所述P型层上形成电流阻挡层，所述电流阻挡层包括暴露所述P型层的电流限制孔。
在一种实施方式中，所述在所述透明导电层上形成粗化层，包括：
在所述透明导电层上形成第二透明绝缘层；
对所述第二透明绝缘层进行粗化，使得所述第二透明绝缘层形成位于所述透明导电层上的第一结构层和形成粗化结构的第二结构层后得到所述粗化层，所述第二结构层呈位于所述第一结构层上的半球形结构或者锥形结构。
在一种实施方式中，所述在预定位置蚀刻所述粗化层和所述透明导电层，形成暴露所述P型层的多个第一凹槽，包括：
蚀刻所述粗化层，形成暴露所述透明导电层的多个第一开口；
在所述多个第一开口处蚀刻所述透明导电层，使得所述透明导电层形成与所述第一开口对应的第二开口，且每个第二开口的尺寸小于对应的第一开口的尺寸，每个所述第一开口和其对应的第二开口形成所述第一凹槽。
在一种实施方式中，所述在任一第一凹槽处继续蚀刻所述P型层、所述发光层和设定厚度的N型层，形成暴露所述N型层的第二凹槽，包括：
在任一第一凹槽处蚀刻所述P型层、所述发光层和设定厚度的N型层，使得所述P型层、所述发光层和所述N型层形成与所述任一第一凹槽对应的第三开口，所述第三开口的尺寸小于所述任一第一凹槽的尺寸；
所述第三开口和所述任一第一凹槽构成所述第二凹槽。
在一种实施方式中，所述在所述第一凹槽对应的P型层上设置第一电极，在所述第二凹槽对应的N型层形成第二电极之后，所述制备方法还包括：
在所述N型层的上表面、所述发光层的侧面、所述P型层和所述透明导电层的上表面及侧面、所述粗化层，以及所述第一电极和所述第二电极上形成第一透明绝缘层；
蚀刻所述第一电极和所述第二电极上的第一透明绝缘层，形成窗口，所述窗口暴露所述第一电极和所述第二电极的上表面。
本申请实施例提供的二极管芯片及二极管芯片的制备方法，该二极管芯片包括衬底，形成于衬底上的外延结构，外延结构包括依次形成于衬底上的N型层、发光层、P型层，还包括依次位于P型层上的透明导电层和粗化层，粗化层为透明绝缘粗化层，透明绝缘粗化层的折射率与透明导电层的折射率的差值小于设定的折射率阈值；粗化层和透明导电层形成有暴露P型层的第一凹槽，发光层、P型层、透明导电层和粗化层形成有暴露N型层的第二凹槽；第一凹槽对应的P型层上设置有第一电极，以及，第二凹槽对应的N型层上设置有第二电极。
可见，本申请实施例中通过在透明导电层上额外增加粗化层，且粗化层与透明导电层之间的折射率相近，当发光层在第一电极和第二电极通电后，发射的光通过透明导电层发射到粗化层中，由于粗化层的折射率和透明导电层的折射率相近，则降低了二者界面之间的全反射，另外由于透明的粗化层表面被粗化，则光通过粗化层射出时，同样也会降低光的全反射，从而加大了出光效率，另外，由于本申请中的二极管芯片是额外在透明导电层上增加的粗化层，而不是对二极管芯片中的导电层和外延结构进行的粗化，与针对导电层和外延结构进行粗化的二极管芯片相比，本申请实施例的二极管芯片提高了电学性能，从而提高了出光效率。
为使本申请的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1示出了本申请实施例所提供的第一种二极管芯片的结构示意图；
图2示出了本申请实施例所提供的二极管芯片中粗化层和透明导电层的结构示意图；
图3示出了本申请实施例所提供的包覆有第一透明绝缘层后的第一种二极管芯片的结构示意图；
图4示出了本申请实施例所提供的第二种二极管芯片的结构示意图；
图5示出了本申请实施例所提供的一种二极管芯片的制备方法流程图；
图6示出了本申请实施例所提供的第一种二极管芯片制备过程中的第一子结构图；
图7示出了本申请实施例所提供的第一种二极管芯片制备过程中的第二子结构图；
图8示出了本申请实施例所提供的第一种二极管芯片制备过程中的第三子结构图；
图9示出了本申请实施例所提供的第一种二极管芯片制备过程中的第四子结构图；
图10示出了本申请实施例所提供的第一种二极管芯片制备过程中的第五子结构图；
图11示出了本申请实施例所提供的第一种二极管芯片制备过程中的第六子结构图；
图12示出了本申请实施例所提供的第一种二极管芯片制备过程中的第七子结构图；
图13示出了本申请实施例所提供的第二种二极管芯片制备过程中的第八子结构图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
实施例1
本申请实施例1提供了一种二极管芯片，如图1所示，包括衬底11，形成于衬底上的外延结构，外延结构包括依次形成于衬底11上的N型层12、发光层13、P型层14，还包括：
这里衬底为生长衬底，其材料可以为蓝宝石衬底、硅衬底、碳化硅衬底等，发光层为量子阱发光层。
依次位于P型层14上的透明导电层15和粗化层16，粗化层16为透明绝缘粗化层，透明绝缘粗化层的折射率与透明导电层15的折射率的差值小于设定的折射率阈值。
这里的透明导电层可以为氧化铟锡ITO导电玻璃，当发光层在第一电极和第二电极通电发光时，能够通过透明导电层发射到粗化层，因为这里的粗化层也为透明的，即光可以透过粗化层发射出去。
此外，这里的粗化层属于高折射率绝缘材料，且该透明的高折射绝缘材料的折射率和透明导电层的折射率之差介于±0.3之间，优选±0.2之间，更优选±0.1之间，这样，透明绝缘粗化层的折射率与透明导电层的折射率相近，光从透明导电层入射到粗化层的时候，降低了二者之间的全反射。
此外，如图2所示，为二极管芯片中的粗化层和透明导电层的结构，粗化层16包括位于透明导电层15上的第一结构层161和形成粗化结构的第二结构层162；
第二结构层162呈位于第一结构层161上的半球形结构或锥形结构。
图2中给出的第二结构层是由多个半球形结构构成的粗化结构，其中半球形结构的高度为800～2200nm，优选1200～2000nm，更优选1500～1800nm，每个半球形结构的底部直径为1～5um，优选2～4um，更优选2.5～3.5um，相邻两个半球形结构之间的间隙为0～5um(这里不包括0um)，优选0.5～4um，更优选1～1.5um，其中第一结构层的厚度为0～300nm(这里不包括0um)，优选50～250nm，更优选100～150nm。
粗化层16和透明导电层15形成有暴露P型层14的第一凹槽17，发光层、P型层、透明导电层和粗化层形成有暴露N型层的第二凹槽18。
由图1可以看出每个二极管芯片的第一凹槽17可以包括一个，第二凹槽18可以包括两个，其中一个用于设置第二电极，另一个是在制作单颗二极管芯片时，为了便于切割形成单颗二极管芯片，故需要在每个二极管芯片的边缘形成用于切割的第二凹槽。
第一凹槽17对应的P型层14上设置有第一电极19，以及，第二凹槽对应的N型层12上设置有第二电极20。
另外，如图3所示，这里的二极管芯片还包括第一透明绝缘层21。
第一透明绝缘层21包覆粗化层16、发光层13的侧面、P型层14和透明导电层15上表面及侧面、N型层12的上表面，以及，第一电极19和第二电极20的侧面。
其中，这里的第一透明绝缘层与粗化层的材料相同，能够保护二极管芯片暴露的侧面，防止液体或者污染物进入二极管芯片。
在一种实施方式中，如图4所示，在第一凹槽17对应的P型层14和透明导电层15之间，还包括用于形成中空的电流限制孔23的电流阻挡层22，第一电极19经由电流限制孔23接合至外延结构中的P型层14。
电流限制孔的尺寸小于第一凹槽17的尺寸。
这里，设置电流阻挡层的材料可以为二氧化硅，其作用是减少第一电极与P型层的接触面积，减少由第一电极注入的电流与直接流入P型层，从而降低第一电极对应的发光层向第一电极所在的区域发光，即尽量使得发光层发射的光从第一电极以外的透明导电层发出。
实施例2
本申请实施例2提供了一种二极管芯片的制备方法，如图5所示，包括以下具体步骤S501～S506：
S501，在衬底上形成外延结构，外延结构包括依次形成于衬底上的N型层、发光层、P型层。
在衬底11上依次N型层12、发光层13和P型层14，即得到如图6所示的结构。
S502，在P型层上形成透明导电层。
这里在P型层14上继续生长透明导电层15，得到如图7所示的结构。
S503，在透明导电层上形成粗化层，粗化层为透明绝缘粗化层。
具体地，步骤S503在透明导电层上形成粗化层，包括以下步骤(1)～(2)：
(1)在透明导电层上形成第二透明绝缘层；
这里，在透明导电层15上形成第二透明绝缘层16A，得到如图8所示的结构图。
这里的第二透明绝缘层这里为透明的高折射绝缘材料，该透明的高折射绝缘材料折射率和透明导电层的折射率之差值介于±0.3之间，优选±0.2之间，更优选±0.1之间，厚度1000-2500nm，优选1200-2000nm，更优选1500-1800nm，其材料可为氧化铝Al2O3或者氮化硅Si3N4。
(2)对第二透明绝缘层16A的设定厚度进行粗化，使得第二透明绝缘层形成位于透明导电层上的第一结构层和形成粗化结构的第二结构层后得出粗化层，第二结构层呈位于第一结构层上的半球形结构或者锥形结构。
这里可以采用光刻、干法蚀刻的方式，比如可以采用ICP发射光谱仪或反应离子刻蚀(Reactive Ion Etching，RIE)对该第二透明绝缘层16A的设定厚度的上层进行蚀刻，使得第二透明绝缘层16A形成位于透明导电层15上的第一结构层161和形成粗化结构的第二结构层162，第一结构层161和第二结构层162即粗化层16，得到如图9所述的结构。
其中，半球形结构的高度为800～2200nm，优选1200～2000nm，更优选1500～1800nm，每个半球形结构的底部直径为1～5um，优选2～4um，更优选2.5～3.5um，相邻两个半球形结构之间的间隙为0～5um，优选0.5～4um，更优选1～1.5um，其中第一结构层的厚度为0～300nm，优选50～250nm，更优选100～150nm。
S504，在预定位置蚀刻粗化层和透明导电层，形成暴露P型层的多个第一凹槽；
具体地，步骤S504中，在预定位置蚀刻粗化层和透明导电层，形成暴露P型层的多个第一凹槽，包括以下步骤(3)～(4)：
(3)蚀刻粗化层，形成暴露透明导电层的多个第一开口。
采用光刻、湿法蚀刻的方式，在不同位置蚀刻掉部分粗化层，形成多个第一开口17A，得到如图10所示的结构。
其中，一个第一开口用于之后继续蚀刻形成第一开槽，一个边缘的第一开口用于之后继续蚀刻形成用于放置电极的第二开槽，另一个边缘的第一开口用于之后继续蚀刻形成用于切割的第二凹槽。
(4)在多个第一开口处蚀刻透明导电层，使得透明导电层形成与第一开口对应的第二开口，且每个第二开口的尺寸小于对应的第一开口的尺寸，每个第一开口和其对应的第二开口形成第一凹槽。
继续对第一开口163处的透明导电层15进行蚀刻，形成与第一开口163对应的第二开口151，得到如图11所示的结构，这里第一开口和其对应的第二开口形成第一凹槽，第一凹槽可以用于设置第一电极。
S505，在任一第一凹槽处继续蚀刻所述P型层、发光层和设定厚度的N型层，形成暴露N型层的第二凹槽。
具体地，步骤S505中，在任一第一凹槽处继续蚀刻P型层、发光层和设定厚度的N型层，形成暴露所述N型层的第二凹槽，包括：
在任一第一凹槽处蚀刻P型层、发光层和设定厚度的N型层，使得P型层、发光层和N型层形成与任一第一凹槽对应的第三开口，第三开口的尺寸小于任一第一凹槽的尺寸；其中，第三开口和任一第一凹槽构成第二凹槽。
为了继续蚀刻方便，本申请实施例中，选择位于中间的第一凹槽17作为放置第一电极的第一凹槽，该第一凹槽不再继续进行蚀刻，两个边缘的第一凹槽继续蚀刻，得到与第一凹槽对应的第三开口181，第三开口181和其对应的第一凹槽构成第二凹槽，另外一个边缘的第二凹槽182即得到如图12所示的结构。
S506，在第一凹槽对应的P型层上设置第一电极，在第二凹槽对应的N型层上设置第二电极。
这里通过采用光刻、蒸镀、剥离、去胶的方式，制作第一电极和第二电极，即正负电极，得到如图1所示的结构。
另外，在第一凹槽对应的P型层上设置第一电极，在第二凹槽对应的N型层形成第二电极之后，二极管芯片的制备方法还包括以下步骤(5)～(6)：
(5)在N型层的上表面、发光层的侧面、P型层和透明导电层的上表面及侧面、粗化层，以及第一电极和所述第二电极上形成第一透明绝缘层；
(6)蚀刻第一电极和所述第二电极上的第一透明绝缘层，形成窗口，所述窗口暴露所述第一电极和所述第二电极的上表面。
通过步骤(5)和步骤(6)即得到如图3所示的结构。
在另一种实施方式中，在步骤S502中的在P型层上形成透明导电层之前，二极管芯片的制备方法包括：
在P型层上形成电流阻挡层，所述电流阻挡层包括暴露P型层的电流限制孔。
即针对图6，在P型层上制作电流阻挡层，其材料可以是二氧化硅SiO2，得到如图13所示的结构，这里制备电流阻挡层，其可以形成电流限制孔，用于对注入到P型的电流进行限制。
然后通过对图13得到的结构进行步骤S506的处理以及制备用于绝缘的第一透明绝缘层后，即得到如图4所示的结构。
在实际制备二极管芯片时，一般会同时制备多个二极管芯片，比如对形成有多个二极管芯片的晶圆的衬底进行研磨、抛光后，然后沿着预先制备的蚀刻道对晶圆进行切割，从而形成多个二极管芯片，比如图12中的第二凹槽182即为预先制备的蚀刻道，在芯片制备完成后，可以沿着该时刻道进行切割，这样预置切割道，可以防止溅射材料对芯片有损害，比如防止切割时产生的溅射材料溅射导致P型层和N型层之间发出短路，最终得到如图3所示的单颗二极管芯片。
本申请实施例提供的二极管芯片及二极管芯片的制备方法，该二极管芯片包括衬底，形成于衬底上的外延结构，外延结构包括依次形成于衬底上的N型层、发光层、P型层，还包括依次位于P型层上的透明导电层和粗化层，粗化层为透明绝缘粗化层，透明绝缘粗化层的折射率与透明导电层的折射率的差值小于设定的折射率阈值；粗化层和透明导电层形成暴露P型层的第一凹槽，发光层、P型层、透明导电层和粗化层形成暴露N型层的第二凹槽；第一凹槽对应的P型层上设置有第一电极，以及，第二凹槽对应的N型层上设置有第二电极。
可见，本申请实施例中通过在透明导电层上额外增加粗化层，且粗化层与透明导电层之间的折射率相近，当发光层在第一电极和第二电极通电后，发射的光通过透明导电层发射到粗化层中，由于粗化层的折射率和透明导电层的折射率相近，则降低了二者界面之间的全反射，另外由于透明的粗化层表面被粗化，则光通过粗化层射出时，同样也会降低光的全反射，从而加大了出光效率，另外，由于本申请中的二极管芯片是额外在透明导电层上增加的粗化层，而不是对二极管芯片中的导电层和外延结构进行的粗化，与针对导电层和外延结构进行粗化的二极管芯片相比，本申请实施例的二极管芯片提高了电学性能，从而提高了出光效率。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
在本申请的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
最后应说明的是：以上所述实施例，仅为本申请的具体实施方式，用以说明本申请的技术方案，而非对其限制，本申请的保护范围并不局限于此，尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本申请实施例技术方案的精神和范围。都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应所述以权利要求的保护范围为准。
Claims (10)
1.一种二极管芯片，包括衬底，形成于所述衬底上的外延结构，所述外延结构包括依次形成于所述衬底上的N型层、发光层、P型层，其特征在于，所述二极管芯片还包括：
依次位于所述P型层上的透明导电层和粗化层，所述粗化层为透明绝缘粗化层，所述透明绝缘粗化层的折射率与所述透明导电层的折射率的差值小于设定的折射率阈值；
所述粗化层和所述透明导电层形成有暴露所述P型层的第一凹槽，所述发光层、所述P型层、所述透明导电层和所述粗化层形成有暴露所述N型层的第二凹槽；
所述第一凹槽对应的P型层上设置有第一电极，以及，所述第二凹槽对应的N型层上设置有第二电极。
2.根据权利要求1所述的二极管芯片，其特征在于，还包括第一透明绝缘层；
所述第一透明绝缘层包覆所述粗化层、所述发光层的侧面、所述P型层和所述透明导电层上表面及侧面、所述N型层的上表面，以及，所述第一电极和所述第二电极的侧面。
3.根据权利要求1所述的二极管芯片，其特征在于，所述粗化层包括位于所述透明导电层上的第一结构层和形成粗化结构的第二结构层；
所述第二结构层呈位于所述第一结构层上的半球形结构或锥形结构。
4.根据权利要求1所述的二极管芯片，其特征在于，在所述第一凹槽对应的所述P型层和所述透明导电层之间，所述二极管芯片还包括用于形成中空的电流限制孔的电流阻挡层；
所述电流限制孔的尺寸小于所述第一凹槽的尺寸。
5.一种二极管芯片的制备方法，其特征在于，包括：
在衬底上形成外延结构，所述外延结构包括依次形成于所述衬底上的N型层、发光层、P型层；
在所述P型层上形成透明导电层；
在所述透明导电层上形成粗化层，所述粗化层为透明绝缘粗化层；
在预定位置蚀刻所述粗化层和所述透明导电层，形成暴露所述P型层的多个第一凹槽；
在任一第一凹槽处继续蚀刻所述P型层、所述发光层和设定厚度的N型层，形成暴露所述N型层的第二凹槽；
在所述第一凹槽对应的P型层上设置第一电极，在所述第二凹槽对应的N型层上设置第二电极。
6.根据权利要求5所述的制备方法，其特征在于，所述在所述P型层上形成透明导电层之前，所述制备方法包括：
在所述P型层上形成电流阻挡层，所述电流阻挡层包括暴露所述P型层的电流限制孔。
7.根据权利要求5所述的制备方法，其特征在于，所述在所述透明导电层上形成粗化层，包括：
在所述透明导电层上形成第二透明绝缘层；
对所述第二透明绝缘层进行粗化，使得所述第二透明绝缘层形成位于所述透明导电层上的第一结构层和形成粗化结构的第二结构层后得到所述粗化层，所述第二结构层呈位于所述第一结构层上的半球形结构或者锥形结构。
8.根据权利要求5所述的制备方法，其特征在于，所述在预定位置蚀刻所述粗化层和所述透明导电层，形成暴露所述P型层的多个第一凹槽，包括：
蚀刻所述粗化层，形成暴露所述透明导电层的多个第一开口；
在所述多个第一开口处蚀刻所述透明导电层，使得所述透明导电层形成与所述第一开口对应的第二开口，且每个第二开口的尺寸小于对应的第一开口的尺寸，每个所述第一开口和其对应的第二开口形成所述第一凹槽。
9.根据权利要求5所述的制备方法，其特征在于，所述在任一第一凹槽处继续蚀刻所述P型层、所述发光层和设定厚度的N型层，形成暴露所述N型层的第二凹槽，包括：
在任一第一凹槽处蚀刻所述P型层、所述发光层和设定厚度的N型层，使得所述P型层、所述发光层和所述N型层形成与所述任一第一凹槽对应的第三开口，所述第三开口的尺寸小于所述任一第一凹槽的尺寸；
所述第三开口和所述任一第一凹槽构成所述第二凹槽。
10.根据权利要求5所述的制备方法，其特征在于，所述在所述第一凹槽对应的P型层上设置第一电极，在所述第二凹槽对应的N型层形成第二电极之后，所述制备方法还包括：
在所述N型层的上表面、所述发光层的侧面、所述P型层和所述透明导电层的上表面及侧面、所述粗化层，以及所述第一电极和所述第二电极上形成第一透明绝缘层；
蚀刻所述第一电极和所述第二电极上的第一透明绝缘层，形成窗口，所述窗口暴露所述第一电极和所述第二电极的上表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910441323.7A CN110165032A (zh) | 2019-05-24 | 2019-05-24 | 一种二极管芯片及二极管芯片的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910441323.7A CN110165032A (zh) | 2019-05-24 | 2019-05-24 | 一种二极管芯片及二极管芯片的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110165032A true CN110165032A (zh) | 2019-08-23 |
Family
ID=67632735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910441323.7A Pending CN110165032A (zh) | 2019-05-24 | 2019-05-24 | 一种二极管芯片及二极管芯片的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110165032A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111710766A (zh) * | 2020-06-19 | 2020-09-25 | 中国工程物理研究院电子工程研究所 | 一种具有折射率可调的复合增透膜的可见光led芯片 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101315962A (zh) * | 2007-05-29 | 2008-12-03 | 台达电子工业股份有限公司 | 发光二极管装置及其制造方法 |
| CN103050600A (zh) * | 2012-12-21 | 2013-04-17 | 华灿光电股份有限公司 | 一种发光二极管的芯片及该芯片的制备方法 |
| CN104966772A (zh) * | 2015-05-29 | 2015-10-07 | 华灿光电股份有限公司 | 一种发光二极管及其制造方法 |
-
2019
- 2019-05-24 CN CN201910441323.7A patent/CN110165032A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101315962A (zh) * | 2007-05-29 | 2008-12-03 | 台达电子工业股份有限公司 | 发光二极管装置及其制造方法 |
| CN103050600A (zh) * | 2012-12-21 | 2013-04-17 | 华灿光电股份有限公司 | 一种发光二极管的芯片及该芯片的制备方法 |
| CN104966772A (zh) * | 2015-05-29 | 2015-10-07 | 华灿光电股份有限公司 | 一种发光二极管及其制造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111710766A (zh) * | 2020-06-19 | 2020-09-25 | 中国工程物理研究院电子工程研究所 | 一种具有折射率可调的复合增透膜的可见光led芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8519430B2 (en) | Optoelectronic device and method for manufacturing the same | |
| CN100563037C (zh) | 一种发光二极管芯片及其制造方法 | |
| CN102544248B (zh) | 发光二极管晶粒的制作方法 | |
| CN104037278B (zh) | Led芯片的制备方法及led芯片 | |
| US20170324002A1 (en) | Light Emitting Diode Chip and Fabrication Method | |
| KR20050097075A (ko) | 질화물 반도체 발광 소자 및 그 제조 방법 | |
| CN104638078A (zh) | 发光二极管及其制作方法 | |
| CN101183701A (zh) | 一种led芯片及其制备方法 | |
| CN105720140A (zh) | GaN基LED垂直芯片结构及制备方法 | |
| CN106159057B (zh) | Led芯片及其制作方法 | |
| CN108400206A (zh) | Led芯片结构及其制备方法 | |
| CN102299266A (zh) | 有机电致发光器件的基板及制造方法 | |
| CN102637782A (zh) | 一种提高光提取效率发光二极管的制作方法 | |
| CN107919424B (zh) | 一种发光二极管芯片及其制造方法 | |
| CN107863432B (zh) | 一种提升led性能的led制备方法以及led芯片 | |
| CN108198923A (zh) | 一种发光二极管芯片及其制作方法 | |
| CN101515622A (zh) | 表面粗化的发光二极管芯片及其制造方法 | |
| CN110165032A (zh) | 一种二极管芯片及二极管芯片的制备方法 | |
| US9276164B2 (en) | Optoelectronic device and method for manufacturing the same | |
| CN200986927Y (zh) | 具有微光学结构的发光二极管 | |
| CN104124311B (zh) | 一种制作发光二极管钝化保护层的方法 | |
| CN107526124B (zh) | 一种基于半导体基底的低损耗表面等离激元耦合器及其制备方法 | |
| CN109980075A (zh) | 微型化发光装置 | |
| CN109346564A (zh) | 一种倒装发光二极管芯片的制作方法 | |
| CN1889278A (zh) | 一种提高芯片亮度的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190823 |