CN110138499A

CN110138499A - 级联编码系统

Info

Publication number: CN110138499A
Application number: CN201810128762.8A
Authority: CN
Inventors: 施沛渝; 吴宗佑
Original assignee: Shenzhen Hengyu Chip Technology Co Ltd
Current assignee: Shenzhen Hengyu Chip Technology Co Ltd; Storart Technology Co Ltd
Priority date: 2018-02-08
Filing date: 2018-02-08
Publication date: 2019-08-16

Abstract

本发明涉及一种使用代数码与低密度校验码的部分级联编码系统。该级联编码系统包括一个ECC编码器、一个接收码字监控模块及一个ECC译码器。该ECC编码器具有一个LDPC码编码模块及一个代数码编码模块，该ECC译码器具有一个LDPC码译码模块及一个代数码译码模块。相较于已知的级联编码系统，本发明具有较少备用空间、更好的纠错性能、较不复杂的硬件设计、较佳译码吞吐量及具弹性编码长度的优点。

Description

级联编码系统

技术领域

本发明涉及通信技术领域，特别是涉及一种级联编码系统。

背景技术

随着数字通信通道与存储设备系统对信息高可靠性传输的需求增加，各种错误纠正的技巧被广泛应用在这类的系统中。它们目的在检测和纠正由各种因素引起的错误，例如传输通道噪声、快闪存储器的数据保存性与耐久性等。

传统上，代数码，例如BCH码(Bose–Chaudhuri–Hocquenghem codes)与RS码(Reed-solomon codes，里所码)，被用于数据传输系统并提供一定的纠错能力。由于用户需求和巨大的数据传输，需要更强的纠错码(Error Correcting Code，ECC)来支援更多错误比特发生的情况，以达到延长关联设备的使用寿命的目的。为了增强纠错能力，可应用每个比特的软值(soft value)进行软判决译码。近来，在软判决表现优异的低密度奇偶校验(LowDensity Parity Check，LDPC)码广泛应用于各种领域。LDPC码的软译码方式除了具有出色的纠错能力，还可以在硬件上有效地实现。然而，在应用上，输入比特软值的精准度会影响译码时的纠错能力。此外，LDPC码校验矩阵的结构会导致错误平层(Error floor)，即误码率(Bit Error Rate，BER)对信噪比(Signal-to-Noise Ratio，SNR)性能曲线中的平坦区域，这个问题对于LDPC译码来说非常关键。特别在某些应用中，使用者要求达到的译码性能是误帧率(Frame Error Rate，FER)<10^-10。另一方面，出于成本考虑要求高的储存数据比率，因此校验空间有限，进而导致ECC的纠错能力受到限制。

为了改进纠错能力及解决LDPC码的错误平层现象，有许多ECC技术可供应用。例如，较常用的是乘积码与级联码，在此以级联码做例子。一个(n₁，k₁)线性码C₁与一个(n₂，k₂)线性码C₂组成的级联码的编码器首先藉由使用线性码C₁编码信息后得到一个码字c₁，接着第一编码程序后使用线性码C₂编码c₁以取得码字c，其中k₁<n₁＝k₂<n₂。级联码的码率R＝(k₁)/(n₂)。所以，级联码需要许多备用空间来进行重复保护，且花了许多的运算时间，即，编码时间与译码时间。

因此，需要一种创新的级联编码系统来解决上述问题。

发明内容

基于此，有必要针对上述技术问题，提供一种具备较少备用空间、更好的纠错性能的级联编码系统。

一种级联编码系统包括：ECC编码器，用以将信息编码为码字，以发送到通信通道或储存设备中作为传送码字，该码字具有第一信息部、第二信息部、第一校验部及第二校验部；接收码字监控模块，用以确定来自该通信通道或该储存设备的接收码字的所有比特的LLR(Log-likelihood Ratio，对数似然比)值；及ECC译码器，用以对来自该接收码字监控模块的具有LLR值的该接收码字进行译码，以获得该信息，如果码字译码成功，发出该信息和/或校验部，及如果码字译码判定于停止条件下失败，发出译码失败讯号。

该ECC编码器包括：LDPC码编码模块，用以将该信息编码为LDPC码字，该LDPC码字具有该第一信息部、该第二信息部与该第一校验部；及代数码编码模块，用以对该LDPC码字的该第二信息部与该第一校验部进行编码，以及用以由一代数码产生该第二校验部，其中该ECC编码器将该第二校验部级联到该LDPC码字；该ECC译码器，包括：LDPC码译码模块，用以根据LLR值译码该接收码字的该第一信息部、该第二信息部与该第一校验部，或使用一反馈信息提供完整信息与第一校验部进行译码；及当迭代运算次数到达预定停止值或停止条件时，终止译码迭代运算；及代数码译码模块，用以对来自该LDPC码译码模块、具有硬比特的该接收码字的该第二信息部、该第一校验部与该第二校验部进行译码，如果译码成功，利用该代数译码模块产生译码信息部，将所述译码信息部与该第一校验部作为该反馈信息，及如果译码失败，提供该现有的第二信息部与来自LDPC译码的第一校验部作为该反馈信息。

其中一个实施例中，采用代数码BCH码或RS码。

其中一个实施例中，停止条件可为该LDPC码译码模块用来对接收码字的该第一信息部、该第二信息部与该第一校验部译码的运算次数达到预定值，或该LDPC码译码模块对接收码字译码后判断为发散。

其中一个实施例中，来自该LDPC码译码模块的具有LLR值的该接收码字的该第二信息部与该第一校验部，在该代数码译码模块开始译码过程前可被映射为硬比特。

依照本发明，当该代数码译码模块成功地进行译码，来自该代数码译码模块的该译码信息部的所有比特维持为原性质符号并指定为最大或者最小的软比特值。或当该代数码译码模块未成功译码，且反馈信息由该代数码译码模块发出，作为反馈信息的现有的第二信息部与该第一校验部保有进入代数译码前不变的软比特值。

其中一个实施例中，当所述代数码译码模块译码后，所述译码信息部的所有码字比特维持为软比特。

如果代数码编码模块将其第一信息部和/或第二信息部的特定比特设为零，该代数码译码模块译码后，进一步比对编码时设定为零的位置是否为零，成功比对后产生该译码信息部。

其中一个实施例中，在该LDPC码译码模块对该码字的下一回运算中的该预定停止值，可大于该LDPC码译码模块对相同的码字的当前回运算中的该预定停止值。对每回运算的该预定停止值可基于该通信通道或该储存设备的物理条件而设定。代数码译码模块可将译码信息部发送至该接收码字监控模块，用以确定接收到的码字的LLR值。

该级联编码系统可进一步包括记忆模块，连接到该LDPC码译码模块和代数码译码模块，用以缓存用于LDPC码译码模块的信息及来自LDPC码译码模块或者代数译码模块的译码信息部与第一校验部，或来自接收码字监控模块的具有LLR的信息部与第一校验部及硬比特的第二校验部。

藉由代数码译码模块的帮助，LDPC码译码模块的译码性能可以提升，错误平层现象可以缓解。同时，因为内码(代数码)保护外码(LDPC码)部分及特定数据，部分级联编码系统需要较少备用空间来进行重复保护，且花较少的运算时间，即，编码时间与译码时间。相较于已知的级联编码系统，本发明具有较不复杂的硬件设计、较佳译码吞吐量及可修复的码长度的优点。

附图说明

图1为本发明一个实施例中的级联编码系统的示意图；

图2为本发明一个实施例中的信息如何被编码的示意图；

图3为本发明一个实施例中的码字的结构示意图；

图4为本发明一个实施例中的级联编码系统的运作流程图。

附图标记说明：

10 级联编码系统

100 ECC编码器

110 LDPC码编码模块

120 代数码编码模块

200 ECC译码器

210 LDPC码译码模块

220 代数码译码模块

230 记忆模块

30 信源

300 接收码字监控模块

40 通道

410 调制器

420 解调器

50 目标

具体实施方式

本发明将通过下列的实施方式而得到更具体的描述。

请参阅图1到图4，这些附图揭露了依照本发明使用一代数码与LDPC码的一部分进行级联编码的级联编码系统10的实施例。图1为级联编码系统10的示意图，图2描述信息如何被编码，图3显示码字的结构，图4为该级联编码系统10的运作流程图。级联编码系统10包含ECC编码器100、接收码字监控模块300及ECC译码器200，前述元件如图1中的长虚线框包围所示。这些元件为硬件且能安装于不同装置上，例如ECC编码器100装在发射器上，接收码字监控模块300与ECC译码器200装在接收器中。这些元件的功能及级联编码系统10的运作将于下方详细说明。

ECC编码器100用来将信息编码为码字。不同于已知的码字的结构，来自ECC编码器100的码字具有两个信息部及对应的两个校验部。为了能更全面地理解，它们被称为第一信息部、第二信息部、第一校验部(即，LDPC码的校验部分)及第二校验部。请参阅图2与图3。要被保护的信息(显示为M)由LDPC码与代数码进行编码。在本发明中，代数码可以是BCH码或RS码，在本实施例中使用BCH码。通常来说，“代数码”用于相关的名词，因此可以提供最广泛的解释。原始信息包含第一信息部(显示为M₁)与第二信息部(显示为M₂)。当该信息由ECC编码器100中的LDPC码编码模块110编码时，对信息(M₁|M₂)进行处理且由LDPC码产生第一校验部(显示为P₁)，从而获得LDPC码字Y₁，[M|P₁]。当该信息进一步由ECC编码器100中的代数码编码模块120编码，并非整个信息都使用到。而是，将第二信息部M₂与第一校验部P₁作为一个新的信息X来进行编码，由代数码(BCH码)产生第二校验部(显示为P₂)，获得代数码字Y₂，[M₂|P₁|P₂]。ECC编码器100串接第二校验部M₂到该LDPC码字以得到完整的码字，Y＝[M|P₁|P₂]。它揭示了本发明的一个特点：内码仅保护一部分信息。这节省了硬件实现代数码运算的面积成本。

同时，ECC编码器100能发送该码字Y到通信通道或存于储存设备作为传送码字，进一步的，ECC译码器200对经过通道后的传送码字进行译码获得正确信息。这里，通信通道指的是有形或无形的，用于携带和传输信息的任何媒介。例如，通信通道可以是连接一主机至另一主机的USB连接线，通信通道也可以是开放的空间，电磁波从信源30调制到目标50。储存设备可以是用于暂时或长时间储存信息的任何设备。例如，存储设备可以是硬盘(HardDisk Drive，HDD)或固态硬盘(Solid State Drive，SSD)。通信通道或储存设备中往往会存在干扰原始信息的因子，而纠错码具备还原正确信息的特性。

如上所述，ECC编码器100包括LDPC码编码模块110与代数码编码模块120。LDPC码编码模块110将上述信息编码为上述LDPC码字，后者具有前述第一信息部、第二信息部及第一校验部。代数码编码模块120能编码该第二信息部与该LDPC码字的第一校验部，以及用以由该代数码产生上述第二校验部。LDPC码编码模块110与代数码编码模块120的工作流程可以从图2看出。应该注意的是ECC编码器100配置于一装置中，该装置可不同于另一携带ECC译码器200的装置；在某些实施例中，ECC编码器100也可与ECC译码器200在同一装置中。因此，通信通道或储存设备需要某些桥接模块。在本实施例中，用于传送码字Y的通道40是一个具有调变电磁波的开放空间。因此，用来调制该传送码字Y的调制器410就是所谓的桥接模块。

当传送码字Y经电磁波传输时，不可避免地会受到干扰。传送码字Y的多个字码比特信号可能会受到干扰并导致错误。在具有噪声的接收码字R＝Y+Noise经由解调器420解调后，该接收码字R也需要重新整理以进一步使用。LDPC码的软判决与硬判决译码过程分别需要软比特及硬比特数据，这意味对软判决而言，接收码字R的比特必须是实数形式，举例来说，12、8、5、1、-1、-5、-8、-12(Log-likelihood Ratio值，LLR值)；对硬判决而言，其值必须是二元值0或1。接收码字监控模块300的主要职能是确定来自通道40(或储存设备)接收码字R的所有比特的LLR值。

ECC译码器200对来自接收码字监控模块300、具有LLR值的接收码字R进行译码以获得信息M。同时，如果码字译码成功，ECC译码器200也能发出信息M和/或校验部。否则，如果码字译码判定于停止条件下失败，ECC译码器200会发出译码失败讯号。直觉来说，ECC译码器200发出该信息M或译码失败讯号到下一站(以下，使用目标50来表示)，如同已知ECC译码器所做的一般。然而，前述停止条件可以让基于ECC译码器200的架构具有较佳的性能。

依照本发明，上述停止条件可设为LDPC码译码模块210(将于之后详述)用来对接收码字R的第一信息部、第二信息部与第一校验部的译码的迭代运算次数上限达到一个预定值。LDPC码译码模块210与代数码译码模块220是ECC译码器200的基本单元。具有软信息的接收码字需要在LDPC码译码模块210与代数码译码模块220间来回数次，以确定是否可以恢复到相应的信息或将上述译码失败讯号发送至目标50。对LDPC译码过程来说，接收码字需要许多次的迭代计算，非常耗时。有时，计算结果可能会发散，这意味着在这种情形下无法找到正确的信息。为了解决这些问题，LDPC码译码模块210的LDPC译码过程在几回迭代运算后暂时停止，并由代数码译码程序接手。因为包含一部分信息M，且由代数码保护的数据量不大，可以很快得到信息M的部分正确的第二信息部与第一校验部，并将其反馈给LDPC码译码模块210。因此，LDPC码译码模块210与代数码译码模块220的几轮运算可能是需要的。停止条件用来停止进一步数轮运算，以免资源浪费，即便当该停止条件到达时接收码字也几乎译码成功。因为LDPC码译码模块210能判断一个接收码字的译码当下为发散，该停止条件能被设定为该LDPC码译码模块对一接收码字的译码后判断为发散。更具体的，该停止条件被设定为LDPC码译码模块210对一接收码字的运算未达预设回数下发散。依照通道40(或储存设备)的不同环境，预设回数可由实验或模拟计算得到。

如上所述，ECC译码器200包含LDPC码译码模块210与代数码译码模块220。LDPC码译码模块210用来译码具LLR值的接收码字的第一信息部、第二信息部与第一校验部。此外，它也能使用反馈信息供第二信息部与第一校验部进行译码。反馈信息包含代数码译码模块220提供给LDPC码译码模块210的第二信息部M₂的正确译码后的译码信息部及该第一校验部P₁，或仅为原始第二信息部与第一校验部。LDPC码译码模块210的另一个工作是当迭代运算次数到达预定停止值或停止条件时，终止译码迭代运算。这个工作是本发明的另一个特点。设定预定停止值的规则是：在该LDPC码译码模块210对该接收码字的下一回运算中的该预定停止值，大于该LDPC码译码模块210对相同的接收码字的当前回运算中的该预定停止值。针对对收到信息进行的例子来说，LDPC码译码模块210的第一回运算中有5次迭代运算，LDPC码译码模块210的第二回运算中有10次迭代运算，LDPC码译码模块210的最后一回运算中有15次迭代运算。依照本发明的精神，运算回数不限于3，每回的迭代运算次数也不各限于5、10及15。运算回数与每回迭代运算次数可藉由对不同通信通道或储存设备的预实验或模拟计算而获得。对每回运算的预定停止值或停止条件是基于该通讯通道或该储存设备的物理条件而设定。

代数码译码模块220能译码来自LDPC码译码模块210与记忆模块230的接收码字的第二信息部、第一校验部及第二校验部。如果译码成功，由代数码产生作为反馈信息的译码信息部(第二信息部)与第一校验部。然而，如果译码失败，代数码译码模块220提供一译码失败讯号到LDPC码译码模块210，及提供现有的第二信息部与第一校验部(储存于记忆模块230中)当作反馈信息。如果第一信息部和/或第二信息部中特定比特处被代数码编码模块120所设定为零，代数码译码模块220译码后，进一步比对其值为零时，产生该译码信息部。也就是说，译码过程与比对编码设定为零部分数据都必须“成功”。

要强调的是，如果必须，可以应用一记忆模块230，它连接到LDPC码译码模块210和代数码译码模块220。记忆模块230的用于缓存用于LDPC码译码模块210的信息，及来自LDPC码译码模块210或者代数码译码模块220的译码信息部与第一校验部，或者用于缓存来自接收码字监控模块300的具有LLR的信息部(第一信息部和/或第二信息部)与第一校验部及硬比特的第二校验部。此外，来自代数码译码模块220的译码信息部能进一步发送至接收码字监控模块300。译码信息部被接收码字监控模块300用来确定接收到的接收码字的LLR值。从而，接收码字监控模块300能更有效及正确地确定LLR值。

请见图4，级联编码系统10的译码运算与某些元件的详细功能将进一步于下方说明。

在接收码字R的比特的LLR值由接收码字监控模块300确定后，LDPC码译码模块210开始译码接收具有第一信息部、第二信息部及第一校验部的接收码字R。在LDPC码译码模块210第一回5次迭代运算后，ECC译码器200译码不成功，此时将确认是否达到停止条件。如果为是，ECC译码器200将发出译码失败讯号到目标50。如果为否，且LDPC码译码模块210的译码过程还不成功，ECC译码器200将要求代数码译码模块220，以硬比特形式译码第二信息部、第一校验部及第二校验部。应该注意的是第二信息部与第一校验部在代数码译码模块220译码过程中，可能有某些字码比特值改变。另一方面，如果信息M于LDPC码译码模块210第一回5次迭代运算中成功获得，ECC译码器200会将信息M、第一校验部及第二校验部传给目标50。

因为代数码译码模块220需要所有接收的字码比特是硬比特，所以在代数码译码模块220开始译码过程前，来自LDPC码译码模块210的具有LLR值的第二信息部与第一校验部需要映射为硬比特(0或1)。如果代数码译码模块220成功地进行译码，依照ECC译码器200的需要，译码信息部(信息M的正确第二信息部)与第一校验部的字码比特可以如下进一步处理。译码信息部与第一校验部的所有字码比特维持为原性质符号并指定为最大或最小的软比特值，诸如12与-12。否则，译码信息部与第一校验部的所有字码比特维持为来自LDPC码译码模块210的原始软比特。整个来说，处理正确译码信息部与第一校验部的程序标注为图4中的“映射1”。映射指的是计算值与输出值的对应关系。

如果代数码译码模块220不能成功进行译码，且当反馈信息由代数码译码模块220发出时，作为反馈信息的现有的第二信息部与现有的第一校验部会被指定保有进入代数译码前不变的软比特值，该反馈信息接着又会再被送回代数码译码模块220。相似地，本步骤标注为图4中的“映射2”。

之后，ECC译码器200持续LDPC码译码模块210与代数码译码模块220间的译码循环。如果停止条件设为LDPC码译码模块210使用4次来译码，当第4次结束而译码还是失败时，ECC译码器200会自动停止译码接收码字R并发出译码失败讯号。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims

1.一种级联编码系统，其特征在于，包括：

ECC编码器，用以将信息编码为码字，以发送到通信通道或储存设备中作为传送码字，所述码字具有第一信息部、第二信息部、第一校验部和第二校验部；

接收码字监控模块，用以确定来自所述通信通道或所述储存设备的接收码字的所有比特的LLR值；及

ECC译码器，用以对来自所述接收码字监控模块的具有LLR值的所述接收码字进行译码，以获得所述信息；如果码字译码成功，发出所述信息和/或校验部，及如果码字译码判定于停止条件下失败，发出译码失败讯号；

所述ECC编码器包括：

LDPC码编码模块，用以将所述信息编码为LDPC码字，该LDPC码字具有所述第一信息部、所述第二信息部与所述第一校验部；及

代数码编码模块，用以将所述LDPC码字的所述第二信息部与所述第一校验部进行编码，以及用以由一代数码产生所述第二校验部，其中所述ECC编码器将所述第二校验部级联到所述LDPC码字；

所述ECC译码器，包括：

LDPC码译码模块，用以根据LLR值译码所述接收码字的所述第一信息部、所述第二信息部与所述第一校验部或使用一反馈信息供所述第二信息部与所述第一校验部进行译码，及当迭代运算次数到达预定停止值或停止条件时，终止译码迭代运算；及

代数码译码模块，用以对来自所述LDPC码译码模块、具有硬比特的所述接收码字的所述第二信息部、所述第一校验部与所述第二校验部进行译码，如果译码成功，利用所述代数码产生译码信息部，将所述译码信息部与所述第一校验部作为所述反馈信息，及如果译码失败，提供现有的第二信息部与第一校验部作为所述反馈信息。

2.如权利要求1所述的级联编码系统，其特征在于，所述代数码为BCH码或RS码。

3.如权利要求1所述的级联编码系统，其特征在于，所述停止条件为，所述LDPC码译码模块用来对接收码字的所述第一信息部、所述第二信息部与所述第一校验部译码的迭代运算次数上限达到预定值，或该LDPC码译码模块对一接收码字的译码后判断为发散。

4.如权利要求1所述的级联编码系统，其特征在于，来自所述LDPC码译码模块的具有LLR值的所述接收码字的所述第二信息部与所述第一校验部，在所述代数码译码模块开始译码过程前被映射为硬比特。

5.如权利要求1所述的级联编码系统，其特征在于，当所述代数码译码模块成功地进行译码，来自所述代数码译码模块的所述译码信息部的所有比特维持为原性质符号并指定为最大或最小的软比特值。

6.如权利要求1所述的级联编码系统，其特征在于，当所述代数码译码模块译码后，所述译码信息部的所有码字比特维持为软比特。

7.如权利要求1所述的级联编码系统，其特征在于，当反馈信息由该代数码译码模块发出时，作为该反馈信息的该现有的第二信息部与第一校验部保有进入代数译码前不变的软比特值。

8.如权利要求1所述的级联编码系统，其特征在于，如果所述第一信息部和/或所述第二信息部的特定比特被代数编码模块指定为零，所述代数码译码模块译码后，进一步比对其值为零时，产生所述译码信息部。

9.如权利要求1所述的级联编码系统，其特征在于，在所述LDPC码译码模块对所述码字的下一回运算中的所述预定停止值，大于所述LDPC码译码模块对相同的码字的当前回运算中的所述预定停止值。

10.如权利要求9所述的级联编码系统，其特征在于，对每回运算的所述预定停止值是基于所述通信通道或所述储存设备的物理条件而设定。

11.如权利要求1所述的级联编码系统，其特征在于，所述代数码译码模块将所述译码信息部发送至所述接收码字监控模块，用以确定接收到的码字的LLR值。

12.如权利要求1所述的级联编码系统，其特征在于，进一步包括记忆模块，连接到所述LDPC码译码模块和该代数码译码模块，用以缓存用于LDPC码译码模块的信息，及来自LDPC码译码模块或者代数码译码模块的译码信息部与第一校验部，或者用以缓存来自接收码字监控模块的具有LLR的信息部与第一校验部及硬比特的第二校验部。