CN110138195B - 抑制GaN半桥模块电压尖峰与电流谐振的无损缓冲电路及其测试电路 - Google Patents

抑制GaN半桥模块电压尖峰与电流谐振的无损缓冲电路及其测试电路 Download PDF

Info

Publication number
CN110138195B
CN110138195B CN201910439449.0A CN201910439449A CN110138195B CN 110138195 B CN110138195 B CN 110138195B CN 201910439449 A CN201910439449 A CN 201910439449A CN 110138195 B CN110138195 B CN 110138195B
Authority
CN
China
Prior art keywords
power device
capacitor
parasitic
current
inductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910439449.0A
Other languages
English (en)
Other versions
CN110138195A (zh
Inventor
王高林
李斌兴
刘少博
张容驰
赵楠楠
霍军亚
朱良红
徐殿国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harbin Institute of Technology
Original Assignee
Harbin Institute of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harbin Institute of Technology filed Critical Harbin Institute of Technology
Priority to CN201910439449.0A priority Critical patent/CN110138195B/zh
Publication of CN110138195A publication Critical patent/CN110138195A/zh
Application granted granted Critical
Publication of CN110138195B publication Critical patent/CN110138195B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/34—Snubber circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/34—Snubber circuits
    • H02M1/346—Passive non-dissipative snubbers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

一种抑制GaN半桥模块电压尖峰与电流谐振的无损缓冲电路及其测试电路，属于宽禁带半导体功率器件驱动技术领域。本发明针对现有使用GaN功率器件的半桥模块，由于功率器件开关速度快而引起的电压与电流尖峰会危害系统稳定的问题。它主要由电感、电容与二极管依次并联后再与另一电容串联构成；所述无损缓冲电路连接在GaN半桥模块的上桥臂功率器件漏极与下桥臂功率器件源极之间。本发明在桥式电路拓扑的功率回路寄生电感电流变化时，可为其提供低阻抗回路，从而抑制了功率器件两端的尖峰电压，并可破坏GaN半桥模块中的电流谐振回路，从而避免模块出口处的电流振荡。

Description

抑制GaN半桥模块电压尖峰与电流谐振的无损缓冲电路及其 测试电路
技术领域
本发明属于宽禁带半导体功率器件驱动技术领域，特别是涉及抑制GaN半桥模块电压尖峰与电流谐振的无损缓冲电路及其测试电路。
背景技术
氮化镓(GaN)半导体功率器件与碳化硅半导体功率器件同属于第三代半导体功率器件，其相较于硅基半导体器件具有开关速度快，工作频率高，开关损耗与导通损耗小的优点。除此之外氮化镓功率器件相较于MOSFET没有寄生体二极管，不存在反向恢复损耗，因此更适合用于桥式拓扑应用场合中。随着发展，目前GaN功率器件的功率等级已有较大提高，已有商用600V耐压等级的GaN功率器件进入市场，并适用于单相图腾柱无桥拓扑与逆变器拓扑，其可有效提高变换器效率，并可减小无源器件的体积，节约材料，提升变换器功率密度。
虽然GaN功率器件相对于硅基半导体器件具有众多性能优势，但GaN功率器件因其高开关速度带来的高dv/dt和di/dt导致GaN功率器件对电路中的寄生电感非常敏感，容易在开关瞬间引起电压与电流尖峰，所述尖峰显著降低了器件的安全工作功率容量；而若换用更高耐压耐流值的功率器件将造成变换器成本上升。此外，电压和电流尖峰还会增大器件开关损耗，以至蚀刻器件绝缘层，降低器件的使用寿命，进而影响整个系统的使用寿命，甚至直接击穿器件。电压电流尖峰除危害器件安全外还会带来严重的有害电磁干扰(EMI)问题，从而影响整个系统的稳定性。
在传统硅基半导体器件应用中，一般添加吸收缓冲电路来抑制电压和电流尖峰。常用的缓冲电路有电容型缓冲、RC缓冲、RCD缓冲及LCD无损缓冲电路等，各种缓冲电路分别适用于不同的应用场合，其中RC缓冲与RCD缓冲电路会引入缓冲损耗，设计不当还会导致变换器损耗增大。对于使用GaN功率器件的半桥模块，由于功率器件开关速度非常快，无损缓冲电路设计不当引起的电流谐振，会危害系统稳定。因此需要研究适用于GaN功率器件的无损缓冲电路。
发明内容
针对现有使用GaN功率器件的半桥模块，由于功率器件开关速度快而引起的电压与电流尖峰会危害系统稳定的问题，本发明提供一种抑制GaN半桥模块电压尖峰与电流谐振的无损缓冲电路及其测试电路。
本发明的一种抑制GaN半桥模块电压尖峰与电流谐振的无损缓冲电路，所述无损缓冲电路主要由电感、电容与二极管依次并联后再与另一电容串联构成；所述无损缓冲电路连接在GaN半桥模块的上桥臂功率器件漏极与下桥臂功率器件源极之间。
根据本发明的抑制GaN半桥模块电压尖峰与电流谐振的无损缓冲电路，所述无损缓冲电路包括电感Ls、电容Cs1、电容Cs2及二极管Ds，电容Cs1的一端连接GaN半桥模块的上桥臂功率器件漏极，电容Cs1的另一端连接二极管Ds的阳极，二极管Ds的阴极连接GaN半桥模块的下桥臂功率器件源极；电容Cs2与二极管Ds并联；电感Ls与电容Cs2并联。
根据本发明的抑制GaN半桥模块电压尖峰与电流谐振的无损缓冲电路，所述电感为贴片电感，所述电容为贴片电容，所述二极管为贴片二极管。
根据本发明的抑制GaN半桥模块电压尖峰与电流谐振的无损缓冲电路，所述电容Cs1的取值包括：
Figure BDA0002071599170000021
式中I0为最大负载电流，tf为功率器件关断电流下降时间，Vpeak为最大尖峰电压，Vbus为母线电压。
根据本发明的抑制GaN半桥模块电压尖峰与电流谐振的无损缓冲电路，所述电感Ls和电容Cs2的取值满足以下关系式：
Figure BDA0002071599170000022
式中f0为功率回路中寄生电感与功率器件输出电容的谐振频率。
根据本发明的抑制GaN半桥模块电压尖峰与电流谐振的无损缓冲电路，所述功率器件包括型号为GS66508B的GaN HEMT半导体器件。
本发明还提供了一种用于无损缓冲电路的测试电路，所述无损缓冲电路包所述的抑制GaN半桥模块电压尖峰与电流谐振的无损缓冲电路，所述测试电路包括GaN半桥模块的上桥臂功率器件Q1、下桥臂功率器件Q2、无损缓冲电路、负载电感L、直流源VCC、功率回路寄生电感L1、功率回路寄生电感L2、功率回路寄生电感L3、功率回路寄生电感L4；
针对所述上桥臂功率器件Q1，其栅漏极寄生电容为Cgd1，栅源极寄生电容为Cgs1，漏源极寄生电容为Cds1，漏极寄生电感为Ld1，源极寄生电感为Lcs1；
针对所述下桥臂功率器件Q2，其栅漏极寄生电容为Cgd2，栅源极寄生电容为Cgs2，漏源极寄生电容为Cds2，漏极寄生电感为Ld2，源极寄生电感为Lcs2；
漏极寄生电感Ld1与直流源VCC正极之间依次连接功率回路寄生电感L1和功率回路寄生电感L2，源极寄生电感Lcs2与直流源VCC负极之间依次连接功率回路寄生电感L3和功率回路寄生电感L4；无损缓冲电路连接在漏极寄生电感Ld1与功率回路寄生电感L3之间，无损缓冲电路中二极管的阴极连接在功率回路寄生电感L3和功率回路寄生电感L4之间，二极管的阳极通过电容Cs1连接在漏极寄生电感为Ld1和功率回路寄生电感L1之间；负载电感L的一端连接在源极寄生电感Lcs1与漏极寄生电感Ld2之间，另一端连接在功率回路寄生电感L1和功率回路寄生电感L2之间。
根据本发明的基于无损缓冲电路的测试电路，所述负载电感L包括空心电感。
根据本发明的基于无损缓冲电路的测试电路，所述直流源VCC包括充电后的电解电容。
本发明的有益效果：本发明可应用于使用GaN功率器件的桥式电路拓扑中。对于GaN功率器件主开关管开关瞬间产生的关断电压尖峰与电流尖峰，采用了LCD缓冲电路进行抑制。所述无损缓冲电路在桥式电路拓扑的功率回路寄生电感电流变化时，可为其提供低阻抗回路，从而抑制了功率器件两端的尖峰电压，并可破坏GaN半桥模块中的电流谐振回路，从而避免模块出口处的电流振荡。所述无损缓冲电路在抑制电压尖峰与电流谐振的同时不产生额外的功率损耗。因此，可极大促进GaN半桥模块的系统工作稳定性。
附图说明
图1为本发明所述抑制GaN半桥模块电压尖峰与电流谐振的无损缓冲电路在测试电路中的连接关系示意图；
图2为下桥臂功率器件Q2作为主开关管在开关过程中的功率回路电流流向示意图；其中图2(a)为无缓冲电路时GaN半桥模块下桥臂功率器件Q2开通过程的电流流向示意图；图2(b)为无缓冲电路时GaN半桥模块下桥臂功率器件Q2关断过程的电流流向示意图；图2(c)为缓冲电路为电容时GaN半桥模块下桥臂功率器件Q2开通过程的电流流向示意图；图2(d)为缓冲电路为电容时GaN半桥模块下桥臂功率器件Q2关断过程的电流流向示意图；图2(e)为缓冲电路为本发明所述无损缓冲电路时GaN半桥模块下桥臂功率器件Q2开通过程的电流流向示意图；图2(f)为缓冲电路为本发明所述无损缓冲电路时GaN半桥模块下桥臂功率器件Q2关断过程的电流流向示意图；
图3为GaN半桥模块无缓冲电路与有缓冲电路时，下桥臂功率器件Q2开关过程中电压尖峰与电流振荡的波形对比图；其中图3(a)为无缓冲电路时，下桥臂功率器件Q2开关过程电压尖峰与端口电流振荡仿真波形图；图3(b)为以电容作为缓冲电路时，下桥臂功率器件Q2开关过程电压尖峰与电流振荡仿真波形图；图3(c)为以本发明所述无损缓冲电路作为缓冲电路时，下桥臂功率器件Q2开关过程电压尖峰与电流振荡仿真波形图；图3中，iL2表示GaN半桥模块端口电流，vds1表示上桥臂功率器件Q1的漏源极间电压，vgs1表示上桥臂功率器件Q1的栅源极间电压。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
具体实施方式一、结合图1所示，本发明的第一方面，提供了一种抑制GaN半桥模块电压尖峰与电流谐振的无损缓冲电路，所述无损缓冲电路1主要由电感、电容与二极管依次并联后再与另一电容串联构成；所述无损缓冲电路连接在GaN半桥模块的上桥臂功率器件漏极与下桥臂功率器件源极之间。
本实施方式所述的无损缓冲电路使用于GaN半桥模块中，能够缓解功率器件在快速开关过程中，造成的功率回路中较大的关断电压尖峰与谐振电流。其与GaN半桥模块的具体连接关系如图1中所示。
作为示例，结合图1所示，所述无损缓冲电路可以采用以下的具体连接关系：包括电感Ls、电容Cs1、电容Cs2及二极管Ds，电容Cs1的一端连接GaN半桥模块的上桥臂功率器件漏极，电容Cs1的另一端连接二极管Ds的阳极，二极管Ds的阴极连接GaN半桥模块的下桥臂功率器件源极；电容Cs2与二极管Ds并联；电感Ls与电容Cs2并联。
本实施方式所述的LCD缓冲电路在某一功率器件开通时，通过缓冲电路提供的低电感回路给另一功率器件漏源极电容充电，并且利用LC并联谐振，提供高阻抗，抑制模块输出电流谐振。例如，当下桥臂功率器件Q2开通时，负载电感L中的电流由反向流过Q1变为流过Q2，Q2的输出电容(Cds2+Cgd2)放电，电容Cs1通过寄生电感Ld1、Lcs1、Ld2、Lcs2、L3，Q2以及Cs2和Ls为Q1的输出电容(Cds1+Cgd1)充电，相较于没有缓冲电路依靠直流源VCC给Q1的输出电容充电，电流回路长度大幅缩短，不经过L1、L2以及L4等寄生电感，从而降低电流回路中的电感，减小寄生电感与Q1输出电容的谐振。此外，根据寄生电感与Q1输出电容谐振频率设计的功率回路寄生电感L3和电容Cs2在此频率发生并联谐振，达到最大阻抗值增加此电流回路中的阻尼，从而进一步抑制电流谐振。在所述某一功率器件关断时，为功率回路中的寄生电感提供低阻抗的电流通路，防止寄生电感电流突变引起的感应电压尖峰击穿功率器件。例如，当Q2关断时，流过负载电感L的电流由经过Ld2、Q2、Lcs2、L3、L4、VCC和L2的回路变为流过Lcs1、Q1、Ld1、L1的回路，导致Ld2、Lcs2、L3、L4和L2中电流发生突变(电流突然变小)，此时会在电感上感应出与VCC同向的电压叠加到VCC上，所以会导致Q2漏源极两端产生电压尖峰，增加缓冲电路后，可使L2与L4中的电流不发生突变，减小感应电压，从而抑制Q2两端电压尖峰，同时由于该回路中不存在电阻元件，导通阻抗小，抑制效果明显，而且损耗小。
所述电容Cs1为抑制电压关断尖峰的吸收电容，二极管Ds可用于破坏谐振回路；电容Cs2与电感Ls在功率器件开通时形成并联谐振，增大高频阻抗，能够防止模块电流振荡。
作为示例，所述电感为贴片电感，所述电容为贴片电容，所述二极管为贴片二极管。采用贴片元器件可以减小模块体积，并且减小元件封装引入的寄生电感，从而达到更好的抑制电压尖峰和电流振荡效果。
进一步，所述电容Cs1的取值包括：
Figure BDA0002071599170000051
式中I0为最大负载电流，tf为功率器件关断电流下降时间，Vpeak为最大尖峰电压，Vbus为母线电压。
所述tf的值取决于负载电流大小与驱动电路中的关断电阻大小；Vpeak根据设计允许进行设置。
再进一步，所述电感Ls和电容Cs2的取值满足以下关系式：
Figure BDA0002071599170000052
式中f0为功率回路中寄生电感与功率器件输出电容的谐振频率。所述功率回路包括直流源VCC与负载电感L以及上桥臂功率器件Q1或下桥臂功率器件Q2形成的回路；例如当上桥臂功率器件Q1关断时，功率回路包括直流源VCC与负载电感L以及下桥臂功率器件Q2形成的回路。当上桥臂功率器件Q1关断时，所述功率器件输出电容为下桥臂功率器件Q2的输出电容，即Cds2+Cgd2；当下桥臂功率器件Q2关断时，所述功率器件输出电容为上桥臂功率器件Q1的输出电容，即Cds1+Cgd1。
本实施方式中所述功率回路包括模块工作过程中流过大电流的电路，包括VCC与L连接的线路，L与功率器件Q1漏源极连接的线路，Q2漏源极与电感和VCC负极连接的线路以及这些线路上的元件。输出电容是指漏源极寄生电容和栅漏极寄生电容之和，这里的输出电容指另一个没有动作的开关器件的输出电容。寄生电感是回路中多个寄生电感之和。
作为示例，所述功率器件可以包括型号为GS66508B的GaN HEMT半导体器件。
下面，以下桥臂功率器件Q2作为主开关器件，上桥臂功率器件Q1作为续流管，在下桥臂功率器件Q2开关瞬间引起电压尖峰与电流谐振为例，对GaN半桥模块工作过程中，本发明所述缓冲电路抑制电压尖峰与电流谐振的工作原理进行具体说明：
结合图2(a)所示，在GaN半桥模块不连接缓冲电路时，当下桥臂功率器件Q2开通时，原本从Q1源极流向漏极的负载电感续流电流变为从Q2的漏极流向源极。Q1的输出电容充电，Q2输出电容放电，此时，Q2中瞬时有大电流流过，由于无缓冲电路，尖峰电流将会由直流源提供，该尖峰电流会流过整个半桥模块，不仅危害半桥模块内器件，甚至损坏与半桥模块相连的其他器件。若如图2(c)所示，增加电容Cs缓冲，则尖峰电流将由电容Cs提供，该尖峰电流只流过半桥模块内部很小一部分电路，因此不会危害外部电路。所述很小一部分电路包括电容Cs1、Ld1、Q1输出电容、Lcs1、Ld2、功率器件Q2、Lcs2、L3以及Cs2和电感Ls。但是采用电容缓冲时，由于缓冲电容放电回路阻抗小，容易和线路中寄生电感L2，L4产生谐振，导致半桥模块输出电流振荡不能快速衰减到稳定值，从而引起系统振荡，降低系统稳定性。
为解决此问题，可以在Cs放电回路中增加电阻来使振荡电流快速衰减，但这样会引入缓冲损耗，降低变换器效率。结合图2(e)所示，本实施方式中的无损缓冲电路采用LC并联并将并联谐振频率设计为Cs与L2、L4产生串联谐振的频率，并联谐振将产生较大阻抗使电流快速衰减，并且该缓冲电路没有缓冲损耗。具体实施方式可以在设计好半桥模块后，设计吸收电容Cs1的大小，使其能抑制关断尖峰大小，并测试此时的电流振荡频率，再选择电容Cs2小于Cs1/10，并根据谐振频率设计电感Ls，利用并联谐振抑制电流振荡。
结合图2(b)所示，当下桥臂功率器件Q2关断时，Q2的输出电容充电，Q1的输出电容放电，此时Q1中有负载电感L中的电流流过。由于功率回路寄生电感L1-L4以及功率器件漏源极寄生电感的存在，Q2关断过程中其寄生电感中电流发生突变，两端产生感应电压，所述感应电压与母线电压叠加，在功率器件Q2两端形成电压尖峰，该电压尖峰严重危害器件安全。为了抑制此电压尖峰，需要在功率器件Q2关断时继续为杂散电感(功率回路寄生电感)提供低阻抗的电流通路，以减小电流变化率。如图2(d)所示，增加电容Cs缓冲可以有效解决这一问题。原本流过L2和L4的电流在Q2关断时会变为流过L1和L3，在增加吸收电容Cs后，流过L2、Q2和L4的电流可变为流过L2、Q1、Cs和L4，减小了L2，L4的电流变化率。为了防止LC并联谐振电路增加阻抗，结合图2(f)所示，可在Ls与Cs2两端并联二极管，将Ls与Cs2短路，并且破坏电流谐振回路，避免模块出口电流振荡。
若将上桥臂功率器件Q1作为主开关管，下桥臂功率器件Q2作为续流管时，电路的工作模式与以下桥臂功率器件Q2作为主开关器件，上桥臂功率器件Q1作为续流管时相类似，只是两功率器件电平与电流变化方向相反，不再赘述。
具体实施方式二、结合图1所示，本发明的另一方面还提供了一种用于无损缓冲电路的测试电路，所述无损缓冲电路包括根据权利要求1至6中任一项所述的抑制GaN半桥模块电压尖峰与电流谐振的无损缓冲电路，所述测试电路包括GaN半桥模块的上桥臂功率器件Q1、下桥臂功率器件Q2、无损缓冲电路、负载电感L、直流源VCC、功率回路寄生电感L1、功率回路寄生电感L2、功率回路寄生电感L3、功率回路寄生电感L4；
针对所述上桥臂功率器件Q1，其栅漏极寄生电容为Cgd1，栅源极寄生电容为Cgs1，漏源极寄生电容为Cds1，漏极寄生电感为Ld1，源极寄生电感为Lcs1；
针对所述下桥臂功率器件Q2，其栅漏极寄生电容为Cgd2，栅源极寄生电容为Cgs2，漏源极寄生电容为Cds2，漏极寄生电感为Ld2，源极寄生电感为Lcs2；
漏极寄生电感Ld1与直流源VCC正极之间依次连接功率回路寄生电感L1和功率回路寄生电感L2，源极寄生电感Lcs2与直流源VCC负极之间依次连接功率回路寄生电感L3和功率回路寄生电感L4；无损缓冲电路连接在漏极寄生电感Ld1与功率回路寄生电感L3之间，无损缓冲电路中二极管的阴极连接在功率回路寄生电感L3和功率回路寄生电感L4之间，二极管的阳极通过电容Cs1连接在漏极寄生电感为Ld1和功率回路寄生电感L1之间；负载电感L的一端连接在源极寄生电感Lcs1与漏极寄生电感Ld2之间，另一端连接在功率回路寄生电感L1和功率回路寄生电感L2之间。
本实施方式所述的测试电路，可用于测试获得在GaN半桥模块连接有本发明所述的无损缓冲电路时，上桥臂功率器件Q1或下桥臂功率器件Q2开关过程中，产生的电压尖峰与电流振荡仿真波形图，从而获知无损缓冲电路对电压与电流的抑制效果，为缓冲电路的设计提供依据，并使GaN功率器件的半桥模块系统运行更稳定。
本实施方式将线路中的杂散电感以等效电感的方式体现在电路结构中，并将功率器件各电极产生的寄生电容与寄生电感以相应的等效形式体现在电路结构中，从而可以在测试过程中，更有效的描述电路工作过程产生的电压尖峰与端口振荡电流。
对于电路结构中的各等效寄生电感，可根据拓扑连接节点以及实际电路中走线长短来确定其值的大小。
所述测试电路中的无损缓冲电路在主开关管关断瞬间，在功率回路寄生电感电流变化时能为寄生电感提供低阻抗回路，抑制其两端尖峰电压；并且在主开关管开通瞬间能提供短充电回路，抑制端口电流尖峰，不产生缓冲损耗。
本实施方式提供了所述无损缓冲电路的双脉冲测试电路，在根据具体实施方式一中所述方法确定电容Cs1后，可对GaN半桥模块进行双脉冲测试，并测量电压和电流振荡频率，取Cs2约为Cs1/10，并根据并联谐振频率等于电压电流振荡频率来确定Ls的值。二极管Ds可防止并联谐振电路干扰Cs1吸收杂散电感流过电流。
作为示例，所述负载电感L可以包括空心电感。所述负载电感L采用空心电感能够防止电感因电流不同时电感饱和程度不一样而造成负载不一样；同时空心电感为单层电感，其在工作过程中可减小电感绕组间寄生电容的影响。
作为示例，所述直流源VCC可以包括充电后的电解电容。例如，采用容量足够大的充电后的电解电容代替直流源VCC。所述电解电容可以为整个功率回路提供电能。
具体实施例：以GaN Systems公司GaN HEMT半导体器件GS66508B为例，设计测试电路的母线电压400V，允许尖峰电压450V，根据上述计算方法，求得吸收电容Cs1取值为100nF，Cs2取值为10nF，Ls取值为0.3uH，经测试验证，抑制关断尖峰电压与电流谐振的无损缓冲电路不增加缓冲损耗，并且可以同时抑制尖峰电压与模块出口电流谐振。
为了对比本发明抑制电压尖峰与电流谐振的效果，本实施例基于GS66508B芯片的Pspice仿真模型，可搭建基于Pspice的双脉冲测试仿真平台，并与无缓冲电路、单电容缓冲电路进行对比分析，所述负载电感L选定为100uH，直流输入电压为400V，对比结果如图3所示。根据仿真结果，不含缓冲电路时功率器件在开通时刻会在半桥模块接口位置产生严重的电流尖峰以及电流振荡，并且在关断时有较大的电压尖峰和电流振荡，结果如图3(a)所示；加入电容缓冲电路后功率器件开通时半桥模块接口处电流振荡和尖峰消失，关断尖峰也得到抑制，但是半桥模块接口处电流在整个功率器件开关过程中都在振荡，实验结果如图3(b)所示；采用本发明所述LCD无损缓冲电路后半桥模块接口处电流振荡减小，并且关断电压尖峰得到了进一步抑制，实验结果如图3(c)所示，并且该电路没有缓冲损耗。由附图3的电压波形中，可以观察到电压尖峰变化。
综上所述，本发明所述无损缓冲能够减小功率器件的关断电压尖峰与开关时刻模块电流谐振，能够防止寄生电感电流突变引起的感应电压尖峰击穿功率器件。本发明具有电路结构简单易于实现的优点；其使用辅助元器件数量少，成本低，电路可靠性高；适合应用于开关速度快，对功率回路寄生电感敏感的GaN半桥模块中，可有效降低系统中EMI干扰。
虽然在本文中参照了特定的实施方式来描述本发明，但是应该理解的是，这些实施例仅仅是本发明的原理和应用的示例。因此应该理解的是，可以对示例性的实施例进行许多修改，并且可以设计出其他的布置，只要不偏离所附权利要求所限定的本发明的精神和范围。应该理解的是，可以通过不同于原始权利要求所描述的方式来结合不同的从属权利要求和本文中所述的特征。还可以理解的是，结合单独实施例所描述的特征可以使用在其他所述实施例中。

Claims (8)

1.一种抑制GaN半桥模块电压尖峰与电流谐振的无损缓冲电路，其特征在于，
所述无损缓冲电路连接在GaN半桥模块的上桥臂功率器件漏极与下桥臂功率器件源极之间；所述无损缓冲电路包括电感Ls、电容Cs1、电容Cs2及二极管Ds，
电容Cs1的一端连接GaN半桥模块的上桥臂功率器件漏极，电容Cs1的另一端连接二极管Ds的阳极，二极管Ds的阴极连接GaN半桥模块的下桥臂功率器件源极；电容Cs2与二极管Ds并联；电感Ls与电容Cs2并联。
2.根据权利要求1所述的抑制GaN半桥模块电压尖峰与电流谐振的无损缓冲电路，其特征在于，所述电感Ls为贴片电感，所述电容Cs1和电容Cs2为贴片电容，所述二极管Ds为贴片二极管。
3.根据权利要求1所述的抑制GaN半桥模块电压尖峰与电流谐振的无损缓冲电路，其特征在于，所述电容Cs1的取值包括：
Figure FDA0002610311560000011
式中I0为最大负载电流，tf为功率器件关断电流下降时间，Vpeak为最大尖峰电压，Vbus为母线电压。
4.根据权利要求1或3所述的抑制GaN半桥模块电压尖峰与电流谐振的无损缓冲电路，其特征在于，所述电感Ls和电容Cs2的取值满足以下关系式：
Figure FDA0002610311560000012
式中f0为功率回路中寄生电感与功率器件输出电容的谐振频率。
5.根据权利要求1所述的抑制GaN半桥模块电压尖峰与电流谐振的无损缓冲电路，其特征在于，所述功率器件包括型号为GS66508B的GaN HEMT半导体器件。
6.一种用于无损缓冲电路的测试电路，所述无损缓冲电路包括根据权利要求1至5中任一项所述的抑制GaN半桥模块电压尖峰与电流谐振的无损缓冲电路，其特征在于，
所述测试电路包括GaN半桥模块的上桥臂功率器件Q1、下桥臂功率器件Q2、无损缓冲电路、负载电感L、直流源VCC、功率回路寄生电感L1、功率回路寄生电感L2、功率回路寄生电感L3、功率回路寄生电感L4；
针对所述上桥臂功率器件Q1，其栅漏极寄生电容为Cgd1，栅源极寄生电容为Cgs1，漏源极寄生电容为Cds1，漏极寄生电感为Ld1，源极寄生电感为Lcs1；
针对所述下桥臂功率器件Q2，其栅漏极寄生电容为Cgd2，栅源极寄生电容为Cgs2，漏源极寄生电容为Cds2，漏极寄生电感为Ld2，源极寄生电感为Lcs2；
漏极寄生电感Ld1与直流源VCC正极之间依次连接功率回路寄生电感L1和功率回路寄生电感L2，源极寄生电感Lcs2与直流源VCC负极之间依次连接功率回路寄生电感L3和功率回路寄生电感L4；无损缓冲电路连接在漏极寄生电感Ld1与功率回路寄生电感L3之间，无损缓冲电路中二极管的阴极连接在功率回路寄生电感L3和功率回路寄生电感L4之间，二极管的阳极通过电容Cs1连接在漏极寄生电感为Ld1和功率回路寄生电感L1之间；负载电感L的一端连接在源极寄生电感Lcs1与漏极寄生电感Ld2之间，另一端连接在功率回路寄生电感L1和功率回路寄生电感L2之间。
7.根据权利要求6所述的用于无损缓冲电路的测试电路，其特征在于，
所述负载电感L包括空心电感。
8.根据权利要求6或7所述的用于无损缓冲电路的测试电路，其特征在于，
所述直流源VCC包括充电后的电解电容。
CN201910439449.0A 2019-05-24 2019-05-24 抑制GaN半桥模块电压尖峰与电流谐振的无损缓冲电路及其测试电路 Active CN110138195B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910439449.0A CN110138195B (zh) 2019-05-24 2019-05-24 抑制GaN半桥模块电压尖峰与电流谐振的无损缓冲电路及其测试电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910439449.0A CN110138195B (zh) 2019-05-24 2019-05-24 抑制GaN半桥模块电压尖峰与电流谐振的无损缓冲电路及其测试电路

Publications (2)

Publication Number Publication Date
CN110138195A CN110138195A (zh) 2019-08-16
CN110138195B true CN110138195B (zh) 2020-10-27

Family

ID=67573115

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910439449.0A Active CN110138195B (zh) 2019-05-24 2019-05-24 抑制GaN半桥模块电压尖峰与电流谐振的无损缓冲电路及其测试电路

Country Status (1)

Country Link
CN (1) CN110138195B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111537857A (zh) * 2020-04-07 2020-08-14 深圳青铜剑科技股份有限公司 半导体器件测试系统及方法
CN112147478B (zh) * 2020-08-07 2021-06-15 北京交通大学 一种宽禁带半导体功率器件参数测试平台及方法
CN112285520A (zh) * 2020-10-29 2021-01-29 西安众力为半导体科技有限公司 一种GaN HEMT功率器开关时间测试中栅极震荡优化方法
CN112986779B (zh) * 2021-02-08 2022-08-23 厦门市三安集成电路有限公司 一种氮化镓器件可靠性测试装置及测试方法
CN113364443B (zh) * 2021-03-10 2022-05-17 重庆大学 一种用于脉冲功率应用中SiC MOSFET的强流驱动装置
CN113156216B (zh) * 2021-04-23 2023-06-13 中国科学院半导体研究所 用于半桥模块寄生电感校准测试的测试装置及方法
CN113381599B (zh) * 2021-06-29 2022-11-29 哈尔滨工业大学 一种并联SiC MOSFET安全工作域计算方法
CN113556030A (zh) * 2021-07-19 2021-10-26 光华临港工程应用技术研发(上海)有限公司 一种集成缓冲电路的碳化硅功率半导体模块装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101355295B (zh) * 2008-09-09 2011-06-15 浙江大学 一种用于同步整流的可变缓冲网络
CN203590070U (zh) * 2013-11-26 2014-05-07 上海联星电子有限公司 一种igbt缓冲吸收电路
CN107276574A (zh) * 2016-04-06 2017-10-20 安德里亚斯·福尔克 用于功率开关的软关断的电路和功率转换器
CN107911010A (zh) * 2017-12-25 2018-04-13 天津工业大学 一种GaN功率器件的驱动系统

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103296875B (zh) * 2013-06-04 2016-08-10 深圳市英威腾电气股份有限公司 一种驱动尖峰电压抑制电路
JP6683621B2 (ja) * 2014-10-30 2020-04-22 ローム株式会社 パワーモジュールおよびパワー回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101355295B (zh) * 2008-09-09 2011-06-15 浙江大学 一种用于同步整流的可变缓冲网络
CN203590070U (zh) * 2013-11-26 2014-05-07 上海联星电子有限公司 一种igbt缓冲吸收电路
CN107276574A (zh) * 2016-04-06 2017-10-20 安德里亚斯·福尔克 用于功率开关的软关断的电路和功率转换器
CN107911010A (zh) * 2017-12-25 2018-04-13 天津工业大学 一种GaN功率器件的驱动系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"Cross Conduction of GaN HFETs in Half-Bridge Converters";Jan Boecker,et.al.;《PCIM Europe 2017;International Exhibition and Conference for Power Electronics,Intelligent Motion,Renewable Energy and Energy Management》;20170727;全文 *

Also Published As

Publication number Publication date
CN110138195A (zh) 2019-08-16

Similar Documents

Publication Publication Date Title
CN110138195B (zh) 抑制GaN半桥模块电压尖峰与电流谐振的无损缓冲电路及其测试电路
CN110048699B (zh) 一种抑制GaN半桥模块桥臂串扰的栅极驱动电路
KR101298437B1 (ko) 직류 전원 장치
Chen et al. High speed switching issues of high power rated silicon-carbide devices and the mitigation methods
CN113098240B (zh) 一种Cascode型GaN功率器件的驱动电路
CN109217660B (zh) 直流/直流升压变换器
CN111600461A (zh) 一种改进型SiC MOSFET桥臂串扰抑制驱动电路及方法
EP2814165A2 (en) DC Power Supply
CN109039046A (zh) 一种模块化多电平换流器半全桥子模块的缓冲电路
TWI459673B (zh) 功率開關串聯電路及其控制方法以及多電平變換裝置
CN108964505B (zh) 一种t型变换电路及相应的三相变换电路和变换装置
Li et al. GaN HEMT driving scheme of totem-pole bridgeless PFC converter
Varajao et al. Driving GaN HEMT High-Voltage Half-Bridge with a Single-Channel Non-Isolated Gate Driver with Truly Differential Inputs
TWI777735B (zh) 具有被動式無損失緩衝器之升壓轉換裝置
US11323025B2 (en) Power converter
WO2014187101A1 (zh) 一种igbt串联型电压源换流器开通电流过冲抑制方法
WO2018210301A1 (zh) 一种t型变换电路和相应的三相变换电路
WO2018210285A1 (zh) 一种t型变换电路和相应的三相变换电路
CN108964490B (zh) 一种t型变换电路及相应的三相变换电路和变换装置
CN108964489B (zh) 一种t型变换电路及相应的三相变换电路和变换装置
US20230012109A1 (en) Over-voltage protection circuitry
Al-Nasseir et al. A dual-use snubber design for multi-level inverter systems
CN209375455U (zh) 用于变频调速装置的igbt缓冲电路
CN108964508B (zh) 一种t型变换电路和相应的三相变换电路
CN108964507B (zh) 一种t型变换电路和相应的三相变换电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant