CN110137090A - 一种半导体桥芯片及其制备方法 - Google Patents
一种半导体桥芯片及其制备方法 Download PDFInfo
- Publication number
- CN110137090A CN110137090A CN201910400769.5A CN201910400769A CN110137090A CN 110137090 A CN110137090 A CN 110137090A CN 201910400769 A CN201910400769 A CN 201910400769A CN 110137090 A CN110137090 A CN 110137090A
- Authority
- CN
- China
- Prior art keywords
- bridge chip
- semiconductor bridge
- zone
- photoresist
- preparation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 238000002360 preparation method Methods 0.000 title claims abstract description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 26
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 23
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 11
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 9
- 239000003292 glue Substances 0.000 claims abstract description 8
- 239000004411 aluminium Substances 0.000 claims abstract description 7
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 7
- 239000000126 substance Substances 0.000 claims abstract description 5
- 238000000137 annealing Methods 0.000 claims abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 238000001459 lithography Methods 0.000 claims description 3
- 239000012046 mixed solvent Substances 0.000 claims description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 2
- 229910052796 boron Inorganic materials 0.000 claims description 2
- 239000013078 crystal Substances 0.000 claims description 2
- 229910052698 phosphorus Inorganic materials 0.000 claims description 2
- 239000011574 phosphorus Substances 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims 1
- 230000003628 erosive effect Effects 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 4
- 229920005591 polysilicon Polymers 0.000 abstract description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 abstract description 3
- 238000001259 photo etching Methods 0.000 abstract description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- -1 silicon ion Chemical class 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
- 230000002463 transducing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Weting (AREA)
Abstract
本发明提供了一种半导体桥芯片及其制备方法,其特征在于:在SOI基片的顶层单晶硅内掺杂元素,改变其电学性质,并涂覆光刻胶,刻蚀出桥区;去掉光刻胶,在SOI上表面溅射铝,再次使用光刻法刻蚀出电极区域,并腐蚀掉未被光刻胶保护的铝膜;去掉光刻胶,将半导体桥芯片在氮气环境下退火处理。本发明提供的半导体桥芯片,简化了工艺流程,不再限制于低压力化学气相沉积法加工多晶硅的工艺能力,大大提高了桥区的设计灵活性,可进行各种厚度、尺寸、电阻值的半导体桥芯片的生产,增加桥区点火可靠性。
Description
技术领域
本发明属于半导体技术领域,具体涉及一种半导体桥芯片及其制备方法。
背景技术
半导体桥芯片是采用微电子制造技术开发的一种换能元器件,具有低发火能量,高安全性,高瞬发度以及抗静电和电磁干扰的特点,广泛应用于军用和民用领域,包括工业雷管,汽车安全气囊和预紧张器等等。传统的半导体桥是在硅片上生长氧化硅的绝缘层,在氧化硅上淀积多晶硅进行重掺杂形成发火桥。由于低压力化学气相沉积法加工多晶硅的工艺能力的限制,桥区厚度通常不超过2um,较薄的桥区不能得到更低的电阻,同时由于参与反应的硅离子较少可能在发火过程中不能产生足够的火花,即点火可靠性较差。
发明内容
针对以上现有的问题和需求,本发明提出一种半导体桥芯片及其制作方法,基于绝缘层上覆硅(Silicon on Insulator;SOI)基板设计制作半导体桥芯片,大大提高了桥区的设计灵活性,可进行各种厚度、尺寸、电阻值的半导体桥芯片的生产,增加桥区点火可靠性。
本发明解决其技术问题所采用的技术方案是:
一种半导体桥芯片,包括:位于半导体桥芯片底层的单晶硅基底,在所述单晶硅基底上表面形成二氧化硅层,在所述二氧化硅层的上表面设置有单晶硅层,所述单晶硅层上包含桥区,在单晶硅层上部分区域覆盖金属电极。
上述的一种半导体桥芯片,所述桥区形状包括但不仅限于“H”形和“V”形。
上述的一种半导体桥芯片,其制备方法包括如下步骤:
步骤1,制备SOI基片;
步骤2,在SOI基片的顶层单晶硅内掺杂元素,改变其电学性质;
步骤3,在SOI顶层单晶硅上涂覆光刻胶,刻蚀出桥区;
步骤4,去掉步骤3中的光刻胶,并在SOI上表面溅射金属;
步骤5,在步骤4中的金属膜上表面涂覆光刻胶,采用步骤3的方法刻蚀出电极区域,并腐蚀掉未被光刻胶保护的金属膜;
步骤6,去掉步骤5中的光刻胶,将半导体桥芯片在氮气环境下退火处理。
在上述技术方案的基础上,本发明还可以做如下改进。
进一步,所述步骤1中,SOI基片可根据需求定制。
进一步,所述步骤2中掺杂元素可包括但不仅限于磷或者硼,从而形成n型或p型单晶硅层。
进一步,所述步骤3中,刻蚀桥区具体实现如下:
在SOI上表面涂覆光刻胶,并用甩胶机将胶甩匀,之后烘干光刻胶。将绘有桥区图形的掩模版与SOI顶层单晶硅上表面紧密贴合,并进行曝光显影,光刻出桥区。
进一步,所述步骤4使用物理气相沉积法在SOI基片上表面溅射包含但不仅限于铝的金属膜,厚度在1um~2um之间。
进一步,所述步骤5采用以磷酸为主的混合溶剂腐蚀金属膜。
进一步,所述步骤6将半导体桥芯片在氮气环境,在高温条件下退火。
本发明的有益效果是,本发明提供的一种半导体桥芯片及其制备方法,基于SOI基片进行设计加工,不再限制于低压力化学气相沉积法加工多晶硅的工艺能力,大大提高了桥区的设计灵活性,可进行各种厚度、尺寸、电阻值的半导体桥芯片的生产,增加桥区点火可靠性,同时降低了工艺加工成本。
附图说明
下面结合附图和实施例对本发明进一步说明。
图1为本发明一种半导体桥芯片的结构示意图;
图2为图1含有“V”形桥区时的俯视图;
图3为本发明一种半导体桥芯片制备方法流程示意图;
图中1.单晶硅基底,2.二氧化硅层,3.单晶硅层,31.桥区,4.金属电极。
具体实施方式
本实施例提供的一种半导体桥芯片结构如图1和图2所示,包括:位于半导体桥芯片底层的单晶硅基底(1),在所述单晶硅基底(1)上表面形成二氧化硅层(2),在所述二氧化硅层(2)的上表面设置有单晶硅层(3),所述单晶硅层(3)上包含桥区(31),在单晶硅层(3)上部分区域覆盖金属电极(4)。
如图3所示,在本实施例中,一种半导体桥芯片的制备方法,包括如下步骤:
步骤1,制备SOI基片;
步骤2,在SOI基片的顶层单晶硅内掺杂元素,改变其电学性质;
步骤3,在SOI顶层单晶硅上涂覆光刻胶,刻蚀出桥区;
步骤4,去掉步骤3中的光刻胶,并在SOI上表面溅射铝;
步骤5,在步骤4中的铝膜上表面涂覆光刻胶,采用步骤3的方法刻蚀出电极区域,并腐蚀掉未被光刻胶保护的铝膜;
步骤6,去掉步骤5中的光刻胶,将半导体桥芯片在氮气环境下退火处理。
在本实施例中,定制SOI基片,在SOI基片顶层单晶硅中掺杂磷元素,掺杂浓度为7.7×1019/cm3,形成n型单晶硅层。在SOI上表面涂覆光刻胶,并用甩胶机将胶甩匀,之后烘干光刻胶。将绘有桥区图形的掩模版与SOI顶层单晶硅上表面紧密贴合,并进行曝光显影,光刻出双“V”形桥区。去掉光刻胶,使用物理气相沉积法在SOI基片上表面溅射铝膜,厚度为1um。再次使用光刻法刻蚀出电极区域,并采用以磷酸为主的混合溶剂腐蚀掉未被光刻胶保护的铝膜。去掉光刻胶,将半导体桥芯片在氮气环境,温度400~550℃条件下退火20~60min。
Claims (9)
1.一种半导体桥芯片,其特征在于,包括:位于半导体桥芯片底层的单晶硅基底(1),在所述单晶硅基底(1)上表面形成二氧化硅层(2),在所述二氧化硅层(2)的上表面设置有单晶硅层(3),所述单晶硅层(3)上包含桥区(31),在单晶硅层(3)上部分区域覆盖金属电极(4)。
2.根据权利要求1所述的一种半导体桥芯片,其特征在于,所述桥区(31)形状包括但不仅限于“H”形和“V”形。
3.一种如权利要求1所述的半导体桥芯片的制备方法,包括如下步骤:
步骤1,制备SOI基片;
步骤2,在SOI基片的顶层单晶硅内掺杂元素,改变其电学性质;
步骤3,在SOI顶层单晶硅上涂覆光刻胶,刻蚀出桥区;
步骤4,去掉步骤3中的光刻胶,并在SOI基片上表面溅射金属;
步骤5,在步骤4中的金属膜上表面涂覆光刻胶,采用步骤3的方法刻蚀出电极区域,并腐蚀掉未被光刻胶保护的金属膜;
步骤6,去掉步骤5中的光刻胶,将半导体桥芯片在氮气环境下退火处理。
4.根据权利要求3所述的一种半导体桥芯片的制备方法,其特征在于,所述步骤1中SOI基片可根据需求定制。
5.根据权利要求3所述的一种半导体桥芯片的制备方法,其特征在于,所述步骤2中掺杂元素可包括但不仅限于磷或者硼,从而形成n型或p型单晶硅层。
6.根据权利要求3所述的一种半导体桥芯片的制备方法,其特征在于,所述步骤3中刻蚀桥区具体实现如下:
在SOI上表面涂覆光刻胶,并用甩胶机将胶甩匀,之后烘干光刻胶。将绘有桥区图形的掩模版与SOI顶层单晶硅上表面紧密贴合,并进行曝光显影,光刻出桥区。
7.根据权利要求3所述的一种半导体桥芯片的制备方法,其特征在于,所述步骤4使用物理气相沉积法在SOI基片上表面溅射包括但不仅限于铝的金属膜,厚度在1um~2um之间。
8.根据权利要求3所述的一种半导体桥芯片的制备方法,其特征在于,所述步骤5采用以磷酸为主的混合溶剂腐蚀金属膜。
9.根据权利要求3所述的一种半导体桥芯片的制备方法,其特征在于,所述步骤6将半导体桥芯片在氮气环境,在高温条件下退火。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910400769.5A CN110137090A (zh) | 2019-05-15 | 2019-05-15 | 一种半导体桥芯片及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910400769.5A CN110137090A (zh) | 2019-05-15 | 2019-05-15 | 一种半导体桥芯片及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110137090A true CN110137090A (zh) | 2019-08-16 |
Family
ID=67574162
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910400769.5A Pending CN110137090A (zh) | 2019-05-15 | 2019-05-15 | 一种半导体桥芯片及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110137090A (zh) |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004177220A (ja) * | 2002-11-26 | 2004-06-24 | Matsushita Electric Works Ltd | 半導体加速度センサ |
JP2008051522A (ja) * | 2006-08-22 | 2008-03-06 | Nec Tokin Corp | 熱型赤外線検出装置およびその製造方法 |
CN101237730A (zh) * | 2008-02-27 | 2008-08-06 | 厦门大学 | 一种红外光源及其制备方法 |
CN101714591A (zh) * | 2009-11-10 | 2010-05-26 | 大连理工大学 | 一种硅光电二极管的制作方法 |
CN101800189A (zh) * | 2009-02-11 | 2010-08-11 | 中国科学院微电子研究所 | 利用苯并环丁烯制作介质桥的方法 |
CN103528445A (zh) * | 2013-10-09 | 2014-01-22 | 北京理工大学 | 低发火电压微型半导体桥发火组件 |
CN104296602A (zh) * | 2014-10-13 | 2015-01-21 | 北京理工北阳爆破工程技术有限责任公司 | Pcb型低电压半导体桥发火组件 |
CN104538281A (zh) * | 2014-10-22 | 2015-04-22 | 重庆市旭星化工有限公司 | 一种半导体桥多晶硅制备方法 |
CN104776759A (zh) * | 2015-04-01 | 2015-07-15 | 南京理工大学 | SCB集成Al/MxOy纳米含能复合薄膜的电爆换能元 |
CN104934294A (zh) * | 2014-03-18 | 2015-09-23 | 中国科学院上海微系统与信息技术研究所 | 一种绝缘体上应变薄膜结构及调节应变薄膜应力的方法 |
CN207280309U (zh) * | 2017-09-22 | 2018-04-27 | 中国兵器工业第二一三研究所 | 基于硅基含能芯片的小尺寸传爆序列 |
-
2019
- 2019-05-15 CN CN201910400769.5A patent/CN110137090A/zh active Pending
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004177220A (ja) * | 2002-11-26 | 2004-06-24 | Matsushita Electric Works Ltd | 半導体加速度センサ |
JP2008051522A (ja) * | 2006-08-22 | 2008-03-06 | Nec Tokin Corp | 熱型赤外線検出装置およびその製造方法 |
CN101237730A (zh) * | 2008-02-27 | 2008-08-06 | 厦门大学 | 一种红外光源及其制备方法 |
CN101800189A (zh) * | 2009-02-11 | 2010-08-11 | 中国科学院微电子研究所 | 利用苯并环丁烯制作介质桥的方法 |
CN101714591A (zh) * | 2009-11-10 | 2010-05-26 | 大连理工大学 | 一种硅光电二极管的制作方法 |
CN103528445A (zh) * | 2013-10-09 | 2014-01-22 | 北京理工大学 | 低发火电压微型半导体桥发火组件 |
CN104934294A (zh) * | 2014-03-18 | 2015-09-23 | 中国科学院上海微系统与信息技术研究所 | 一种绝缘体上应变薄膜结构及调节应变薄膜应力的方法 |
CN104296602A (zh) * | 2014-10-13 | 2015-01-21 | 北京理工北阳爆破工程技术有限责任公司 | Pcb型低电压半导体桥发火组件 |
CN104538281A (zh) * | 2014-10-22 | 2015-04-22 | 重庆市旭星化工有限公司 | 一种半导体桥多晶硅制备方法 |
CN104776759A (zh) * | 2015-04-01 | 2015-07-15 | 南京理工大学 | SCB集成Al/MxOy纳米含能复合薄膜的电爆换能元 |
CN207280309U (zh) * | 2017-09-22 | 2018-04-27 | 中国兵器工业第二一三研究所 | 基于硅基含能芯片的小尺寸传爆序列 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2171762B1 (en) | Method for producing a silicon solar cell with a back-etched emitter as well as a corresponding solar cell | |
CN107507828B (zh) | 具有电容器的集成电路及其制造方法 | |
US5071510A (en) | Process for anisotropic etching of silicon plates | |
JP2799744B2 (ja) | ダイヤモンドを用いたサーミスタの作製方法 | |
CN106972056B (zh) | 基于BCB钝化的抗质子辐照InP基HEMT器件及其加工方法 | |
AU2013200622B2 (en) | Solar cell and method of manufacturing the same | |
JPS58168276A (ja) | バイポ−ラ・トランジスタの製造方法 | |
CN109920764A (zh) | 半导体芯片表面钝化保护的多层薄膜结构、应用及工艺 | |
US3760242A (en) | Coated semiconductor structures and methods of forming protective coverings on such structures | |
KR20110019769A (ko) | 2 단계 도핑을 가지는 태양전지의 제조방법 | |
US4161744A (en) | Passivated semiconductor device and method of making same | |
CN110137090A (zh) | 一种半导体桥芯片及其制备方法 | |
CN109494150B (zh) | 碳化硅高温退火表面保护的制作方法及碳化硅功率器件 | |
CN103337456B (zh) | 改善电容器件击穿电压的方法 | |
CN102751179B (zh) | 一种制备石墨烯器件的方法 | |
CN107352503A (zh) | 一种硅基绝缘层上多晶硅介质与玻璃的阳极键合方法及其应用 | |
CN106158644B (zh) | 半导体器件的栅极结构及防止其产生空洞的方法 | |
RU208280U1 (ru) | Защитное покрытие полупроводникового прибора | |
JP7220572B2 (ja) | Dlts測定用電極の作製方法 | |
RU218775U1 (ru) | Защитное покрытие полупроводникового прибора | |
RU212220U1 (ru) | Защитное покрытие полупроводникового прибора | |
JPS59114841A (ja) | 半導体装置の製造方法 | |
CN106159023A (zh) | 太阳能电池及其制造方法 | |
US3589939A (en) | Method of making a semiconductor device | |
JPS5861671A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
TA01 | Transfer of patent application right | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20220916 Address after: 1701 North Hebei, Block B, New Zhongguancun Building, No. 19 Zhongguancun Street, Haidian District, Beijing 100190 Applicant after: BEIJING ZHIXIN SENSING TECHNOLOGY Co.,Ltd. Address before: Room 119-84, 1st Floor, Block B, Building 1, No. 9, Dazhongsi East Road, Haidian District, Beijing 100086 Applicant before: Beijing Zuzhi Technology Co.,Ltd. |
|
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190816 |