CN110121701B - 用于通过扩展介质桥接视频信息的装置和方法 - Google Patents

用于通过扩展介质桥接视频信息的装置和方法 Download PDF

Info

Publication number
CN110121701B
CN110121701B CN201780073489.7A CN201780073489A CN110121701B CN 110121701 B CN110121701 B CN 110121701B CN 201780073489 A CN201780073489 A CN 201780073489A CN 110121701 B CN110121701 B CN 110121701B
Authority
CN
China
Prior art keywords
displayport
upstream
facing port
downstream
port device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780073489.7A
Other languages
English (en)
Other versions
CN110121701A (zh
Inventor
S·S·洪达尔
T·J·丹尼埃尔斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Icron Tecnologies Corp
Original Assignee
Icron Tecnologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Icron Tecnologies Corp filed Critical Icron Tecnologies Corp
Priority to CN202310489518.5A priority Critical patent/CN116521591A/zh
Publication of CN110121701A publication Critical patent/CN110121701A/zh
Application granted granted Critical
Publication of CN110121701B publication Critical patent/CN110121701B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/40—Bus coupling
    • G06F2213/4004—Universal serial bus hub with a plurality of upstream ports
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/22—Detection of presence or absence of input display information or of connection or disconnection of a corresponding information source

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)

Abstract

在一些实施例中，一种面向上游的端口装置(UFP装置)经由符合DisplayPort规范的连接而连接到DisplayPort源端装置。一种面向下游的端口装置(DFP装置)经由符合DisplayPort规范的连接而连接到DisplayPort宿端装置。该UFP装置和该DFP装置经由扩展介质进行连接以允许该DisplayPort源端装置提供视频和/或音频以便由该DisplayPort宿端装置呈现。在一些实施例中，该UFP装置和/或该DFP装置可以被配置成向外部视频处理装置提供从DisplayPort通信提取的视频以便在通过该扩展介质传输之前和/或之后进行处理。

Description

用于通过扩展介质桥接视频信息的装置和方法
背景技术
至少在VESA于2016年3月1日发布的“VESA DisplayPort标准，版本1.4”中详细地描述了DisplayPort(显示端口)通信。本领域普通技术人员已知其内容的本文档通过引用以其全文连同任何先前版本或其中提及的相关文档(在下文统称为“DisplayPort规范”)一起结合在此用于所有目的。DisplayPort规范描述了用于在生成视频(以及在一些实施例中为音频)的DisplayPort源端装置与呈现视频(以及在一些实施例中为音频)的DisplayPort宿端装置之间的通信的物理和逻辑技术。DisplayPort规范还描述了其中DisplayPort源端装置与DisplayPort宿端装置之间存在一个或多个分支装置(其类似于中继器、分路器或集线器)的拓扑结构。
DisplayPort规范包括对连接DisplayPort源端装置和DisplayPort宿端装置的电缆长度的一些限制，并且还包括对电缆的物理构造的其他具体要求。例如，无源电缆上的全带宽传输局限于三米的电缆长度。进一步地，DisplayPort规范描述了DisplayPort源端装置与DisplayPort宿端装置之间的直接通信，但不允许对DisplayPort源端装置与DisplayPort宿端装置之间的视频或音频内容的任何操纵。
期望的是这样的装置和技术：允许在其他方面符合DisplayPort规范的DisplayPort源端和宿端装置通过扩展介质进行通信，而不管DisplayPort规范的传输距离限制和介质要求如何。还期望提供这样的装置和技术：允许以对DisplayPort源端装置和DisplayPort宿端装置透明的方式来操纵DisplayPort源端装置与DisplayPort宿端装置之间的视频或音频内容。
发明内容
提供本概述以便以简化形式介绍将在下文具体实施方式中进一步描述的一系列概念。本概述并非旨在指明所要求保护的主题的关键特征，也并非旨在用于帮助确定所要求保护的主题的范围。
在一些实施例中，提供了一种面向上游的端口装置(UFP装置)。该UFP装置包括：DisplayPort接口，该DisplayPort接口被配置成耦合到DisplayPort源端装置；扩展接口，该扩展接口被配置成耦合到扩展介质；上游视频引擎，该上游视频引擎被配置成从该DisplayPort接口接收DisplayPort信息；以及上游AUX引擎。该上游AUX引擎被配置成：禁止该DisplayPort接口向该DisplayPort源端装置传输热插拔检测(HPD)信号；经由该扩展接口从面向下游的端口装置接收指示该面向下游的端口装置与DisplayPort宿端装置之间的链路训练结果的通知；并且，响应于接收到该通知：使得该DisplayPort接口向该DisplayPort源端装置传输该HPD信号；并且使该上游视频引擎基于来自该面向下游的端口装置的该链路训练结果而与该DisplayPort源端装置进行链路训练。
在一些实施例中，提供了一种面向下游的端口装置(DFP装置)。该DFP装置包括：DisplayPort接口，该DisplayPort接口被配置成耦合到DisplayPort宿端装置；扩展接口，该扩展接口被配置成耦合到扩展介质；下游视频引擎，该下游视频引擎被配置成向该DisplayPort宿端装置提供DisplayPort信息；以及下游AUX引擎。该下游AUX引擎被配置成：使该下游视频引擎与该DisplayPort宿端装置进行链路训练；从该下游视频处理引擎接收关于链路训练结果的信息；使该下游视频引擎向该DisplayPort宿端装置传输占位符视频信号；经由该扩展接口将关于该链路训练结果的信息传输到面向上游的端口装置；并且，响应于经由该扩展接口从该面向上游的端口装置接收到输入视频信号，使该下游视频引擎将来自该输入视频信号的视频传输到该DisplayPort宿端装置。
在一些实施例中，提供了一种用于经由面向上游的端口装置(UFP装置)和面向下游的端口装置(DFP装置)通过扩展介质在DisplayPort源端装置与DisplayPort宿端装置之间建立DisplayPort通信的方法。该DFP装置在该DFP装置与该DisplayPort宿端装置之间进行链路训练。该DFP装置向该UFP装置传输链路训练结果。响应于接收到该链路训练结果，该UFP装置基于该链路训练结果而在该UFP装置与该DisplayPort源端装置之间进行链路训练。
附图说明
通过结合附图参考以下详细描述，将更易于认识到并更好地理解上述方面以及本发明的许多附带特征，在附图中：
图1A和图1B是分别展示了根据本披露的各个方面的采用第一配置的面向上游的端口装置(UFP装置)和面向下游的端口装置(DFP装置)的示例性实施例的框图；
图2A和图2B是分别展示了根据本披露的各个方面的采用第二配置的UFP装置和DFP装置的示例性实施例的框图；
图3是展示了根据本披露的各个方面的上游视频引擎的示例性实施例的框图；
图4是展示了根据本披露的各个方面的下游视频引擎的示例性实施例的框图；
图5是展示了根据本披露的各个方面的扩展接口引擎的示例性实施例的框图；并且
图6A至图6B是展示了根据本披露的各个方面的经由扩展介质在源端装置与宿端装置之间建立DisplayPort通信的方法的示例性实施例的流程图。
具体实施方式
在本披露的一些实施例中，一种面向上游的端口装置(UFP装置)经由符合DisplayPort规范的连接而连接到DisplayPort源端装置。一种面向下游的端口装置(DFP装置)经由符合DisplayPort规范的连接而连接到DisplayPort宿端装置。该UFP装置和该DFP装置经由扩展介质进行连接以允许该DisplayPort源端装置提供视频和/或音频以便由该DisplayPort宿端装置呈现。在一些实施例中，该UFP装置和/或该DFP装置可以被配置成向外部视频处理装置提供从DisplayPort通信提取的视频以便在通过该扩展介质传输之前或之后进行处理。在一些实施例中，该UFP装置与该DisplayPort源端装置之间的连接、和/或该DFP装置与该DisplayPort宿端装置之间的连接可以通过一个或多个DisplayPort分支装置。
图1A和图1B是分别展示了根据本披露的各个方面的采用第一配置的面向上游的端口装置(UFP装置)和面向下游的端口装置(DFP装置)的示例性实施例的框图。在图1A中，展示了DisplayPort源端装置102、面向上游的端口装置(UFP装置)104、和扩展介质90。DisplayPort源端装置102可以是具有DisplayPort插座并且能够传输DisplayPort信息的任何类型的装置，包括但不限于台式计算装置、膝上型计算装置、平板计算装置、机架安装型计算装置、外部图形卡、视频处理系统等等。DisplayPort源端装置102包括通信地耦合到UFP装置104的DisplayPort接口112的DisplayPort接口110。DisplayPort源端装置102与UFP装置104之间的经由DisplayPort接口110、112的连接包括标准DisplayPort插座、DisplayPort电缆等等，如DisplayPort规范中所描述并且如本领域普通技术人员已知的。在一些实施例中，DisplayPort接口110、112可以包括DisplayPort连接器、USB型-C连接器和/或DockPort连接器中的一者或多者。
UFP装置104包括上游处理器114。在一些实施例中，上游处理器114可以使用现场可编程门阵列(FPGA)、专用集成电路(ASIC)、微控制器、和/或任何其他合适类型的计算装置或集成电路来实施。上游处理器114被配置成提供上游视频引擎120和上游AUX引擎122。
通常，如本文所使用的词语“引擎”是指在硬件中实施的逻辑或者可以用诸如C、C++、COBOL、JAVATM、PHP、Perl、HTML、CSS、JavaScript、VBScript、ASPX、Microsoft.NETTM等编程语言编写的软件指令。在硬件中实施的引擎可以使用硬件描述语言(HDL)来设计。软件引擎可以编译成可执行程序或者用解释性编程语言来编写。引擎可以是可从其他引擎或从其自身调用的。通常，本文所描述的引擎是指可以与其他引擎合并或者可以分成多个子引擎的逻辑模块。引擎可以存储在任何类型的计算机可读介质或计算机存储装置中，并且可以存储在一个或多个通用计算机上并由它们执行，由此产生被配置成提供引擎或应用程序的专用计算机。引擎还可以使用浮点门阵列(FPGA)、专用集成电路(ASIC)、微控制器、或任何其他合适类型的集成电路计算装置来实施。
在一些实施例中，上游视频引擎120被配置成从DisplayPort接口112接收一个或多个DisplayPort通道。上游视频引擎120被配置成恢复来自DisplayPort通道的视频信号和/或音频信号，并且将所述视频信号和/或音频信号提供给扩展接口116。在一些实施例中，上游视频引擎120可以在向扩展接口116提供视频和/或音频之前对所述视频和/或音频可配置地执行进一步处理，包括但不限于改变信息的比特率、对信息进行加密、对信息进行上采样或下采样、和/或任何其他类型的处理。在一些实施例中，上游视频引擎120还被配置成经由DisplayPort接口112选择性地向DisplayPort源端装置102提供热插拔检测(HPD)信号。上游视频引擎120可以基于从UFP装置104的上游AUX引擎122或其他部件接收的指令而选择性地提供HPD信号。图3和所附文本中提供了对上游视频引擎120的示例性实施例的进一步说明和描述。
在一些实施例中，上游AUX引擎122被配置成管理与DisplayPort源端装置的AUX信道通信，并且控制上游视频引擎120对HPD信号的选择性呈现。跨扩展介质90而扩展DisplayPort通信的技术挑战之一在于，在将DisplayPort源端装置102连接到DisplayPort接口112时，UFP装置104可能不知道DFP装置106或DisplayPort宿端装置108的存在、配置或能力。因此，为了克服这些挑战，上游AUX引擎122操纵经由AUX信道传送的信息以及HPD信号。上游AUX引擎122和上游视频引擎120还可以被配置成与DisplayPort源端装置102进行链路训练。下文提供了关于由上游AUX引擎122和上游视频引擎120使用以提供这种功能的一些示例技术的进一步细节。
在一些实施例中，上游视频引擎120和上游AUX引擎122经由扩展接口116通过扩展介质90与DFP装置106传送视频/音频和AUX信息。在一些实施例中，扩展介质90及其上的通信可以包括任何合适的联网技术，诸如以太网、蓝牙、WiFi、WiMax、互联网、串行通信等，以及任何合适的通信介质，诸如经由物理电缆、经由无线频谱、经由光纤电缆等。在一些实施例中，UFP装置104和DFP装置106可能恰好比DisplayPort规范中规定的最大距离更靠近彼此，但仍可以经由扩展介质90进行通信。在一些实施例中，扩展接口116被配置成提供允许通过扩展介质90进行通信的物理层连接和逻辑。图5和所附文本中提供了对扩展接口116的示例性实施例的进一步说明和描述。
在一些实施例中，UFP装置104还包括能够向外部装置提供视频、音频和/或AUX通信的外部接口115。在图1A所展示的实施例中，没有使用外部接口115。
在图1B中，展示了DisplayPort宿端装置108、面向下游的端口装置(DFP装置)106、和扩展介质90。DisplayPort宿端装置108可以是能够充当如DisplayPort规范中描述的DisplayPort宿端的任何类型的装置。DisplayPort宿端装置108的一些非限制性示例包括液晶显示(LCD)监视器、投影仪、大格式屏幕、视频处理系统等等。DisplayPort宿端装置108包括使用电缆或其他连接器通信地耦合到DFP装置106的DisplayPort接口130的DisplayPort接口132。如同DisplayPort源端装置102与UFP装置104之间的连接一样，电缆以及接口130、132包括标准DisplayPort插座、插头、导线等，如DisplayPort规范中所描述并且如本领域普通技术人员已知的。
在一些实施例中，DFP装置106包括下游处理器128。与上游处理器114一样，下游处理器128和/或其部件可以使用FPGA、ASIC、微控制器、和/或任何其他合适类型的计算装置或集成电路来实施。下游处理器128提供了下游视频引擎136和下游AUX引擎138。
在一些实施例中，下游视频引擎136被配置成从扩展接口126接收视频信号和/或音频信号，并且基于所述视频信号和/或音频信号而生成一个或多个DisplayPort通道。下游视频引擎136被配置成经由DisplayPort接口130向DisplayPort宿端装置108提供DisplayPort通道。下游视频引擎136还可以被配置成接收和检测由DisplayPort宿端装置108经由DisplayPort接口130传输的HPD信号。图4和所附文本中提供了对下游视频引擎136的示例性实施例的进一步说明和描述。
在一些实施例中，下游AUX引擎138被配置成管理与DisplayPort宿端装置108的AUX信道通信，并且可以被配置成与上游AUX引擎122协商能力以使得上游AUX引擎122可以向DisplayPort主机装置102报告与DisplayPort宿端装置108的能力相匹配的能力(或如选择性配置的其他能力)。下游AUX引擎138和下游视频引擎136还可以被配置成与DisplayPort宿端装置108进行链路训练。下文提供了关于由下游AUX引擎138和下游视频引擎136使用以提供这种功能的一些示例技术的进一步细节。
在一些实施例中，下游视频引擎136和下游AUX引擎138使用扩展接口126经由扩展介质90与上游视频引擎120和上游AUX引擎122进行通信。上文描述了扩展介质，并且扩展接口126也类似于图1A所展示的扩展接口116(但反过来操作)。图5和所附文本中提供了对扩展接口126的示例性实施例的进一步说明和描述。
图2A和图2B是分别展示了根据本披露的各个方面的采用第二配置的UFP装置和DFP装置的示例性实施例的框图。在图2A中，展示了UFP装置104、DisplayPort源端装置102、和扩展介质90。UFP装置104、DisplayPort源端装置102、和扩展介质90类似于图1A中讨论的那些，并且因此为了简洁起见，未提供对所有部件的完整描述。
图2A所展示的UFP装置104与图1A所展示的UFP装置104的不同之处在于，前者经由接口115连接到上游外部视频处理装置118。接口115可以连接到上游外部视频处理装置118上的互补接口，为简洁起见，未展示该互补接口。接口115可以是用于在UFP装置104与上游外部视频处理装置118之间传递视频数据和/或音频数据的任何合适的接口，包括但不限于以太网、10千兆位介质无关接口、10千兆位附接单元接口(XAUI)、精简的XAUI(RXAUI)接口、高速SERDES等等。
上游外部视频处理装置118可以是特定用途的图形处理装置、图形卡、和/或被配置成接收视频信号、将视频信号处理成不同格式并输出经处理视频的任何其他合适的装置。合适装置的一些非限制性示例包括压缩装置、叠加装置、屏上显示(OSD)装置和缩放器装置。在一些实施例中，上游外部视频处理装置118包括执行视频处理的外部视频处理引擎124。为描述的简洁起见，上游外部视频处理装置118被称为“上游”，因为其附接到UFP装置104。外部视频处理引擎124被称为“外部”，因为其在UFP装置104、DFP装置106、DisplayPort源端装置102和DisplayPort宿端装置108的外部。无缝地提供从DisplayPort源端装置102传输的视频和/或音频以用于外部处理的能力允许不同的可互换视频处理装置118与给定的UFP装置104一起使用，诸如如果期望不同的处理能力的话。其还允许UFP装置104向不支持扩展的视频处理装置118提供扩展能力。
在图2A所展示的实施例中，上游视频引擎120接收DisplayPort数据的一个或多个通道，并且从通道中提取原始视频和/或音频信息。代替将视频和/或音频传输到扩展接口116，上游视频引擎120经由接口115向上游外部视频处理装置118提供视频。上游外部视频处理装置118然后处理未处理视频以产生经处理视频。在一些实施例中，可以以任何合适的格式向上游外部视频处理装置118提供数字视频。
在一些实施例中，上游外部视频处理装置118可以直接向扩展介质90提供经处理视频。例如，上游外部视频处理装置118本身可以具有以太网接口，并且因此可以能够经由扩展介质90将经处理视频直接传输到DFP装置106或下游外部视频处理装置134。在一些实施例中，上游外部视频处理装置118可以将经处理视频提供回至接口115，使得可以经由扩展接口116将经处理视频传输到DFP装置106或下游外部视频处理装置134。
在一些实施例中，上游外部视频处理装置118还可以有助于经由接口115的AUX通信。在此类实施例中，上游外部视频处理装置118可以与上游AUX引擎122进行通信以向DisplayPort源端装置102提供可以在上游外部视频处理装置118的帮助下支持的附加能力，或者限制向DisplayPort源端装置102广告的能力。在一些实施例中，上游外部视频处理装置118可以窃听其他装置之间的AUX信道通信以便适当地配置其本身。
在图2B中，展示了DFP装置106、DisplayPort宿端装置108、和扩展介质90。同样，DFP装置106、DisplayPort宿端装置108、和扩展介质90类似于图1B中所展示的那些，并且因此未再次详细地描述所有部件以避免重复。DFP装置106经由接口139连接到下游外部视频处理装置134。接口139类似于上文关于UFP装置104所展示和论述的接口115。下游外部视频处理装置134可以是用于处理视频信息和/或音频信息的任何合适类型的装置，包括但不限于适于用作上游外部视频处理装置118的这种类型的装置。下游外部视频处理装置134包括执行视频处理的外部视频处理引擎140。下游外部视频处理装置134被称为“下游”，因为其附接到与UFP装置104相反的DFP装置106，并且被称为“外部”，因为其与DisplayPort源端装置102、UFP装置104、DFP装置106和DisplayPort宿端装置108分离开。
如图2B所展示的，下游外部视频处理装置134接收经处理视频。在一些实施例中，下游外部视频处理装置134直接从扩展介质90接收经处理视频。在一些实施例中，下游外部视频处理装置134经由接口139从DFP装置106接收经处理视频。一旦接收，外部视频处理引擎140重新处理经处理视频以产生经去处理视频，然后将其经由接口139输出到DFP装置106。下游视频引擎136接收经去处理视频，并且产生包括该经去处理视频的一个或多个DisplayPort通道。在一些实施例中，可以以任何合适的格式向和从下游外部视频处理装置134提供数字视频。类似于上文讨论，下游外部视频处理装置134可以有助于经由接口的AUX信道通信，以便提供附加能力、限制所广告的能力、或者基于DFP装置与DisplayPort宿端装置108之间的链路训练的结果而配置其本身。
在一些实施例(诸如图2A至图2B所展示的实施例)中，上游外部视频处理装置118和下游外部视频处理装置134可以是执行互补处理的配对装置。如所描述的，上游外部视频处理装置118可以处理视频以便通过扩展介质90而更高效地传输(诸如，经由诸如H.264无损压缩等无损压缩算法来降低比特率)，并且下游外部视频处理装置134可以通过对接收到的经处理视频进行解压缩来生成经去处理视频。在一些实施例中，由上游外部视频处理装置118执行以产生经处理视频的处理可以包括使用任何合适的算法(包括但不限于DES、AES和RSA)对视频进行加密，并且由下游外部视频处理装置134执行的处理可以包括对经处理视频进行解密以产生经去处理视频。在一些实施例中，上游外部视频处理装置118和下游外部视频处理装置134可以协作以支持HDCP加密、解密和/或验证。在一些实施例中，处理可以包括任何类型的二维或三维视频处理，包括但不限于叠加、铺垫、缩放、重定格式和压缩。在一些实施例中，上游外部视频处理装置118和下游外部视频处理装置134可以执行不同类型的处理。例如，上游外部视频处理装置118可以改变视频信息的帧速率，而下游外部视频处理装置134可以放大视频信息中的感兴趣区域。在一些实施例中，可以仅存在上游外部视频处理装置118和下游外部视频处理装置134中的一者。
图3是展示了根据本披露的各个方面的上游视频引擎的示例性实施例的框图。如所展示的，上游视频引擎120包括SERDES引擎302、解码引擎304、和解扰引擎306。SERDES引擎302或串行器/解串行器引擎被配置成对已经经由DisplayPort接口112以串行格式接收的并行数据流进行解串行。接收到的数据流可以包括一个或多个加扰且经编码的视频数据流。接收到的信号还可以包括AUX信道数据、音频数据和/或其他类型的数据。
解码引擎304被配置成对从SERDES引擎302接收的经编码信号进行解码。要使用的解码算法可以经由AUX信道通信来指定，使得解码引擎304可以被配置成使用与输入数据相匹配的解码技术。编码格式的一些非限制性示例包括8b/10b编码、显示流压缩(DSC)编码等等。解扰引擎306被配置成对由解码引擎304生成的解码视频信号进行解扰。DisplayPort规范中描述了用于解扰的技术。解扰引擎306(以及因此上游视频引擎120)的输出是适于由视频呈现装置呈现或适于进一步视频处理的视频信号。H.264流是输出的一个非限制性示例，但是可以使用其他合适的视频格式。在一些实施例中，上游视频引擎120的输出还可以包括音频信息和/或AUX信道信息。
在一些实施例中，上游视频引擎120的所展示部件可以彼此组合，或者单独的部件可以分成多个部件。在DisplayPort规范中的对用于提供主链路的部件的描述中描述了适合用于上游视频引擎120的一些其他示例部件。
图4是展示了根据本披露的各个方面的下游视频引擎的示例性实施例的框图。在一些实施例中，下游视频引擎136提供与上游视频引擎120相反的功能。也就是说，下游视频引擎136使视频信号和音频信号适于呈现，并且传输DisplayPort数据。如所展示的，下游视频引擎136包括加扰引擎402、编码引擎404、和SERDES引擎406。加扰引擎402接收视频信号和/或音频信号并且使用任何合适的技术对这些信号进行加扰，这些技术包括但不限于DisplayPort规范中描述的技术。编码引擎404从加扰引擎402接收加扰视频和/或音频信号并且使用任何合适的技术对这些信号进行编码，这些技术包括但不限于8b/10b编码、DSC编码等等。SERDES引擎406然后将多个加扰且经编码的数据流结合到单个串行化信号中以用于传输。与上游视频引擎120的部件一样，下游视频引擎136的部件可以组合或分开，并且功能和结构两者均类似于DisplayPort规范中描述的主链路。
图5是展示了根据本披露的各个方面的扩展接口引擎的示例性实施例的框图。当在UFP装置104上时，扩展接口引擎500的主要目的是通过扩展介质90以扩展格式传输视频、音频和/或AUX信号。当在DFP装置106上时，扩展接口引擎500的主要目的是从扩展介质90接收扩展格式信息并且将其转换回为原始视频、音频和/或AUX信号。扩展接口引擎500还可以双向地传送信息，并且可以用于在UFP装置104与DFP装置106之间进行连接握手。
如所展示的，扩展接口引擎500包括多路复用引擎502、成帧引擎504、介质访问控制(MAC)引擎506、10千兆位介质无关接口(XGMII)引擎508、XGMII扩展器子层(XGXS)引擎510、以及SERDES引擎512。获得、实施和/或将这些部件中的每一个彼此集成以形成扩展接口引擎500在本领域普通技术人员的知识内，并且因此没有进行详细描述。如所展示的扩展接口引擎500被配置成将千兆位以太网用作扩展介质90。在一些实施例中，可以使用不同的扩展介质90，并且因此将视情况选择扩展接口引擎500的部件以用于与不同扩展介质一起使用。
图6A至图6B是展示了根据本披露的各个方面的经由扩展介质在源端装置与宿端装置之间建立DisplayPort通信的方法的示例性实施例的流程图。从开始框，方法600前进到框602，在所述框中，在DisplayPort(DP)源端装置102与面向上游的端口装置(UFP装置)104之间进行物理连接。DisplayPort源端装置102与UFP装置104之间的物理连接可以基本上如DisplayPort规范中所描述的那样。在框604处，UFP装置104保留来自DP源端装置102的热插拔检测(HPD)信号。这种行为与根据DisplayPort规范预期的行为矛盾。通常，在连接到DisplayPort源端时将由DisplayPort宿端呈现HPD信号。然而，通过引入扩展介质90产生的技术问题在于：在UFP装置104与DFP装置106之间执行握手之前，并且在UFP装置104知道DisplayPort宿端装置108的能力之前，UFP装置104可能会连接到DisplayPort源端装置102。这可能导致DisplayPort源端装置102尝试(且未能)与UFP装置104训练DisplayPort链路。保留HPD信号会阻止DisplayPort源端装置102知晓连接了任何事物，并且因此阻止DisplayPort源端装置102尝试训练DisplayPort链路直到UFP装置104准备好这样做。
在框606处，在DisplayPort宿端装置108与面向下游的端口装置(DFP装置)106之间进行物理连接。类似于上述连接，DisplayPort宿端装置108与DFP装置106之间的物理连接基本上符合DisplayPort规范。此时，DisplayPort宿端装置108可以开始向DFP装置106呈现HPD信号，但DFP装置106忽略该信号直到其准备就绪为止。
在框608处，UFP装置104和DFP装置106经由扩展介质90形成连接。该连接可以使用任何合适的技术来形成。作为一个示例，UFP装置104和DFP装置106可以交换存在通知和确认。作为另一示例，形成连接可以包括将UFP装置104和DFP装置106配置成具有对方装置的唯一标识符(诸如IP地址、MAC地址等等)，以便在扩展介质90是其上可以存在多个装置(与点对点连接相反)的网络的情况下促进预期装置之间的通信。在UFP装置104与DFP装置106之间形成连接可以包括交换装置的能力并且确定哪些特征将是可用的。在框608中形成的连接可以在框602至606中所描述的动作之前或之后发生。
方法600然后前进到框610，在所述框中，DFP装置106的下游AUX引擎138通过从DisplayPort宿端装置108检索信息来确定DisplayPort宿端装置108的能力。该信息描述DisplayPort宿端装置108的能力，并且可以是任何合适类型的信息，包括但不限于DisplayPort配置数据(DPCD)、扩展显示标识数据(EDID)和监视器控制命令集(MCCS)数据。使用标准协议从DisplayPort宿端装置108获得该信息。该信息可以包括关于DisplayPort宿端装置108的支持能力的信息，诸如(但不限于)屏幕分辨率、位深度、帧速率、DisplayPort通道数量等等。
在可选框612处，下游AUX引擎138将该信息传输到下游外部视频处理装置134并且从下游外部视频处理装置134接收关于更新信息的通知。向下游外部视频处理装置134提供该信息以便允许下游外部视频处理装置134影响最终向DisplayPort源端装置102呈现的能力，从而考虑到下游外部视频处理装置134的功能。作为一个示例，下游外部视频处理装置134可以更改信息以指示支持比DisplayPort宿端装置108所支持的分辨率更高的分辨率，使得由主机传输更高质量的视频。下游外部视频处理装置134然后可以对视频进行下采样、提取感兴趣区域、或以其他方式提供DisplayPort宿端装置108可以处理的视频。作为另一示例，下游外部视频处理装置134可以改变信息以指示仅支持更低的分辨率，以便管理扩展介质90上的带宽。框612的动作被描述为可选的，因为下游外部视频处理装置134可能不存在，或者可能不更改该信息(但仍可以存储从DFP装置106接收的信息)。
接下来，在框614处，DFP装置106的下游AUX引擎138和下游视频引擎136与DP宿端装置108进行链路训练。此时，DFP装置实质上伪装成或模仿DisplayPort源端以便配置DisplayPort宿端装置108并且确定DFP装置106与DisplayPort宿端装置108之间的链路的能力。在一些实施例中，在DFP装置108与UFP装置106之间传输任何视频信息之前执行此链路训练。在DisplayPort规范中描述了用于链路训练的示例性过程。
在框616处，下游视频引擎136向DisplayPort宿端装置108提供占位符视频馈送。即使不存在来自DisplayPort源端装置102的视频信息的情况下，占位符视频馈送也维持DFP装置106与DisplayPort宿端装置108之间的经训练链路。占位符视频馈送可以包括：空白视频或全黑视频；静态闪屏或屏幕保护程序；或者由DFP装置106生成的任何其他合适的视频和/或音频信号。方法600然后前进到延续终端(“终端A”)。
从终端A(图6B)，方法600前进到框618，在所述框中，下游AUX引擎138将信息和链路训练信息传输到UFP装置104的上游AUX引擎122。链路训练信息指示DFP装置106与DisplayPort宿端装置108之间的经训练链路的配置。该信息可以是从DisplayPort宿端装置108接收的信息、如由下游外部视频处理装置134更改的信息、或这两者。下游AUX引擎138可以经由任何合适的协议和/或技术通过扩展介质90将信息传输到上游AUX引擎122。
在可选框620处，上游AUX引擎122将该信息和链路训练信息传输到上游外部视频处理装置118并且从上游外部视频处理装置118接收关于更新信息的通知。类似于上文关于下游外部视频处理装置134的描述，上游外部视频处理装置118可以提高或降低带宽或分辨率能力以实现由上游外部视频处理装置118提供的视频处理功能。框620的动作被描述为可选的，因为上游外部视频处理装置118可能不存在和/或因为上游外部视频处理装置118可能不对信息进行任何改变。
在框622处，UFP装置104将HPD信号传输到DP源端装置102。DisplayPort源端装置102然后可以检测UFP装置104的连接，并且开始尝试建立DisplayPort连接。因此，在框624处，UFP装置104和DisplayPort源端装置102在UFP装置104与DisplayPort源端装置102之间进行链路训练。UFP装置104使用基于从DFP装置106或从上游外部视频处理装置118接收的信息的能力来训练链路。UFP装置104可以将接收到的信息用作最大或最小支持能力。在一些实施例中，目标可以是训练DisplayPort源端装置102与UFP装置104之间的链路以具有同所训练的DFP装置106与DisplayPort宿端装置108之间的链路相同的特性。在一些实施例中，目标可以是训练DisplayPort源端装置102与UFP装置104之间的链路，使得DisplayPort源端装置102输出具有由上游外部视频处理装置118或下游外部视频处理装置134请求的特性的视频流。
方法600然后前进到决策框626，在所述框中，执行测试以判定所训练的DisplayPort源端装置102与UFP装置104之间的链路是否具有同所训练的DFP装置106与DisplayPort宿端装置108之间的链路相匹配的能力。在一些实施例中，匹配可以包括具有完全相同能力的链路。在一些实施例中，匹配可以包括DisplayPort源端装置102与UFP装置104之间的链路至少携带足够的信息以使DFP装置106与DisplayPort宿端装置108之间的链路饱和，其中对于由到DisplayPort宿端装置108的链路支持的特性的确切上转换或下转换由上游视频引擎120、下游视频引擎136、上游外部视频处理装置118或下游外部视频处理装置134来执行。
如果决策框626处的测试结果为是(YES)，则方法600前进到延续终端(“终端B”)。否则，如果决策框626处的测试结果为否(NO)，则方法600前进到框628，在所述框中，上游AUX引擎122向下游AUX引擎138传输消息以使得重新训练DFP装置106与DisplayPort宿端装置108之间的链路。这可以在例如以下情况下执行：DFP装置106与DisplayPort宿端装置108之间的链路预期比DisplayPort源端装置102可以传输的信息量更大的信息量的情况；DisplayPort源端装置102已经被配置成以交替模式进行操作的情况；和/或DFP装置106与DisplayPort宿端装置108之间的链路与支持要供应到DisplayPort宿端装置的视频和/或音频数据所需的链路不匹配的任何其他情形。在一些实施例中，DFP装置106将匹配其能力以在重新训练链路的情况下支持上游经训练链路。
方法600然后前进到终端B，并且然后前进到框630，在所述框中，DP源端装置102经由UFP装置104、扩展介质90、DFP装置106以及可选地经由上游外部视频处理装置118和下游外部视频处理装置134将视频传输到DP宿端装置108。如上所述，在一些实施例中，扩展接口116、126可以直接交换视频和/或音频信息，并且可以可选地将其提供到上游外部视频处理装置118和下游外部视频处理装置134。同样，在一些实施例中，上游外部视频处理装置118和下游外部视频处理装置134可以经由扩展介质90直接交换视频和/或音频信息。方法600然后前进到结束框并终止。
如上所述，方法600假设基于DisplayPort宿端装置108的能力(如可选地由外部视频处理装置118、134修改)来训练到DisplayPort源端装置102的连接。然而，在一些实施例中，可以首先训练DisplayPort源端装置102与UFP装置104之间的连接，并且可以基于DisplayPort源端装置102与UFP装置104之间的经训练链路的能力(如可选地由外部视频处理装置118、134修改)来随后训练DFP装置106与DisplayPort宿端装置108之间的连接。在这样的实施例中，UFP装置104将不如框604所述的那样保留来自DisplayPort源端装置102的HPD信号，并且相反，UFP装置104将呈现HPD信号以便基于其本身的能力来开始训练到DisplayPort宿端装置108的链路。进一步地，在这样的实施例中，DFP装置106可以不如框616所述的那样向DisplayPort宿端装置108提供占位符视频馈送，而是相反将直到由DFP装置106从UFP装置104接收到关于主机的能力的信息(或修改的信息)才开始与DisplayPort宿端装置108的链路训练，这可能使占位符视频馈送变得不必要。
在一些实施例中，当DFP装置106正与DisplayPort宿端装置108训练链路时，UFP装置104可以与DisplayPort源端装置102训练链路，并且之后将在UFP装置104与DFP装置106之间交换能力(并且可以重新训练这些链路中的一个以便匹配)。在这样的实施例中，在这种初始链路训练期间，UFP装置104和DFP装置106可以不彼此连接。
尽管已经展示并描述了说明性实施例，但将认识到的是，在不脱离本发明的精神和范围的情况下，可以在其中进行各种改变。

Claims (39)

1.一种面向上游的端口装置，包括：
DisplayPort接口，该DisplayPort接口被配置成耦合到DisplayPort源端装置；
扩展接口，该扩展接口被配置成耦合到扩展介质；
上游视频引擎，该上游视频引擎被配置成从该DisplayPort接口接收DisplayPort信息；以及
上游AUX引擎，该上游AUX引擎被配置成：
禁止由该DisplayPort接口向该DisplayPort源端装置传输热插拔检测信号；
经由该扩展接口从面向下游的端口装置接收指示该面向下游的端口装置与DisplayPort宿端装置之间的链路训练结果的通知；并且
响应于接收到该通知：
使得该DisplayPort接口向该DisplayPort源端装置传输该热插拔检测信号；并且
使该上游视频引擎基于来自该面向下游的端口装置的该链路训练结果而与该DisplayPort源端装置进行链路训练。
2.如权利要求1所述的面向上游的端口装置，其中，该上游视频引擎包括：
解码引擎，该解码引擎被配置成对来自一个或多个DisplayPort通道的经编码加扰视频进行解码；以及
解扰引擎，该解扰引擎被配置成对从该解码引擎接收的加扰视频进行解扰。
3.如权利要求1至2中任一项所述的面向上游的端口装置，进一步包括接口，该接口被配置成耦合到上游外部视频处理装置。
4.如权利要求3所述的面向上游的端口装置，其中，该上游外部视频处理装置被配置成：
对从该面向上游的端口装置接收的视频执行处理以产生经处理视频；并且
提供该经处理视频以用于经由该扩展介质进行传输。
5.如权利要求3所述的面向上游的端口装置，其中，该上游AUX引擎进一步被配置成：
从该上游外部视频处理装置接收关于期望能力的指令；并且
使该上游视频引擎基于该期望能力而与该DisplayPort源端装置进行链路训练。
6.一种面向下游的端口装置，包括：
DisplayPort接口，该DisplayPort接口被配置成耦合到DisplayPort宿端装置；
扩展接口，该扩展接口被配置成耦合到扩展介质；
下游视频引擎，该下游视频引擎被配置成向该DisplayPort宿端装置提供DisplayPort信息；以及
下游AUX引擎，该下游AUX引擎被配置成：
使该下游视频引擎与该DisplayPort宿端装置进行链路训练；
从该下游视频引擎接收关于链路训练结果的信息；
使该下游视频引擎向该DisplayPort宿端装置传输占位符视频信号；
经由该扩展接口将关于该链路训练结果的信息传输到面向上游的端口装置；并且
响应于经由该扩展接口从该面向上游的端口装置接收到输入视频信号，使该下游视频引擎将来自该输入视频信号的视频传输到该DisplayPort宿端装置。
7.如权利要求6所述的面向下游的端口装置，其中，该下游AUX引擎进一步被配置成：
从该面向上游的端口装置接收指示DisplayPort源端装置的能力的通知；并且
使该下游视频引擎基于所接收的能力而与该DisplayPort宿端装置重复链路训练。
8.如权利要求6至7中任一项所述的面向下游的端口装置，其中，该下游视频引擎包括：
编码引擎，该编码引擎被配置成对视频信号进行编码；以及
加扰引擎，该加扰引擎被配置成对经编码视频信号进行加扰以生成一个或多个DisplayPort通道。
9.如权利要求6至7中任一项所述的面向下游的端口装置，进一步包括：接口，该接口被配置成耦合到下游外部视频处理装置。
10.如权利要求9所述的面向下游的端口装置，其中，该下游外部视频处理装置被配置成：
对从该面向上游的端口装置接收的经处理视频进行去处理以产生经去处理视频；并且
向该下游视频引擎提供该经去处理视频。
11.如权利要求9所述的面向下游的端口装置，其中，该下游AUX引擎进一步被配置成：
从该下游外部视频处理装置接收关于期望能力的指令；并且
使该下游视频引擎基于该期望能力而与该DisplayPort宿端装置进行链路训练。
12.一种用于经由面向上游的端口装置和面向下游的端口装置通过扩展介质在DisplayPort源端装置与DisplayPort宿端装置之间建立DisplayPort通信的方法，该方法包括：
由该面向下游的端口装置在该面向下游的端口装置与该DisplayPort宿端装置之间进行链路训练；
由该面向下游的端口装置向该面向上游的端口装置传输链路训练结果；以及
响应于接收到该链路训练结果，由该面向上游的端口装置基于该链路训练结果而在该面向上游的端口装置与该DisplayPort源端装置之间进行链路训练。
13.如权利要求12所述的方法，进一步包括：
在从该面向下游的端口装置接收到该链路训练结果之前，由该面向上游的端口装置保留来自该DisplayPort源端装置的热插拔检测信号；以及
响应于从该面向下游的端口装置接收到该链路训练结果而由该面向上游的端口装置向该DisplayPort源端装置呈现该热插拔检测信号。
14.如权利要求12至13中任一项所述的方法，进一步包括：在接收到该链路训练结果之前，由该面向上游的端口装置在该面向上游的端口装置与该DisplayPort源端装置之间进行链路训练；
其中，由该面向上游的端口装置基于该链路训练结果在该面向上游的端口装置与该DisplayPort源端装置之间进行链路训练包括对在接收到该链路训练结果之前训练的链路进行重新训练。
15.如权利要求12至13中任一项所述的方法，进一步包括：在已经训练该链路之后并且在由该面向下游的端口装置从该面向上游的端口装置接收到由该面向下游的端口装置产生的视频数据之前，由该面向下游的端口装置将视频数据传输到该DisplayPort宿端装置。
16.如权利要求12至13中任一项所述的方法，进一步包括：
由该面向上游的端口装置向该面向下游的端口装置传输该DisplayPort源端装置与该面向上游的端口装置之间的链路训练结果；以及
响应于接收到该DisplayPort源端装置与该面向上游的端口装置之间的该链路训练结果，由该面向下游的端口装置基于该DisplayPort源端装置与该面向上游的端口装置之间的该链路训练结果而重新训练该面向下游的端口装置与该DisplayPort宿端装置之间的链路。
17.如权利要求12至13中任一项所述的方法，进一步包括：
由该面向上游的端口装置从该DisplayPort源端装置接收DisplayPort信息；
由该面向上游的端口装置从该DisplayPort信息中提取视频信息和音频信息中的至少一者；以及
由该面向上游的端口装置经由该面向上游的端口装置的接口将该视频信息和音频信息中的至少一者传输到上游外部视频处理装置。
18.如权利要求17所述的方法，进一步包括：
由该面向上游的端口装置经由该面向上游的端口装置的该接口从该上游外部视频处理装置接收经处理视频信息和经处理音频信息中的至少一者；以及
由该面向上游的端口装置经由该扩展介质将该经处理视频信息和经处理音频信息中的至少一者传输到该面向下游的端口装置。
19.如权利要求12至13中任一项所述的方法，进一步包括：
由该面向下游的端口装置经由该扩展介质接收视频信息和音频信息中的至少一者；以及
由该面向下游的端口装置经由该面向下游的端口装置的接口将该视频信息和音频信息中的至少一者传输到下游外部视频处理装置。
20.如权利要求19所述的方法，进一步包括：
由该面向下游的端口装置经由该面向下游的端口装置的该接口从该下游外部视频处理装置接收经处理视频信息和经处理音频信息中的至少一者；以及
由该面向下游的端口装置向该DisplayPort宿端装置传输包括该经处理视频信息和经处理音频信息中的至少一者的DisplayPort信息。
21.一种被配置成通过扩展介质在DisplayPort源端装置与DisplayPort宿端装置之间建立DisplayPort通信的系统，该系统包括：
面向上游的端口装置；以及
面向下游的端口装置；
其中，该面向下游的端口装置被配置成：
在该面向下游的端口装置与该DisplayPort宿端装置之间进行链路训练；并且
向该面向上游的端口装置传输链路训练结果；并且
其中，该面向上游的端口装置被配置成：
响应于接收到该链路训练结果，基于该链路训练结果而在该面向上游的端口装置与该DisplayPort源端装置之间进行链路训练。
22.如权利要求21所述的系统，其中，该面向上游的端口装置进一步被配置成：
在从该面向下游的端口装置接收到该链路训练结果之前，保留来自该DisplayPort源端装置的热插拔检测信号；并且
响应于从该面向下游的端口装置接收到该链路训练结果而向该DisplayPort源端装置呈现该热插拔检测信号。
23.如权利要求21至22中任一项所述的系统，其中，该面向上游的端口装置进一步被配置成：
在接收到该链路训练结果之前，在该面向上游的端口装置与该DisplayPort源端装置之间进行链路训练；
其中，基于该链路训练结果在该面向上游的端口装置与该DisplayPort源端装置之间进行链路训练包括对在接收到该链路训练结果之前训练的链路进行重新训练。
24.如权利要求21至22中任一项所述的系统，其中，该面向下游的端口装置进一步被配置成：
在已经训练该链路之后并且在由该面向下游的端口装置从该面向上游的端口装置接收由该面向下游的端口装置产生的视频数据之前，将视频数据传输到该DisplayPort宿端装置。
25.如权利要求21至22中任一项所述的系统，其中，该面向上游的端口装置进一步被配置成向该面向下游的端口装置传输该DisplayPort源端装置与该面向上游的端口装置之间的链路训练结果；并且
其中，该面向下游的端口装置进一步被配置成：响应于接收到该DisplayPort源端装置与该面向上游的端口装置之间的该链路训练结果，基于该DisplayPort源端装置与该面向上游的端口装置之间的该链路训练结果而重新训练该面向下游的端口装置与该DisplayPort宿端装置之间的链路。
26.如权利要求21至22中任一项所述的系统，其中，该面向上游的端口装置进一步被配置成：
从该DisplayPort源端装置接收DisplayPort信息；
从该DisplayPort信息中提取视频信息和音频信息中的至少一者；并且
经由该面向上游的端口装置的接口将该视频信息和音频信息中的至少一者传输到上游外部视频处理装置。
27.如权利要求26所述的系统，其中，该面向上游的端口装置进一步被配置成：
经由该面向上游的端口装置的该接口从该上游外部视频处理装置接收经处理视频信息和经处理音频信息中的至少一者；并且
经由该扩展介质将该经处理视频信息和经处理音频信息中的至少一者传输到该面向下游的端口装置。
28.如权利要求21至22中任一项所述的系统，其中，该面向下游的端口装置进一步被配置成：
经由该扩展介质接收视频信息和音频信息中的至少一者；并且
经由该面向下游的端口装置的接口将该视频信息和音频信息中的至少一者传输到下游外部视频处理装置。
29.如权利要求28所述的系统，其中，该面向下游的端口装置进一步被配置成：
经由该面向下游的端口装置的该接口从该下游外部视频处理装置接收经处理视频信息和经处理音频信息中的至少一者；并且
向该DisplayPort宿端装置传输包括该经处理视频信息和经处理音频信息中的至少一者的DisplayPort信息。
30.一种由面向上游的端口装置执行的方法，该方法包括：
禁止由该面向上游的端口装置的DisplayPort接口向DisplayPort源端装置传输热插拔检测信号；
经由该面向上游的端口装置的扩展接口从面向下游的端口装置接收指示该面向下游的端口装置与DisplayPort宿端装置之间的链路训练结果的通知；以及
响应于接收到该通知：
使得由该DisplayPort接口向该DisplayPort源端装置传输该热插拔检测信号；以及
使该面向上游的端口装置的上游视频引擎基于来自该面向下游的端口装置的该链路训练结果而与该DisplayPort源端装置进行链路训练。
31.如权利要求30所述的方法，进一步包括：
对来自一个或多个DisplayPort通道的经编码加扰视频进行解码；以及
对来自所解码视频的加扰视频进行解扰。
32.如权利要求30至31中任一项所述的方法，进一步包括：
从上游外部视频处理装置接收关于期望能力的指令；以及
使该上游视频引擎基于该期望能力而与该DisplayPort源端装置进行链路训练。
33.一种非暂态计算机可读介质，其上存储有计算机可执行指令，这些计算机可执行指令响应于由面向上游的端口装置的一个或多个处理器执行而使该面向上游的端口装置执行如权利要求30至32中任一项所述的方法。
34.一种由面向下游的端口装置执行的方法，该方法包括：
与耦合到该面向下游的端口装置的DisplayPort接口的DisplayPort宿端装置进行链路训练；
向该DisplayPort宿端装置传输占位符视频信号；
经由扩展接口将关于该链路训练的结果的信息传输到面向上游的端口装置；以及
响应于经由该扩展接口从该面向上游的端口装置接收到输入视频信号，将来自该输入视频信号的视频传输到该DisplayPort宿端装置。
35.如权利要求34所述的方法，进一步包括：
从该面向上游的端口装置接收指示DisplayPort源端装置的能力的通知；以及
基于所接收的能力而与该DisplayPort宿端装置重复链路训练。
36.如权利要求34至35中任一项所述的方法，进一步包括：
对视频信号进行编码；以及
对经编码视频信号进行加扰以生成一个或多个DisplayPort通道。
37.如权利要求34至35中任一项所述的方法，进一步包括：
从下游外部视频处理装置接收经去处理视频。
38.如权利要求34至35中任一项所述的方法，进一步包括：
从下游外部视频处理装置接收关于期望能力的指令；以及
基于该期望能力而与该DisplayPort宿端装置进行链路训练。
39.一种非暂态计算机可读介质，其上存储有计算机可执行指令，这些计算机可执行指令响应于由面向下游的端口装置的一个或多个处理器执行而使该面向下游的端口装置执行如权利要求34至38中任一项所述的方法。
CN201780073489.7A 2016-11-14 2017-11-14 用于通过扩展介质桥接视频信息的装置和方法 Active CN110121701B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310489518.5A CN116521591A (zh) 2016-11-14 2017-11-14 用于通过扩展介质桥接视频信息的装置和方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/351,122 2016-11-14
US15/351,122 US10078997B2 (en) 2016-11-14 2016-11-14 Devices and methods for bridging video information over an extension medium
PCT/CA2017/051357 WO2018085947A1 (en) 2016-11-14 2017-11-14 Devices and methods for bridging video information over an extension medium

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310489518.5A Division CN116521591A (zh) 2016-11-14 2017-11-14 用于通过扩展介质桥接视频信息的装置和方法

Publications (2)

Publication Number Publication Date
CN110121701A CN110121701A (zh) 2019-08-13
CN110121701B true CN110121701B (zh) 2023-05-23

Family

ID=62108622

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201780073489.7A Active CN110121701B (zh) 2016-11-14 2017-11-14 用于通过扩展介质桥接视频信息的装置和方法
CN202310489518.5A Pending CN116521591A (zh) 2016-11-14 2017-11-14 用于通过扩展介质桥接视频信息的装置和方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202310489518.5A Pending CN116521591A (zh) 2016-11-14 2017-11-14 用于通过扩展介质桥接视频信息的装置和方法

Country Status (4)

Country Link
US (3) US10078997B2 (zh)
CN (2) CN110121701B (zh)
DE (1) DE112017005708T5 (zh)
WO (1) WO2018085947A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI615719B (zh) * 2017-02-23 2018-02-21 宏正自動科技股份有限公司 自動切換裝置及自動切換方法
CN113259613B (zh) * 2020-02-07 2022-12-06 广东博华超高清创新中心有限公司 一种改进hdmi显示数据流压缩互通互联的方法
US11995022B2 (en) * 2020-04-27 2024-05-28 Intel Corporation Transmitting displayport 2.0 information using USB4
US11812193B2 (en) * 2020-07-27 2023-11-07 Icron Technologies Corporation Decoupling link training for a video source and video sink in an extension environment
US11620251B2 (en) * 2021-05-24 2023-04-04 Cadence Design Systems, Inc. Partitioned UFP for displayport repeater

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080240152A1 (en) 2007-03-27 2008-10-02 Dell Products L.P. System And Method For Communicating Data For Display On A Remote Display Device
US8094684B2 (en) * 2008-05-09 2012-01-10 Parade Technologies, Ltd. Link training scheme for displayport source repeaters
US8982932B2 (en) * 2009-12-22 2015-03-17 Parade Technologies, Ltd. Active auxiliary channel buffering
US8549197B2 (en) * 2010-03-30 2013-10-01 Icron Technologies Corporation Method and system for communicating displayport information
US8566482B2 (en) * 2011-01-04 2013-10-22 Icron Technologies Corporation Method and system for communicating DisplayPort and single-link DVI/HDMI information for dual-mode devices
US9015357B2 (en) * 2012-10-22 2015-04-21 Ati Technologies Ulc Method and device for providing high speed data transmission with video data
WO2014150702A1 (en) 2013-03-15 2014-09-25 Waveconnex, Inc., A Delaware Corporation Physical layer and virtualized physical layer adapted for ehf contactless communication
US9798689B2 (en) 2014-11-03 2017-10-24 Icron Technologies Corporation Systems and methods for enabling communication between USB type-C connections and legacy connections over an extension medium

Also Published As

Publication number Publication date
CN116521591A (zh) 2023-08-01
US20190035355A1 (en) 2019-01-31
US20210043159A1 (en) 2021-02-11
US20180137833A1 (en) 2018-05-17
WO2018085947A1 (en) 2018-05-17
US10818263B2 (en) 2020-10-27
US10078997B2 (en) 2018-09-18
CN110121701A (zh) 2019-08-13
US11263993B2 (en) 2022-03-01
DE112017005708T5 (de) 2019-08-22

Similar Documents

Publication Publication Date Title
CN110121701B (zh) 用于通过扩展介质桥接视频信息的装置和方法
US10331611B2 (en) Devices and methods for providing reduced bandwidth DisplayPort communication
KR102146867B1 (ko) 비디오 데이터와 함께 고속 데이터 전송을 제공하기 위한 방법 및 디바이스
US10999533B2 (en) Devices, systems, and methods for instant video switching in an extension environment
TWI555389B (zh) 用於啟用及停用控制符號之擾亂之方法及裝置
US9191700B2 (en) Encoding guard band data for transmission via a communications interface utilizing transition-minimized differential signaling (TMDS) coding
JP2017512031A (ja) マルチメディアリンクを介する圧縮映像の転送
JP6454353B2 (ja) コンバータ
WO2022160300A1 (zh) 一种视频切换方法及相关设备
US10469900B2 (en) Display apparatus configuring a multi display system and control method thereof
US11812193B2 (en) Decoupling link training for a video source and video sink in an extension environment
KR20160139757A (ko) 단일 광 선로를 이용한 멀티미디어 신호 송수신 장치
JP6742635B2 (ja) シンク装置、及び制御方法
CN111556268B (zh) 基于hdcp的hdmi装置、数据处理方法和电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant