CN110112914B - 双通道jfet型自激式交错并联dc-dc变换器 - Google Patents

双通道jfet型自激式交错并联dc-dc变换器 Download PDF

Info

Publication number
CN110112914B
CN110112914B CN201910382241.XA CN201910382241A CN110112914B CN 110112914 B CN110112914 B CN 110112914B CN 201910382241 A CN201910382241 A CN 201910382241A CN 110112914 B CN110112914 B CN 110112914B
Authority
CN
China
Prior art keywords
port
driving branch
diode
capacitor
inductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910382241.XA
Other languages
English (en)
Other versions
CN110112914A (zh
Inventor
陈怡�
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University of Technology ZJUT
Original Assignee
Zhejiang University of Technology ZJUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN201810839676.8A external-priority patent/CN109004831A/zh
Priority claimed from CN201810838871.9A external-priority patent/CN108736723A/zh
Priority claimed from CN201810839658.XA external-priority patent/CN108736724A/zh
Priority claimed from CN201810839364.7A external-priority patent/CN108768180A/zh
Priority claimed from CN201810838892.0A external-priority patent/CN108736705A/zh
Application filed by Zhejiang University of Technology ZJUT filed Critical Zhejiang University of Technology ZJUT
Publication of CN110112914A publication Critical patent/CN110112914A/zh
Application granted granted Critical
Publication of CN110112914B publication Critical patent/CN110112914B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1582—Buck-boost converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

一种双通道JFET型自激式交错并联DC‑DC变换器，采用稳压管、电阻、电容、电感等基本元器件重点构造了与N型JFET管工作性能匹配的可产生负电压的驱动支路和与P型JFET管工作性能匹配的可产生正电压的驱动支路，它的具体形式包括Boost、Cuk、Buck‑Boost、Zeta、Buck等。本发明具有低输入电压启动、宽输入电压范围工作和高效率的特点。

Description

双通道JFET型自激式交错并联DC-DC变换器
技术领域
本发明涉及交错并联DC-DC变换器，尤其是一种适用于低电压输入的双通道交错并联DC-DC变换器，可应用于LED驱动、能量收集、辅助电源等场合。
背景技术
和他激式DC-DC变换器相比，自激式交错并联DC-DC变换器具有输入/输出电流纹波小、易于启动、易于扩容、成本低等优点。增强型MOSFET和BJT是常见的半导体器件，都可用于构建自激式交错并联DC-DC变换器。当应用于低电压输入的场合时，增强型MOSFET因其栅源极阈值电压较高而不适用。基极-发射极导通电压较低的BJT虽适用，但是它的驱动和导通损耗均较大。
发明内容
为了克服现有BJT在构建低电压输入的交错并联DC-DC变换器时存在损耗较大的不足，本发明提供一种双通道JFET型自激式交错并联DC-DC变换器，它的具体形式包括Boost、Cuk、Buck-Boost、Zeta、Buck等，目的在于同时实现低输入电压启动、宽输入电压范围工作和高效率。
本发明解决其技术问题所采用的技术方案是：
一种双通道JFET型自激式交错并联DC-DC变换器，它的具体形式是一种JFET型自激式交错并联Boost变换器，包括电感L1、电感L2、N型JFET管J1、N型JFET管J2、二极管D1、二极管D2、电容Co、驱动支路1和驱动支路2，驱动支路j具有端口aj、端口bj和端口cj，j的取值范围为1至2，直流电源Vi的正端同时与电感L1的一端和电感L2的一端相连，电感L1的另一端同时与N型JFET管J1的漏极、驱动支路2的端口c2和二极管D1的阳极相连，二极管D1的阴极同时与二极管D2的阴极、电容Co的一端和负载的一端相连，电容Co的另一端同时与负载的另一端、驱动支路1的端口b1、驱动支路2的端口b2、N型JFET管J1的源极、N型JFET管J2的源极和直流电源Vi的负端相连，电感L2的另一端同时与N型JFET管J2的漏极、驱动支路1的端口c1和二极管D2的阳极相连，N型JFET管J1的栅极与驱动支路1的端口a1相连，N型JFET管J2的栅极与驱动支路2的端口a2相连。
一种双通道JFET型自激式交错并联DC-DC变换器，它的具体形式是一种JFET型自激式交错并联Cuk变换器，包括电感L1、电感L2、N型JFET管J1、N型JFET管J2、电容C1、电容C2、二极管D1、二极管D2、电感L3、电感L4、二极管D3、二极管D4、电容Co、驱动支路1和驱动支路2，驱动支路j具有端口aj、端口bj、端口cj和端口dj，j的取值范围为1至2，直流电源Vi的正端同时与电感L1的一端和电感L2的一端相连，电感L1的另一端同时与N型JFET管J1的漏极、驱动支路2的端口c2和电容C1的一端相连，电容C1的另一端同时与驱动支路2的端口d2、二极管D1的阳极和电感L3的一端相连，电感L3的另一端与二极管D3的阴极相连，二极管D3的阳极同时与二极管D4的阳极、电容Co的一端和负载的一端相连，电容Co的另一端同时与负载的另一端、二极管D1的阴极、二极管D2的阴极、驱动支路1的端口b1、驱动支路2的端口b2、N型JFET管J1的源极、N型JFET管J2的源极和直流电源Vi的负端相连，电感L2的另一端同时与N型JFET管J2的漏极、驱动支路1的端口c1和电容C2的一端相连，电容C2的另一端同时与驱动支路1的端口d1、二极管D2的阳极和电感L4的一端相连，电感L4的另一端与二极管D4的阴极相连，N型JFET管J1的栅极与驱动支路1的端口a1相连，N型JFET管J2的栅极与驱动支路2的端口a2相连。
进一步，针对所述双通道JFET型自激式交错并联DC-DC变换器的两种具体形式——一种JFET型自激式交错并联Boost变换器和一种JFET型自激式交错并联Cuk变换器，所述驱动支路1中，当N型JFET管J2导通时，其端口a1产生负电压关断N型JFET管J1；所述驱动支路2中，当N型JFET管J1导通时，其端口a2产生负电压关断N型JFET管J2。
所述N型JFET管J1和N型JFET管J2都可采用耗尽型MOSFET管代替。
针对一种JFET型自激式交错并联Boost变换器和一种JFET型自激式交错并联Cuk变换器，作为驱动支路j的一种优选方案，驱动支路j包括稳压管Zaj、电阻Raj和电容Caj，驱动支路j的端口aj同时与稳压管Zaj的阳极和电阻Raj的一端相连，电阻Raj的另一端与电容Caj的一端相连，电容Caj的另一端与驱动支路j的端口cj相连，稳压管Zaj的阴极与驱动支路j的端口bj相连，j的取值范围为1至2；
进一步，驱动支路j还包括电阻Rbj和二极管Dbj，电阻Rbj的一端与驱动支路j的端口aj相连，电阻Rbj的另一端与二极管Dbj的阴极相连，二极管Dbj的阳极与电容Caj的一端相连；
更进一步，驱动支路j还包括电阻Rcj和二极管Dcj，二极管Dcj的阳极与驱动支路j的端口aj相连，二极管Dcj的阴极与电阻Rcj的一端相连，电阻Rcj的另一端与电容Caj的一端相连。
针对一种JFET型自激式交错并联Boost变换器，作为驱动支路j的另一种优选方案，驱动支路j包括稳压管Zdj、电阻Rdj、电容Cdj和电感Ldj，驱动支路j的端口aj同时与稳压管Zdj的阳极和电阻Rdj的一端相连，电阻Rdj的另一端与电容Cdj的一端相连，电容Cdj的另一端与电感Ldj的一端相连，电感Ldj的另一端与驱动支路j的端口cj相连，稳压管Zdj的阴极与驱动支路j的端口bj相连，j的取值范围为1至2，电感Ldj与电感Lj存在耦合关系，电感Lj的一端与电感Ldj的一端是同名端关系；
进一步，驱动支路j还包括电阻Rej和二极管Dej，电阻Rej的一端与驱动支路j的端口aj相连，电阻Rej的另一端与二极管Dej的阴极相连，二极管Dej的阳极与电容Cdj的一端相连；
更进一步，驱动支路j还包括电阻Rfj和二极管Dfj，二极管Dfj的阳极与驱动支路j的端口aj相连，二极管Dfj的阴极与电阻Rfj的一端相连，电阻Rfj的另一端与电容Cdj的一端相连。
针对一种JFET型自激式交错并联Cuk变换器，作为驱动支路j的另一种优选方案，驱动支路j包括稳压管Zdj、电阻Rdj和电容Cdj，驱动支路j的端口aj同时与稳压管Zdj的阳极和电阻Rdj的一端相连，电阻Rdj的另一端与电容Cdj的一端相连，电容Cdj的另一端与驱动支路j的端口dj相连，稳压管Zdj的阴极与驱动支路j的端口bj相连，j的取值范围为1至2；
进一步，驱动支路j还包括电阻Rej和二极管Dej，电阻Rej的一端与驱动支路j的端口aj相连，电阻Rej的另一端与二极管Dej的阴极相连，二极管Dej的阳极与电容Cdj的一端相连；
更进一步，驱动支路j还包括电阻Rfj和二极管Dfj，二极管Dfj的阳极与驱动支路j的端口aj相连，二极管Dfj的阴极与电阻Rfj的一端相连，电阻Rfj的另一端与电容Cdj的一端相连。
此外，一种双通道JFET型自激式交错并联DC-DC变换器，它的具体形式是一种JFET型自激式交错并联Buck-Boost变换器，包括电感L1、电感L2、P型JFET管J1、P型JFET管J2、二极管D1、二极管D2、电容Co、驱动支路1和驱动支路2，驱动支路j具有端口aj、端口bj和端口cj，j的取值范围为1至2，直流电源Vi的正端同时与P型JFET管J1的源极、P型JFET管J2的源极、驱动支路1的端口b1和驱动支路2的端口b2相连，P型JFET管J1的漏极同时与驱动支路2的端口c2、二极管D1的阴极和电感L1的一端相连，P型JFET管J2的漏极同时与驱动支路1的端口c1、二极管D2的阴极和电感L2的一端相连，二极管D1的阳极同时与二极管D2的阳极、电容Co的一端和负载的一端相连，电容Co的另一端同时与负载的另一端、电感L1的另一端、电感L2的另一端和直流电源Vi的负端相连，P型JFET管J1的栅极与驱动支路1的端口a1相连，P型JFET管J2的栅极与驱动支路2的端口a2相连。
一种双通道JFET型自激式交错并联DC-DC变换器，它的具体形式是一种JFET型自激式交错并联Zeta变换器，包括电感L1、电感L2、P型JFET管J1、P型JFET管J2、电容C1、电容C2、二极管D1、二极管D2、电感L3、电感L4、二极管D3、二极管D4、电容Co、驱动支路1和驱动支路2，驱动支路j具有端口aj、端口bj、端口cj和端口dj，j的取值范围为1至2，直流电源Vi的正端同时与P型JFET管J1的源极、P型JFET管J2的源极、驱动支路1的端口b1和驱动支路2的端口b2相连，P型JFET管J1的漏极同时与驱动支路2的端口c2、电感L1的一端和电容C1的一端相连，电容C1的另一端同时与驱动支路2的端口d2、二极管D1的阴极和电感L3的一端相连，电感L3的另一端与二极管D3的阳极相连，P型JFET管J2的漏极同时与驱动支路1的端口c1、电感L2的一端和电容C2的一端相连，电容C2的另一端同时与驱动支路1的端口d1、二极管D2的阴极和电感L4的一端相连，电感L4的另一端与二极管D4的阳极相连，二极管D3的阴极同时与二极管D4的阴极、电容Co的一端和负载的一端相连，电容Co的另一端同时与负载的另一端、二极管D1的阳极、二极管D2的阳极、电感L1的另一端、电感L2的另一端和直流电源Vi的负端相连，P型JFET管J1的栅极与驱动支路1的端口a1相连，P型JFET管J2的栅极与驱动支路2的端口a2相连。
一种双通道JFET型自激式交错并联DC-DC变换器，它的具体形式是一种JFET型自激式交错并联Buck变换器，包括电感L1、电感L2、P型JFET管J1、P型JFET管J2、二极管D1、二极管D2、电容Co、驱动支路1和驱动支路2，驱动支路j具有端口aj、端口bj和端口cj，j的取值范围为1至2，直流电源Vi的正端同时与P型JFET管J1的源极、P型JFET管J2的源极、驱动支路1的端口b1和驱动支路2的端口b2相连，P型JFET管J1的漏极同时与驱动支路2的端口c2、二极管D1的阴极和电感L1的一端相连，P型JFET管J2的漏极同时与驱动支路1的端口c1、二极管D2的阴极和电感L2的一端相连，电感L1的另一端同时与电感L2的另一端、电容Co的一端和负载的一端相连，电容Co的另一端同时与负载的另一端、二极管D1的阳极、二极管D2的阳极和直流电源Vi的负端相连，P型JFET管J1的栅极与驱动支路1的端口a1相连，P型JFET管J2的栅极与驱动支路2的端口a2相连。
进一步，针对所述双通道JFET型自激式交错并联DC-DC变换器的三种具体形式——一种JFET型自激式交错并联Buck-Boost变换器、一种JFET型自激式交错并联Zeta变换器和一种JFET型自激式交错并联Buck变换器，所述驱动支路1中，当P型JFET管J2导通时，其端口a1和端口b1之间产生正电压关断P型JFET管J1；所述驱动支路2中，当P型JFET管J1导通时，其端口a2和端口b2之间产生正电压关断P型JFET管J2。
所述P型JFET管J1和P型JFET管J2都可采用耗尽型MOSFET管代替。
针对一种JFET型自激式交错并联Buck-Boost变换器、一种双通道JFET型自激式交错并联Zeta变换器和一种双通道JFET型自激式交错并联Buck变换器，作为驱动支路j的一种优选方案，驱动支路j包括稳压管Zaj、电阻Raj和电容Caj，驱动支路j的端口aj同时与稳压管Zaj的阴极和电阻Raj的一端相连，电阻Raj的另一端与电容Caj的一端相连，电容Caj的另一端与驱动支路j的端口cj相连，稳压管Zaj的阳极与驱动支路j的端口bj相连，j的取值范围为1至2；
进一步，驱动支路j还包括电阻Rbj和二极管Dbj，二极管Dbj的阳极与驱动支路j的端口aj相连，二极管Dbj的阴极与电阻Rbj的一端相连，电阻Rbj的另一端与电容Caj的一端相连；
更进一步，驱动支路j还包括电阻Rcj和二极管Dcj，电阻Rcj的一端与驱动支路j的端口aj相连，电阻Rcj的另一端与二极管Dcj的阴极相连，二极管Dcj的阳极与电容Caj的一端相连。
针对一种JFET型自激式交错并联Zeta变换器，作为驱动支路j的另一种优选方案，驱动支路j包括稳压管Zdj、电阻Rdj和电容Cdj，驱动支路j的端口aj同时与稳压管Zdj的阴极和电阻Rdj的一端相连，电阻Rdj的另一端与电容Cdj的一端相连，电容Cdj的另一端与驱动支路j的端口dj相连，稳压管Zdj的阳极与驱动支路j的端口bj相连，j的取值范围为1至2；
进一步，驱动支路j还包括电阻Rej和二极管Dej，二极管Dej的阳极与驱动支路j的端口aj相连，二极管Dej的阴极与电阻Rej的一端相连，电阻Rej的另一端与电容Cdj的一端相连；
更进一步，驱动支路j还包括电阻Rfj和二极管Dfj，电阻Rfj的一端与驱动支路j的端口aj相连，电阻Rfj的另一端与二极管Dfj的阴极相连，二极管Dfj的阳极与电容Cdj的一端相连。
针对一种JFET型自激式交错并联Buck变换器，作为驱动支路j的另一种优选方案，驱动支路j包括稳压管Zdj、电阻Rdj、电容Cdj和电感Ldj，驱动支路j的端口aj同时与稳压管Zdj的阴极和电阻Rdj的一端相连，电阻Rdj的另一端与电容Cdj的一端相连，电容Cdj的另一端与电感Ldj的一端相连，电感Ldj的另一端与驱动支路j的端口cj相连，稳压管Zdj的阳极与驱动支路j的端口bj相连，j的取值范围为1至2，电感Ldj与电感Lj存在耦合关系，电感Lj的一端与电感Ldj的一端是同名端关系；
进一步，驱动支路j还包括电阻Rej和二极管Dej，二极管Dej的阳极与驱动支路j的端口aj相连，二极管Dej的阴极与电阻Rej的一端相连，电阻Rej的另一端与电容Cdj的一端相连；
更进一步，驱动支路j还包括电阻Rfj和二极管Dfj，电阻Rfj的一端与驱动支路j的端口aj相连，电阻Rfj的另一端与二极管Dfj的阴极相连，二极管Dfj的阳极与电容Cdj的一端相连。
本发明的技术构思为：和增强型MOSFET相比，JFET可在栅源极电压为0时导通。和BJT相比，电压驱动型的JFET具有更低的驱动和导通损耗，也更易于集成。综上所述，JFET兼具增强型MOSFET和BJT的优点，适用于构建低电压输入的交错并联DC-DC变换器。
采用JFET管构建双通道自激式交错并联DC-DC变换器，重点构造与N型JFET管工作性能匹配的可产生负电压的驱动支路和与P型JFET管工作性能匹配的可产生正电压的驱动支路，驱动支路包括稳压管、电阻、电容、电感等基本元器件。
本发明的有益效果主要表现在：所述双通道JFET型自激式交错并联DC-DC变换器具有低输入电压启动、宽输入电压范围工作和高效率的特点。
附图说明
图1是本发明实施例1的电路图。
图2是本发明实施例2的电路图。
图3是适用于本发明实施例1和实施例2的第一种驱动支路方案的电路图。
图4是适用于本发明实施例1和实施例2的第二种驱动支路方案的电路图。
图5是适用于本发明实施例1和实施例2的第三种驱动支路方案的电路图。
图6是适用于本发明实施例1的第四种驱动支路方案的电路图。
图7是适用于本发明实施例1的第五种驱动支路方案的电路图。
图8是适用于本发明实施例1的第六种驱动支路方案的电路图。
图9是适用于本发明实施例2的第四种驱动支路方案的电路图。
图10是适用于本发明实施例2的第五种驱动支路方案的电路图。
图11是适用于本发明实施例2的第六种驱动支路方案的电路图。
图12是本发明实施例1采用第一种驱动支路方案时的仿真波形图。
图13是本发明实施例1采用第四种驱动支路方案时的仿真波形图。
图14是本发明实施例2采用第一种驱动支路方案时的仿真波形图。
图15是本发明实施例2采用第四种驱动支路方案时的仿真波形图。
图16是本发明实施例3的电路图。
图17是本发明实施例4的电路图。
图18是本发明实施例5的电路图。
图19是适用于本发明实施例3、实施例4和实施例5的第一种驱动支路方案的电路图。
图20是适用于本发明实施例3、实施例4和实施例5的第二种驱动支路方案的电路图。
图21是适用于本发明实施例3、实施例4和实施例5的第三种驱动支路方案的电路图。
图22是适用于本发明实施例4的第四种驱动支路方案的电路图。
图23是适用于本发明实施例4的第五种驱动支路方案的电路图。
图24是适用于本发明实施例4的第六种驱动支路方案的电路图。
图25是适用于本发明实施例5的第四种驱动支路方案的电路图。
图26是适用于本发明实施例5的第五种驱动支路方案的电路图。
图27是适用于本发明实施例5的第六种驱动支路方案的电路图。
图28是本发明实施例3采用第一种驱动支路方案时的仿真波形图。
图29是本发明实施例4采用第一种驱动支路方案时的仿真波形图。
图30是本发明实施例4采用第四种驱动支路方案时的仿真波形图。
图31是本发明实施例5采用第一种驱动支路方案时的仿真波形图。
图32是本发明实施例5采用第四种驱动支路方案时的仿真波形图。
具体实施方式
下面结合附图对本发明作进一步描述。
实施例1
参考图1，一种双通道JFET型自激式交错并联DC-DC变换器，它的具体形式是一种JFET型自激式交错并联Boost变换器，包括电感L1、电感L2、N型JFET管J1、N型JFET管J2、二极管D1、二极管D2、电容Co、驱动支路1和驱动支路2，驱动支路j具有端口aj、端口bj和端口cj，j的取值范围为1至2，直流电源Vi的正端同时与电感L1的一端和电感L2的一端相连，电感L1的另一端同时与N型JFET管J1的漏极、驱动支路2的端口c2和二极管D1的阳极相连，二极管D1的阴极同时与二极管D2的阴极、电容Co的一端和负载的一端相连，电容Co的另一端同时与负载的另一端、驱动支路1的端口b1、驱动支路2的端口b2、N型JFET管J1的源极、N型JFET管J2的源极和直流电源Vi的负端相连，电感L2的另一端同时与N型JFET管J2的漏极、驱动支路1的端口c1和二极管D2的阳极相连，N型JFET管J1的栅极与驱动支路1的端口a1相连，N型JFET管J2的栅极与驱动支路2的端口a2相连。
进一步，所述驱动支路1的功能是：当N型JFET管J2导通时，其端口a1产生负电压关断N型JFET管J1；所述驱动支路2的功能是：当N型JFET管J1导通时，其端口a2产生负电压关断N型JFET管J2。
参考图3，当实施例1采用第一种驱动支路方案时，驱动支路j包括稳压管Zaj、电阻Raj和电容Caj，驱动支路j的端口aj同时与稳压管Zaj的阳极和电阻Raj的一端相连，电阻Raj的另一端与电容Caj的一端相连，电容Caj的另一端与驱动支路j的端口cj相连，稳压管Zaj的阴极与驱动支路j的端口bj相连，j的取值范围为1至2。
参考图4，当实施例1采用第二种驱动支路方案时，驱动支路j还包括电阻Rbj和二极管Dbj，电阻Rbj的一端与驱动支路j的端口aj相连，电阻Rbj的另一端与二极管Dbj的阴极相连，二极管Dbj的阳极与电容Caj的一端相连，j的取值范围为1至2。第二种驱动支路方案的其余结构与第一种驱动支路方案相同。与第一种驱动支路方案相比，第二种驱动支路方案中Caj的充电速度快于第一种驱动支路方案中Caj的充电速度。
参考图5，当实施例1采用第三种驱动支路方案时，驱动支路j还包括电阻Rcj和二极管Dcj，二极管Dcj的阳极与驱动支路j的端口aj相连，二极管Dcj的阴极与电阻Rcj的一端相连，电阻Rcj的另一端与电容Caj的一端相连，j的取值范围为1至2。第三种驱动支路方案的其余结构与第一种驱动支路方案相同。与第一种驱动支路方案相比，第三种驱动支路方案中Caj的放电速度快于第一种驱动支路方案中Caj的放电速度。
参考图6，当实施例1采用第四种驱动支路方案时，驱动支路j包括稳压管Zdj、电阻Rdj、电容Cdj和电感Ldj，驱动支路j的端口aj同时与稳压管Zdj的阳极和电阻Rdj的一端相连，电阻Rdj的另一端与电容Cdj的一端相连，电容Cdj的另一端与电感Ldj的一端相连，电感Ldj的另一端与驱动支路j的端口cj相连，稳压管Zdj的阴极与驱动支路j的端口bj相连，j的取值范围为1至2，电感Ldj与电感Lj存在耦合关系，电感Lj的一端与电感Ldj的一端是同名端关系。因耦合电感的存在，第四种驱动支路方案令实施例1可在更低的输入电压环境下工作。
参考图7，当实施例1采用第五种驱动支路方案时，驱动支路j还包括电阻Rej和二极管Dej，电阻Rej的一端与驱动支路j的端口aj相连，电阻Rej的另一端与二极管Dej的阴极相连，二极管Dej的阳极与电容Cdj的一端相连，j的取值范围为1至2。第五种驱动支路方案的其余结构与第四种驱动支路方案相同。与第四种驱动支路方案相比，第五种驱动支路方案中Cdj的充电速度快于第四种驱动支路方案中Cdj的充电速度。
参考图8，当实施例1采用第六种驱动支路方案时，驱动支路j还包括电阻Rfj和二极管Dfj，二极管Dfj的阳极与驱动支路j的端口aj相连，二极管Dfj的阴极与电阻Rfj的一端相连，电阻Rfj的另一端与电容Cdj的一端相连，j的取值范围为1至2。第六种驱动支路方案的其余结构与第四种驱动支路方案相同。与第四种驱动支路方案相比，第六种驱动支路方案中Cdj的放电速度快于第四种驱动支路方案中Cdj的放电速度。
以第一种驱动支路方案为例，具体解释实施例1的工作原理。参考图1和图3，实施例1利用其内部的不一致性产生所需的振荡，可在低输入电压条件下完成启动。假设Vi上电伊始J1先于J2导通，即一开始J1导通但J2仍截止。此时，D1截止，Vi、L1和J1构成回路，L1充磁，电感电流iL1增加；D2导通，Vi、L2、D2、Co和负载构成回路，输出电压Vo增加；Za1正向导通，J1的栅极电压va1约为0，Ca1通过Vi、L2、Ra1和Za1进行充电，Ca1的端电压(即Ca1的另一端至Ca1的一端的电压)vCa1上升。随后，J2导通。当J2导通后，D2截止，Vi、L2和J2构成回路，L2充磁，电感电流iL2增加；因Ca1的作用，Za1反向导通，va1呈负电压，J1截止，Ca1通过Za1、Ra1和J2进行放电，vCa1下降，va1的绝对值也随之下降。当J1截止后，D1导通，Vi、L1、D1、Co和负载构成回路，L1放磁，电感电流iL1减小；Za2正向导通，J2的栅极电压va2约为0，Ca2通过Vi、L1、Ra2和Za2进行充电，Ca2的端电压(即Ca2的另一端至Ca2的一端的电压)vCa2上升。随后，当va1的绝对值下降至不足以关断J1时，J1再次导通。当J1导通后，因Ca2的作用，Za2反向导通，va2呈负电压，J2截止，Ca2通过Za2、Ra2和J1进行放电，vCa2下降，va2的绝对值也随之下降。当J2截止后，D2导通，Vi、L2、D2、Co和负载构成回路，L2放磁，电感电流iL2减小；Za1正向导通，va1约为0，Ca1通过Vi、L2、Ra1和Za1进行充电，Ca1的端电压(即Ca1的另一端至Ca1的一端的电压)vCa1上升。随后，当va2的绝对值下降至不足以关断J2时，J2再次导通。周而复始，完成启动。
当实施例1处于稳态时，连续导通模式的工作状态可分为以下2个阶段。(1)J1导通，D1截止，L1充磁，电感电流iL1增加；J2截止，D2导通，L2放磁，电感电流iL2减小；Za2反向导通，Ca2通过Za2和Ra2放电，J2的栅极电压va2为负；Za1正向导通，Ca1通过Ra1和Za1充电，J1的栅极电压va1约为零。(2)J1截止，D1导通，L1放磁，电感电流iL1减小；J2导通，D2截止，L2充磁，电感电流iL2增加；Za2正向导通，Ca2通过Za2和Ra2充电，J2的栅极电压va2约为零；Za1反向导通，Ca1通过Za1和Ra1放电，J1的栅极电压va1为负。
图12是本发明实施例1采用第一种驱动支路方案时的仿真波形图，由图12可知实施例1采用第一种驱动支路方案时的工作状态，J1和J2交错导通和截止，输出电压Vo>Vi。
图13是本发明实施例1采用第四种驱动支路方案时的仿真波形图，由图13可知实施例1采用第四种驱动支路方案时的工作状态，J1和J2交错导通和截止，输出电压Vo>Vi。
实施例2
参考图2，一种双通道JFET型自激式交错并联DC-DC变换器，它的具体形式是一种JFET型自激式交错并联Cuk变换器，包括电感L1、电感L2、N型JFET管J1、N型JFET管J2、电容C1、电容C2、二极管D1、二极管D2、电感L3、电感L4、二极管D3、二极管D4、电容Co、驱动支路1和驱动支路2，驱动支路j具有端口aj、端口bj、端口cj和端口dj，j的取值范围为1至2，直流电源Vi的正端同时与电感L1的一端和电感L2的一端相连，电感L1的另一端同时与N型JFET管J1的漏极、驱动支路2的端口c2和电容C1的一端相连，电容C1的另一端同时与驱动支路2的端口d2、二极管D1的阳极和电感L3的一端相连，电感L3的另一端与二极管D3的阴极相连，二极管D3的阳极同时与二极管D4的阳极、电容Co的一端和负载的一端相连，电容Co的另一端同时与负载的另一端、二极管D1的阴极、二极管D2的阴极、驱动支路1的端口b1、驱动支路2的端口b2、N型JFET管J1的源极、N型JFET管J2的源极和直流电源Vi的负端相连，电感L2的另一端同时与N型JFET管J2的漏极、驱动支路1的端口c1和电容C2的一端相连，电容C2的另一端同时与驱动支路1的端口d1、二极管D2的阳极和电感L4的一端相连，电感L4的另一端与二极管D4的阴极相连，N型JFET管J1的栅极与驱动支路1的端口a1相连，N型JFET管J2的栅极与驱动支路2的端口a2相连。
所述驱动支路1的功能是：当N型JFET管J2导通时，其端口a1产生负电压关断N型JFET管J1；所述驱动支路2的功能是：当N型JFET管J1导通时，其端口a2产生负电压关断N型JFET管J2。
参考图3，当实施例2采用第一种驱动支路方案时，驱动支路j包括稳压管Zaj、电阻Raj和电容Caj，驱动支路j的端口aj同时与稳压管Zaj的阳极和电阻Raj的一端相连，电阻Raj的另一端与电容Caj的一端相连，电容Caj的另一端与驱动支路j的端口cj相连，稳压管Zaj的阴极与驱动支路j的端口bj相连，j的取值范围为1至2。
参考图4，当实施例2采用第二种驱动支路方案时，驱动支路j还包括电阻Rbj和二极管Dbj，电阻Rbj的一端与驱动支路j的端口aj相连，电阻Rbj的另一端与二极管Dbj的阴极相连，二极管Dbj的阳极与电容Caj的一端相连，j的取值范围为1至2。第二种驱动支路方案的其余结构与第一种驱动支路方案相同。第二种驱动支路方案中Caj的充电速度快于第一种驱动支路方案中Caj的充电速度。
参考图5，当实施例2采用第三种驱动支路方案时，驱动支路j还包括电阻Rcj和二极管Dcj，二极管Dcj的阳极与驱动支路j的端口aj相连，二极管Dcj的阴极与电阻Rcj的一端相连，电阻Rcj的另一端与电容Caj的一端相连，j的取值范围为1至2。第三种驱动支路方案的其余结构与第一种驱动支路方案相同。第三种驱动支路方案中Caj的放电速度快于第一种驱动支路方案中Caj的放电速度。
参考图9，当实施例2采用第四种驱动支路方案时，驱动支路j包括稳压管Zdj、电阻Rdj和电容Cdj，驱动支路j的端口aj同时与稳压管Zdj的阳极和电阻Rdj的一端相连，电阻Rdj的另一端与电容Cdj的一端相连，电容Cdj的另一端与驱动支路j的端口dj相连，稳压管Zdj的阴极与驱动支路j的端口bj相连，j的取值范围为1至2。其功能与第一种驱动支路方案类似。
参考图10，当实施例2采用第五种驱动支路方案时，驱动支路j还包括电阻Rej和二极管Dej，电阻Rej的一端与驱动支路j的端口aj相连，电阻Rej的另一端与二极管Dej的阴极相连，二极管Dej的阳极与电容Cdj的一端相连，j的取值范围为1至2。第五种驱动支路方案的其余结构和第四种驱动支路方案相同。与第四种驱动支路方案相比，第五种驱动支路方案中Cdj的充电速度快于第四种驱动支路方案中Cdj的充电速度。
参考图11，当实施例2采用第六种驱动支路方案时，驱动支路j还包括电阻Rfj和二极管Dfj，二极管Dfj的阳极与驱动支路j的端口aj相连，二极管Dfj的阴极与电阻Rfj的一端相连，电阻Rfj的另一端与电容Cdj的一端相连，j的取值范围为1至2。第六种驱动支路方案的其余结构和第四种驱动支路方案相同。与第四种驱动支路方案相比，第六种驱动支路方案中Cdj的放电速度快于第四种驱动支路方案中Cdj的放电速度。
以第一种驱动支路方案为例，具体解释实施例2的工作原理。参考图2和图3，实施例2利用其内部的不一致性产生所需的振荡，可在低输入电压条件下完成启动。假设Vi上电伊始J1先于J2导通，即一开始J1导通但J2仍截止。此时，D1截止，Vi、L1和J1构成回路，L1充磁，电感电流iL1增加；D2导通，Vi、L2、C2和D2构成回路，C2充电；Za1正向导通，J1的栅极电压va1约为0，Ca1通过Vi、L2、Ra1和Za1进行充电，Ca1的端电压(即Ca1的另一端至Ca1的一端的电压)vCa1上升。随后，J2导通。当J2导通后，D2截止，D4导通，Vi、L2和J2构成一个回路，C2、J2、Co、负载、D4和L4构成另一个回路，L2充磁，电感电流iL2增加，Ca2放电，L4充磁；因Ca1的作用，Za1反向导通，va1呈负电压，J1截止，Ca1通过Za1、Ra1和J2进行放电，vCa1下降，va1的绝对值也随之下降。当J1截止后，D1导通，Vi、L1、C1和D1构成回路，L1放磁，电感电流iL1减小，C1充电；Za2正向导通，J2的栅极电压va2约为0，Ca2通过Vi、L1、Ra2和Za2进行充电，Ca2的端电压(即Ca2的另一端至Ca2的一端的电压)vCa2上升。随后，当va1的绝对值下降至不足以关断J1时，J1再次导通。当J1导通后，D3也导通，Vi、L1和J1构成一个回路，C1、J1、Co、负载、D3和L3构成另一个回路，L1充磁，C1放电，L3充磁；因Ca2的作用，Za2反向导通，va2呈负电压，J2截止，Ca2通过Za2、Ra2和J1进行放电，vCa2下降，va2的绝对值也随之下降。当J2截止后，D2导通，D4导通，Vi、L2、C2和D2构成一个回路，L4、D2、Co、负载和D4构成另一个回路，L2放磁，电感电流iL2减小，C2充电，L4放磁；Za1正向导通，va1约为0，Ca1通过Vi、L2、Ra1和Za1进行充电，Ca1的端电压(即Ca1的另一端至Ca1的一端的电压)vCa1上升。随后，当va2的绝对值下降至不足以关断J2时，J2再次导通。周而复始，完成启动。
当实施例2处于稳态时，连续导通模式的工作状态可分为以下2个阶段。(1)J1导通，D1截止，D3导通，L1和L3充磁，电感电流iL1增加；J2截止，D2导通，D4导通，L2和L4放磁，电感电流iL2减小；Za2反向导通，Ca2通过Za2和Ra2放电，J2的栅极电压va2为负；Za1正向导通，Ca1通过Ra1和Za1充电，J1的栅极电压va1约为零。(2)J1截止，D1导通，D3导通，L1和L3放磁，电感电流iL1减小；J2导通，D2截止，D4导通，L2和L4充磁，电感电流iL2增加；Za2正向导通，Ca2通过Za2和Ra2充电，J2的栅极电压va2约为零；Za1反向导通，Ca1通过Za1和Ra1放电，J1的栅极电压va1为负。图14是本发明实施例2采用第一种驱动支路方案时的仿真波形图，由图14可知实施例2采用第一种驱动支路方案时的工作状态，与实施例1采用第一种驱动支路方案时的工作状态相似，J1和J2交错导通和截止，但是输出电压Vo<0。
图15是本发明实施例2采用第四种驱动支路方案时的仿真波形图，由图15可知实施例2采用第四种驱动支路方案时的工作状态，J1和J2交替导通和截止，输出电压Vo<0。
实施例3
参考图16，一种双通道JFET型自激式交错并联DC-DC变换器，它的具体形式是一种JFET型自激式交错并联Buck-Boost变换器，包括电感L1、电感L2、P型JFET管J1、P型JFET管J2、二极管D1、二极管D2、电容Co、驱动支路1和驱动支路2，驱动支路j具有端口aj、端口bj和端口cj，j的取值范围为1至2，直流电源Vi的正端同时与P型JFET管J1的源极、P型JFET管J2的源极、驱动支路1的端口b1和驱动支路2的端口b2相连，P型JFET管J1的漏极同时与驱动支路2的端口c2、二极管D1的阴极和电感L1的一端相连，P型JFET管J2的漏极同时与驱动支路1的端口c1、二极管D2的阴极和电感L2的一端相连，二极管D1的阳极同时与二极管D2的阳极、电容Co的一端和负载的一端相连，电容Co的另一端同时与负载的另一端、电感L1的另一端、电感L2的另一端和直流电源Vi的负端相连，P型JFET管J1的栅极与驱动支路1的端口a1相连，P型JFET管J2的栅极与驱动支路2的端口a2相连。
所述驱动支路1中，当P型JFET管J2导通时，其端口a1和端口b1之间产生正电压关断P型JFET管J1；所述驱动支路2中，当P型JFET管J1导通时，其端口a2和端口b2之间产生正电压关断P型JFET管J2。
参考图19，当实施例3采用第一种驱动支路方案时，驱动支路j包括稳压管Zaj、电阻Raj和电容Caj，驱动支路j的端口aj同时与稳压管Zaj的阴极和电阻Raj的一端相连，电阻Raj的另一端与电容Caj的一端相连，电容Caj的另一端与驱动支路j的端口cj相连，稳压管Zaj的阳极与驱动支路j的端口bj相连，j的取值范围为1至2。
参考图20，当实施例3采用第二种驱动支路方案时，驱动支路j还包括电阻Rbj和二极管Dbj，二极管Dbj的阳极与驱动支路j的端口aj相连，二极管Dbj的阴极与电阻Rbj的一端相连，电阻Rbj的另一端与电容Caj的一端相连。第二种驱动支路方案的其余结构和第一种驱动支路方案相同。与第一种驱动支路方案相比，第二种驱动支路方案中Caj的充电速度快于第一种驱动支路方案中Caj的充电速度。
参考图21，当实施例3采用第三种驱动支路方案时，驱动支路j还包括电阻Rcj和二极管Dcj，电阻Rcj的一端与驱动支路j的端口aj相连，电阻Rcj的另一端与二极管Dcj的阴极相连，二极管Dcj的阳极与电容Caj的一端相连。第三种驱动支路方案的其余结构和第一种驱动支路方案相同。与第一种驱动支路方案相比，第三种驱动支路方案中Caj的放电速度快于第一种驱动支路方案中Caj的放电速度。
以第一种驱动支路方案为例，具体解释实施例3的工作原理。参考图16和图19，实施例3利用其内部的不一致性产生所需的振荡，可在低输入电压条件下完成启动。假设Vi上电伊始J1先于J2导通，即一开始J1导通但J2仍截止。此时，D1截止，Vi、J1和L1构成回路，L1充磁，电感电流iL1增加；Za1正向导通，J1的栅源极电压vab1约为0，Ca1通过Vi、Za1、Ra1和L2进行充电，Ca1的端电压(即Ca1的一端至Ca1的另一端的电压)vCa1上升。随后，J2导通。当J2导通后，Vi、J2和L2构成回路，L2充磁，电感电流iL2增加；因Ca1的作用，Za1反向导通，vab1呈正电压，J1截止，Ca1通过Ra1、Za1和J2进行放电，vCa1下降，vab1也随之下降。当J1截止后，D1导通，L1、Co、负载和D1构成回路，L1放磁，电感电流iL1减小；Za2正向导通，J2的栅源极电压vab2约为0，Ca2通过Vi、Za2、Ra2和L1进行充电，Ca2的端电压(即Ca2的一端至Ca2的另一端的电压)vCa2上升。随后，当vab1下降至不足以关断J1时，J1再次导通。当J1导通后，因Ca2的作用，Za2反向导通，vab2呈正电压，J2截止，Ca2通过Ra2、Za2和J1进行放电，vCa2下降，vab2也随之下降。当J2截止后，D2导通，L2、Co、负载和D2构成回路，L2放磁，电感电流iL2减小；Za1正向导通，vab1约为0，Ca1通过Vi、Za1、Ra1和L2进行充电，Ca1的端电压(即Ca1的一端至Ca1的另一端的电压)vCa1上升。随后，当vab2的绝对值下降至不足以关断J2时，J2再次导通。周而复始，完成启动。
当实施例3处于稳态时，连续导通模式的工作状态可分为以下2个阶段。(1)J1导通，D1截止，L1充磁，电感电流iL1增加；J2截止，D2导通，L2放磁，电感电流iL2减小；Za1正向导通，Ca1通过Za1和Ra1充电，J1的栅源极电压vab1约为零；Za2反向导通，Ca2通过Ra2和Za2放电，J2的栅源极电压vab2为正。(2)J1截止，D1导通，L1放磁，电感电流iL1减小；J2导通，D2截止，L2充磁，电感电流iL2增加；Za1反向导通，Ca1通过Ra1和Za1放电，J1的栅源极电压vab1为正；Za2正向导通，Ca2通过Za2和Ra2充电，J2的栅源极电压vab2约为零。
图28是本发明实施例3采用第一种驱动支路方案时的仿真波形图，由图28可知实施例3采用第一种驱动支路方案时的工作状态，J1和J2交错导通和截止，输出电压Vo<0。
实施例4
一种双通道JFET型自激式交错并联DC-DC变换器，它的具体形式是一种JFET型自激式交错并联Zeta变换器，包括电感L1、电感L2、P型JFET管J1、P型JFET管J2、电容C1、电容C2、二极管D1、二极管D2、电感L3、电感L4、二极管D3、二极管D4、电容Co、驱动支路1和驱动支路2，驱动支路j具有端口aj、端口bj、端口cj和端口dj，j的取值范围为1至2，直流电源Vi的正端同时与P型JFET管J1的源极、P型JFET管J2的源极、驱动支路1的端口b1和驱动支路2的端口b2相连，P型JFET管J1的漏极同时与驱动支路2的端口c2、电感L1的一端和电容C1的一端相连，电容C1的另一端同时与驱动支路2的端口d2、二极管D1的阴极和电感L3的一端相连，电感L3的另一端与二极管D3的阳极相连，P型JFET管J2的漏极同时与驱动支路1的端口c1、电感L2的一端和电容C2的一端相连，电容C2的另一端同时与驱动支路1的端口d1、二极管D2的阴极和电感L4的一端相连，电感L4的另一端与二极管D4的阳极相连，二极管D3的阴极同时与二极管D4的阴极、电容Co的一端和负载的一端相连，电容Co的另一端同时与负载的另一端、二极管D1的阳极、二极管D2的阳极、电感L1的另一端、电感L2的另一端和直流电源Vi的负端相连，P型JFET管J1的栅极与驱动支路1的端口a1相连，P型JFET管J2的栅极与驱动支路2的端口a2相连。
所述驱动支路1中，当P型JFET管J2导通时，其端口a1和端口b1之间产生正电压关断P型JFET管J1；所述驱动支路2中，当P型JFET管J1导通时，其端口a2和端口b2之间产生正电压关断P型JFET管J2。
参考图19，当实施例4采用第一种驱动支路方案时，驱动支路j包括稳压管Zaj、电阻Raj和电容Caj，驱动支路j的端口aj同时与稳压管Zaj的阴极和电阻Raj的一端相连，电阻Raj的另一端与电容Caj的一端相连，电容Caj的另一端与驱动支路j的端口cj相连，稳压管Zaj的阳极与驱动支路j的端口bj相连，j的取值范围为1至2。
参考图20，当实施例4采用第二种驱动支路方案时，驱动支路j还包括电阻Rbj和二极管Dbj，二极管Dbj的阳极与驱动支路j的端口aj相连，二极管Dbj的阴极与电阻Rbj的一端相连，电阻Rbj的另一端与电容Caj的一端相连。第二种驱动支路方案的其余结构和第一种驱动支路方案相同。与第一种驱动支路方案相比，第二种驱动支路方案中Caj的充电速度快于第一种驱动支路方案中Caj的充电速度。
参考图21，当实施例4采用第三种驱动支路方案时，驱动支路j还包括电阻Rcj和二极管Dcj，电阻Rcj的一端与驱动支路j的端口aj相连，电阻Rcj的另一端与二极管Dcj的阴极相连，二极管Dcj的阳极与电容Caj的一端相连。第三种驱动支路方案的其余结构和第一种驱动支路方案相同。与第一种驱动支路方案相比，第三种驱动支路方案中Caj的放电速度快于第一种驱动支路方案中Caj的放电速度。
参考图22，当实施例4采用第四种驱动支路方案时，驱动支路j包括稳压管Zdj、电阻Rdj和电容Cdj，驱动支路j的端口aj同时与稳压管Zdj的阴极和电阻Rdj的一端相连，电阻Rdj的另一端与电容Cdj的一端相连，电容Cdj的另一端与驱动支路j的端口dj相连，稳压管Zdj的阳极与驱动支路j的端口bj相连，j的取值范围为1至2。其功能与第一种驱动支路方案类似。
参考图23，当实施例4采用第五种驱动支路方案时，驱动支路j还包括电阻Rej和二极管Dej，二极管Dej的阳极与驱动支路j的端口aj相连，二极管Dej的阴极与电阻Rej的一端相连，电阻Rej的另一端与电容Cdj的一端相连。第五种驱动支路方案的其余结构和第四种驱动支路方案相同。与第四种驱动支路方案相比，第五种驱动支路方案中Cdj的充电速度快于第四种驱动支路方案中Cdj的充电速度。
参考图24，当实施例4采用第六种驱动支路方案时，驱动支路j还包括电阻Rfj和二极管Dfj，电阻Rfj的一端与驱动支路j的端口aj相连，电阻Rfj的另一端与二极管Dfj的阴极相连，二极管Dfj的阳极与电容Cdj的一端相连。第六种驱动支路方案的其余结构和第四种驱动支路方案相同。与第四种驱动支路方案相比，第六种驱动支路方案中Cdj的放电速度快于第四种驱动支路方案中Cdj的放电速度。
以第一种驱动支路方案为例，具体解释实施例4的工作原理。参考图17和图19，实施例4利用其内部的不一致性产生所需的振荡，可在低输入电压条件下完成启动。假设Vi上电伊始J1先于J2导通，即一开始J1导通但J2仍截止。此时，D1截止，D3导通，Vi、J1和L1构成一个回路，Vi、J1、C1、L3、D3、Co和负载构成另一个回路，L1充磁，电感电流iL1增加，C1充电，L3充磁；Za1正向导通，J1的栅源极电压vab1约为0，Ca1通过Vi、Za1、Ra1和L2进行充电，Ca1的端电压(即Ca1的一端至Ca1的另一端的电压)vCa1上升。随后，J2导通。当J2导通后，D2截止，D4导通，Vi、J2和L2构成一个回路，Vi、J2、C2、L4、D4、Co和负载构成另一个回路，L2充磁，电感电流iL2增加，C2充电，L4充磁；因Ca1的作用，Za1反向导通，vab1呈正电压，J1截止，Ca1通过Ra1、Za1和J2进行放电，vCa1下降，vab1也随之下降。当J1截止后，D1导通，D3导通，L1、D1和C1构成一个回路，L3、D3、Co、负载和D1构成另一个回路，L1放磁，电感电流iL1减小，C1反向充电，L3放磁；Za2正向导通，J2的栅源极电压vab2约为0，Ca2通过Vi、Za2、Ra2和L1进行充电，Ca2的端电压(即Ca2的一端至Ca2的另一端的电压)vCa2上升。随后，当vab1下降至不足以关断J1时，J1再次导通。当J1导通后，因Ca2的作用，Za2反向导通，vab2呈正电压，J2截止，Ca2通过Ra2、Za2和J1进行放电，vCa2下降，vab2也随之下降。当J2截止后，D2导通，D4导通，L2、D2和C2构成一个回路，L4、D4、Co、负载和D2构成另一个回路，L2放磁，电感电流iL2减小，C2反向充电，L4放磁；Za1正向导通，vab1约为0，Ca1通过Vi、Za1、Ra1和L2进行充电，Ca1的端电压(即Ca1的一端至Ca1的另一端的电压)vCa1上升。随后，当vab2的绝对值下降至不足以关断J2时，J2再次导通。周而复始，完成启动。
当实施例4处于稳态时，连续导通模式的工作状态可分为以下2个阶段。(1)J1导通，D1截止，D3导通，L1和L3充磁，电感电流iL1增加；J2截止，D2导通，D4导通，L2和L4放磁，电感电流iL2减小；Za1正向导通，Ca1通过Za1和Ra1充电，J1的栅源极电压vab1约为零；Za2反向导通，Ca2通过Ra2和Za2放电，J2的栅源极电压vab2为正。(2)J1截止，D1导通，D3导通，L1和L3放磁，电感电流iL1减小；J2导通，D2截止，D4导通，L2和L4充磁，电感电流iL2增加；Za1反向导通，Ca1通过Ra1和Za1放电，J1的栅源极电压vab1为正；Za2正向导通，Ca2通过Za2和Ra2充电，J2的栅源极电压vab2约为零。
图29是本发明实施例4采用第一种驱动支路方案时的仿真波形图，由图29可知实施例4采用第一种驱动支路方案时的工作状态，与实施例3采用第一种驱动支路方案时的工作状态相似，J1和J2交错导通和截止，但是输出电压Vo>0。
图30是本发明实施4采用第四种驱动支路方案时的仿真波形图，由图30可知实施例4采用第四种驱动支路方案时的工作状态，J1和J2交错导通和截止，输出电压Vo>0。
实施例5
一种双通道JFET型自激式交错并联DC-DC变换器，它的具体形式是一种JFET型自激式交错并联Buck变换器，包括电感L1、电感L2、P型JFET管J1、P型JFET管J2、二极管D1、二极管D2、电容Co、驱动支路1和驱动支路2，驱动支路j具有端口aj、端口bj和端口cj，j的取值范围为1至2，直流电源Vi的正端同时与P型JFET管J1的源极、P型JFET管J2的源极、驱动支路1的端口b1和驱动支路2的端口b2相连，P型JFET管J1的漏极同时与驱动支路2的端口c2、二极管D1的阴极和电感L1的一端相连，P型JFET管J2的漏极同时与驱动支路1的端口c1、二极管D2的阴极和电感L2的一端相连，电感L1的另一端同时与电感L2的另一端、电容Co的一端和负载的一端相连，电容Co的另一端同时与负载的另一端、二极管D1的阳极、二极管D2的阳极和直流电源Vi的负端相连，P型JFET管J1的栅极与驱动支路1的端口a1相连，P型JFET管J2的栅极与驱动支路2的端口a2相连。
所述驱动支路1中，当P型JFET管J2导通时，其端口a1和端口b1之间产生正电压关断P型JFET管J1；所述驱动支路2中，当P型JFET管J1导通时，其端口a2和端口b2之间产生正电压关断P型JFET管J2。
参考图19，当实施例5采用第一种驱动支路方案时，驱动支路j包括稳压管Zaj、电阻Raj和电容Caj，驱动支路j的端口aj同时与稳压管Zaj的阴极和电阻Raj的一端相连，电阻Raj的另一端与电容Caj的一端相连，电容Caj的另一端与驱动支路j的端口cj相连，稳压管Zaj的阳极与驱动支路j的端口bj相连，j的取值范围为1至2。
参考图20，当实施例5采用第二种驱动支路方案时，驱动支路j还包括电阻Rbj和二极管Dbj，二极管Dbj的阳极与驱动支路j的端口aj相连，二极管Dbj的阴极与电阻Rbj的一端相连，电阻Rbj的另一端与电容Caj的一端相连。第二种驱动支路方案的其余结构和第一种驱动支路方案相同。与第一种驱动支路方案相比，第二种驱动支路方案中Caj的充电速度快于第一种驱动支路方案中Caj的充电速度。
参考图21，当实施例5采用第三种驱动支路方案时，驱动支路j还包括电阻Rcj和二极管Dcj，电阻Rcj的一端与驱动支路j的端口aj相连，电阻Rcj的另一端与二极管Dcj的阴极相连，二极管Dcj的阳极与电容Caj的一端相连。第三种驱动支路方案的其余结构和第一种驱动支路方案相同。与第一种驱动支路方案相比，第三种驱动支路方案中Caj的放电速度快于第一种驱动支路方案中Caj的放电速度。
参考图25，当实施例5采用第四种驱动支路方案时，驱动支路j包括稳压管Zdj、电阻Rdj、电容Cdj和电感Ldj，驱动支路j的端口aj同时与稳压管Zdj的阴极和电阻Rdj的一端相连，电阻Rdj的另一端与电容Cdj的一端相连，电容Cdj的另一端与电感Ldj的一端相连，电感Ldj的另一端与驱动支路j的端口cj相连，稳压管Zdj的阳极与驱动支路j的端口bj相连，j的取值范围为1至2，电感Ldj与电感Lj存在耦合关系，电感Lj的一端与电感Ldj的一端是同名端关系。因耦合电感的存在，第四种驱动支路方案可令实施例5在更低的输入电压环境下工作。
参考图26，当实施例5采用第五种驱动支路方案时，驱动支路j还包括电阻Rej和二极管Dej，二极管Dej的阳极与驱动支路j的端口aj相连，二极管Dej的阴极与电阻Rej的一端相连，电阻Rej的另一端与电容Cdj的一端相连，j的取值范围为1至2。第五种驱动支路方案的其余结构和第四种驱动支路方案相同。与第四种驱动支路方案相比，第五种驱动支路方案中Cdj的充电速度快于第四种驱动支路方案中Cdj的充电速度。
参考图27，当实施例5采用第六种驱动支路方案时，驱动支路j还包括电阻Rfj和二极管Dfj，电阻Rfj的一端与驱动支路j的端口aj相连，电阻Rfj的另一端与二极管Dfj的阴极相连，二极管Dfj的阳极与电容Cdj的一端相连，j的取值范围为1至2。第六种驱动支路方案的其余结构和第四种驱动支路方案相同。与第四种驱动支路方案相比，第六种驱动支路方案中Cdj的放电速度快于第四种驱动支路方案中Cdj的放电速度。
以第一种驱动支路方案为例，具体解释实施例5的工作原理。参考图18和图19，实施例5利用其内部的不一致性产生所需的振荡，可在低输入电压条件下完成启动。假设Vi上电伊始J1先于J2导通，即一开始J1导通但J2仍截止。此时，D1截止，Vi、J1、L1、Co和负载构成回路，L1充磁，电感电流iL1增加，输出电压Vo上升；Za1正向导通，J1的栅源极电压vab1约为0，Ca1通过Vi、Za1、Ra1、L2、Co和负载进行充电，Ca1的端电压(即Ca1的一端至Ca1的另一端的电压)vCa1上升。随后，J2导通。当J2导通后，Vi、J2、L2、Co和负载构成回路，L2充磁，电感电流iL2增加，Vo进一步上升；因Ca1的作用，Za1反向导通，vab1呈正电压，J1截止，Ca1通过Ra1、Za1和J2进行放电，vCa1下降，vab1也随之下降。当J1截止后，D1导通，L1、Co、负载和D1构成回路，L1放磁，电感电流iL1减小；Za2正向导通，J2的栅源极电压vab2约为0，Ca2通过Vi、Za2、Ra2、L1、Co和负载进行充电，Ca2的端电压(即Ca2的一端至Ca2的另一端的电压)vCa2上升。随后，当vab1下降至不足以关断J1时，J1再次导通。当J1导通后，因Ca2的作用，Za2反向导通，vab2呈正电压，J2截止，Ca2通过Ra2、Za2和J1进行放电，vCa2下降，vab2也随之下降。当J2截止后，D2导通，L2、Co、负载和D2构成回路，L2放磁，电感电流iL2减小；Za1正向导通，vab1约为0，Ca1通过Vi、Za1、Ra1、L2、Co和负载进行充电，Ca1的端电压(即Ca1的一端至Ca1的另一端的电压)vCa1上升。随后，当vab2的绝对值下降至不足以关断J2时，J2再次导通。周而复始，完成启动。
当实施例5处于稳态时，连续导通模式的工作状态可分为以下2个阶段。(1)J1导通，D1截止，L1充磁，电感电流iL1增加；J2截止，D2导通，L2放磁，电感电流iL2减小；Za1正向导通，Ca1通过Za1和Ra1充电，J1的栅源极电压vab1约为零；Za2反向导通，Ca2通过Ra2和Za2放电，J2的栅源极电压vab2为正。(2)J1截止，D1导通，L1放磁，电感电流iL1减小；J2导通，D2截止，L2充磁，电感电流iL2增加；Za1反向导通，Ca1通过Ra1和Za1放电，J1的栅源极电压vab1为正；Za2正向导通，Ca2通过Za2和Ra2充电，J2的栅源极电压vab2约为零。
图31是本发明实施例5采用第一种驱动支路方案时的仿真波形图，由图31可知实施例5采用第一种驱动支路方案时的工作状态，与实施例3采用第一种驱动支路方案时的工作状态相似，J1和J2交错导通和截止，但是输出电压Vo<Vi。
图32是本发明实施例5采用第四种驱动支路方案时的仿真波形图，由图32可知实施例5采用第四种驱动支路方案时的工作状态，J1和J2交错导通和截止，输出电压Vo<Vi。
本说明书实施例所述的内容仅仅是对发明构思的实现形式的列举，本发明的保护范围的不应当被视为仅限于实施例所陈述的具体形式，本发明的保护范围也及于本领域技术人员根据本发明构思所能够想到的等同技术手段。

Claims (10)

1.一种双通道JFET型自激式交错并联DC-DC变换器，其特征在于：所述双通道JFET型自激式交错并联DC-DC变换器的具体形式是一种JFET型自激式交错并联Boost变换器，包括电感L1、电感L2、N型JFET管J1、N型JFET管J2、二极管D1、二极管D2、电容Co、驱动支路1和驱动支路2，驱动支路j具有端口aj、端口bj和端口cj，j的取值范围为1至2，直流电源Vi的正端同时与电感L1的一端和电感L2的一端相连，电感L1的另一端同时与N型JFET管J1的漏极、驱动支路2的端口c2和二极管D1的阳极相连，二极管D1的阴极同时与二极管D2的阴极、电容Co的一端和负载的一端相连，电容Co的另一端同时与负载的另一端、驱动支路1的端口b1、驱动支路2的端口b2、N型JFET管J1的源极、N型JFET管J2的源极和直流电源Vi的负端相连，电感L2的另一端同时与N型JFET管J2的漏极、驱动支路1的端口c1和二极管D2的阳极相连，N型JFET管J1的栅极与驱动支路1的端口a1相连，N型JFET管J2的栅极与驱动支路2的端口a2相连；
所述驱动支路1中，当N型JFET管J2导通时，其端口a1产生负电压关断N型JFET管J1；所述驱动支路2中，当N型JFET管J1导通时，其端口a2产生负电压关断N型JFET管J2。
2.如权利要求1所述的双通道JFET型自激式交错并联DC-DC变换器，其特征在于：所述驱动支路j包括稳压管Zaj、电阻Raj和电容Caj，驱动支路j的端口aj同时与稳压管Zaj的阳极和电阻Raj的一端相连，电阻Raj的另一端与电容Caj的一端相连，电容Caj的另一端与驱动支路j的端口cj相连，稳压管Zaj的阴极与驱动支路j的端口bj相连，j的取值范围为1至2；
或者，所述驱动支路j包括稳压管Zdj、电阻Rdj、电容Cdj和电感Ldj，驱动支路j的端口aj同时与稳压管Zdj的阳极和电阻Rdj的一端相连，电阻Rdj的另一端与电容Cdj的一端相连，电容Cdj的另一端与电感Ldj的一端相连，电感Ldj的另一端与驱动支路j的端口cj相连，稳压管Zdj的阴极与驱动支路j的端口bj相连，j的取值范围为1至2，电感Ldj与电感Lj存在耦合关系，电感Lj的一端与电感Ldj的一端是同名端关系。
3.一种双通道JFET型自激式交错并联DC-DC变换器，其特征在于：所述双通道JFET型自激式交错并联DC-DC变换器的具体形式是一种JFET型自激式交错并联Cuk变换器，包括电感L1、电感L2、N型JFET管J1、N型JFET管J2、电容C1、电容C2、二极管D1、二极管D2、电感L3、电感L4、二极管D3、二极管D4、电容Co、驱动支路1和驱动支路2，驱动支路j具有端口aj、端口bj、端口cj和端口dj，j的取值范围为1至2，直流电源Vi的正端同时与电感L1的一端和电感L2的一端相连，电感L1的另一端同时与N型JFET管J1的漏极、驱动支路2的端口c2和电容C1的一端相连，电容C1的另一端同时与驱动支路2的端口d2、二极管D1的阳极和电感L3的一端相连，电感L3的另一端与二极管D3的阴极相连，二极管D3的阳极同时与二极管D4的阳极、电容Co的一端和负载的一端相连，电容Co的另一端同时与负载的另一端、二极管D1的阴极、二极管D2的阴极、驱动支路1的端口b1、驱动支路2的端口b2、N型JFET管J1的源极、N型JFET管J2的源极和直流电源Vi的负端相连，电感L2的另一端同时与N型JFET管J2的漏极、驱动支路1的端口c1和电容C2的一端相连，电容C2的另一端同时与驱动支路1的端口d1、二极管D2的阳极和电感L4的一端相连，电感L4的另一端与二极管D4的阴极相连，N型JFET管J1的栅极与驱动支路1的端口a1相连，N型JFET管J2的栅极与驱动支路2的端口a2相连；
所述驱动支路1中，当N型JFET管J2导通时，其端口a1产生负电压关断N型JFET管J1；所述驱动支路2中，当N型JFET管J1导通时，其端口a2产生负电压关断N型JFET管J2。
4.如权利要求3所述的双通道JFET型自激式交错并联DC-DC变换器，其特征在于：所述驱动支路j包括稳压管Zaj、电阻Raj和电容Caj，驱动支路j的端口aj同时与稳压管Zaj的阳极和电阻Raj的一端相连，电阻Raj的另一端与电容Caj的一端相连，电容Caj的另一端与驱动支路j的端口cj相连，稳压管Zaj的阴极与驱动支路j的端口bj相连，j的取值范围为1至2；
或者，所述驱动支路j包括稳压管Zdj、电阻Rdj和电容Cdj，驱动支路j的端口aj同时与稳压管Zdj的阳极和电阻Rdj的一端相连，电阻Rdj的另一端与电容Cdj的一端相连，电容Cdj的另一端与驱动支路j的端口dj相连，稳压管Zdj的阴极与驱动支路j的端口bj相连，j的取值范围为1至2。
5.一种双通道JFET型自激式交错并联DC-DC变换器，其特征在于：所述双通道JFET型自激式交错并联DC-DC变换器的具体形式是一种JFET型自激式交错并联Buck-Boost变换器，包括电感L1、电感L2、P型JFET管J1、P型JFET管J2、二极管D1、二极管D2、电容Co、驱动支路1和驱动支路2，驱动支路j具有端口aj、端口bj和端口cj，j的取值范围为1至2，直流电源Vi的正端同时与P型JFET管J1的源极、P型JFET管J2的源极、驱动支路1的端口b1和驱动支路2的端口b2相连，P型JFET管J1的漏极同时与驱动支路2的端口c2、二极管D1的阴极和电感L1的一端相连，P型JFET管J2的漏极同时与驱动支路1的端口c1、二极管D2的阴极和电感L2的一端相连，二极管D1的阳极同时与二极管D2的阳极、电容Co的一端和负载的一端相连，电容Co的另一端同时与负载的另一端、电感L1的另一端、电感L2的另一端和直流电源Vi的负端相连，P型JFET管J1的栅极与驱动支路1的端口a1相连，P型JFET管J2的栅极与驱动支路2的端口a2相连；
所述驱动支路1中，当P型JFET管J2导通时，其端口a1和端口b1之间产生正电压关断P型JFET管J1；所述驱动支路2中，当P型JFET管J1导通时，其端口a2和端口b2之间产生正电压关断P型JFET管J2。
6.如权利要求5所述的双通道JFET型自激式交错并联DC-DC变换器，其特征在于：所述驱动支路j包括稳压管Zaj、电阻Raj和电容Caj，驱动支路j的端口aj同时与稳压管Zaj的阴极和电阻Raj的一端相连，电阻Raj的另一端与电容Caj的一端相连，电容Caj的另一端与驱动支路j的端口cj相连，稳压管Zaj的阳极与驱动支路j的端口bj相连，j的取值范围为1至2；
进一步，或者，所述驱动支路j还包括电阻Rbj和二极管Dbj，二极管Dbj的阳极与驱动支路j的端口aj相连，二极管Dbj的阴极与电阻Rbj的一端相连，电阻Rbj的另一端与电容Caj的一端相连；
进一步，或者，所述驱动支路j还包括电阻Rcj和二极管Dcj，电阻Rcj的一端与驱动支路j的端口aj相连，电阻Rcj的另一端与二极管Dcj的阴极相连，二极管Dcj的阳极与电容Caj的一端相连。
7.一种双通道JFET型自激式交错并联DC-DC变换器，其特征在于：所述双通道JFET型自激式交错并联DC-DC变换器的具体形式是一种JFET型自激式交错并联Zeta变换器，包括电感L1、电感L2、P型JFET管J1、P型JFET管J2、电容C1、电容C2、二极管D1、二极管D2、电感L3、电感L4、二极管D3、二极管D4、电容Co、驱动支路1和驱动支路2，驱动支路j具有端口aj、端口bj、端口cj和端口dj，j的取值范围为1至2，直流电源Vi的正端同时与P型JFET管J1的源极、P型JFET管J2的源极、驱动支路1的端口b1和驱动支路2的端口b2相连，P型JFET管J1的漏极同时与驱动支路2的端口c2、电感L1的一端和电容C1的一端相连，电容C1的另一端同时与驱动支路2的端口d2、二极管D1的阴极和电感L3的一端相连，电感L3的另一端与二极管D3的阳极相连，P型JFET管J2的漏极同时与驱动支路1的端口c1、电感L2的一端和电容C2的一端相连，电容C2的另一端同时与驱动支路1的端口d1、二极管D2的阴极和电感L4的一端相连，电感L4的另一端与二极管D4的阳极相连，二极管D3的阴极同时与二极管D4的阴极、电容Co的一端和负载的一端相连，电容Co的另一端同时与负载的另一端、二极管D1的阳极、二极管D2的阳极、电感L1的另一端、电感L2的另一端和直流电源Vi的负端相连，P型JFET管J1的栅极与驱动支路1的端口a1相连，P型JFET管J2的栅极与驱动支路2的端口a2相连；
所述驱动支路1中，当P型JFET管J2导通时，其端口a1和端口b1之间产生正电压关断P型JFET管J1；所述驱动支路2中，当P型JFET管J1导通时，其端口a2和端口b2之间产生正电压关断P型JFET管J2。
8.如权利要求7所述的双通道JFET型自激式交错并联DC-DC变换器，其特征在于：所述驱动支路j包括稳压管Zaj、电阻Raj和电容Caj，驱动支路j的端口aj同时与稳压管Zaj的阴极和电阻Raj的一端相连，电阻Raj的另一端与电容Caj的一端相连，电容Caj的另一端与驱动支路j的端口cj相连，稳压管Zaj的阳极与驱动支路j的端口bj相连，j的取值范围为1至2；
或者，所述驱动支路j包括稳压管Zdj、电阻Rdj和电容Cdj，驱动支路j的端口aj同时与稳压管Zdj的阴极和电阻Rdj的一端相连，电阻Rdj的另一端与电容Cdj的一端相连，电容Cdj的另一端与驱动支路j的端口dj相连，稳压管Zdj的阳极与驱动支路j的端口bj相连，j的取值范围为1至2。
9.一种双通道JFET型自激式交错并联DC-DC变换器，其特征在于：所述双通道JFET型自激式交错并联DC-DC变换器的具体形式是一种JFET型自激式交错并联Buck变换器，包括电感L1、电感L2、P型JFET管J1、P型JFET管J2、二极管D1、二极管D2、电容Co、驱动支路1和驱动支路2，驱动支路j具有端口aj、端口bj和端口cj，j的取值范围为1至2，直流电源Vi的正端同时与P型JFET管J1的源极、P型JFET管J2的源极、驱动支路1的端口b1和驱动支路2的端口b2相连，P型JFET管J1的漏极同时与驱动支路2的端口c2、二极管D1的阴极和电感L1的一端相连，P型JFET管J2的漏极同时与驱动支路1的端口c1、二极管D2的阴极和电感L2的一端相连，电感L1的另一端同时与电感L2的另一端、电容Co的一端和负载的一端相连，电容Co的另一端同时与负载的另一端、二极管D1的阳极、二极管D2的阳极和直流电源Vi的负端相连，P型JFET管J1的栅极与驱动支路1的端口a1相连，P型JFET管J2的栅极与驱动支路2的端口a2相连；
所述驱动支路1中，当P型JFET管J2导通时，其端口a1和端口b1之间产生正电压关断P型JFET管J1；所述驱动支路2中，当P型JFET管J1导通时，其端口a2和端口b2之间产生正电压关断P型JFET管J2。
10.如权利要求9所述的双通道JFET型自激式交错并联DC-DC变换器，其特征在于：所述驱动支路j包括稳压管Zaj、电阻Raj和电容Caj，驱动支路j的端口aj同时与稳压管Zaj的阴极和电阻Raj的一端相连，电阻Raj的另一端与电容Caj的一端相连，电容Caj的另一端与驱动支路j的端口cj相连，稳压管Zaj的阳极与驱动支路j的端口bj相连，j的取值范围为1至2；
或者，所述驱动支路j包括稳压管Zdj、电阻Rdj、电容Cdj和电感Ldj，驱动支路j的端口aj同时与稳压管Zdj的阴极和电阻Rdj的一端相连，电阻Rdj的另一端与电容Cdj的一端相连，电容Cdj的另一端与电感Ldj的一端相连，电感Ldj的另一端与驱动支路j的端口cj相连，稳压管Zdj的阳极与驱动支路j的端口bj相连，j的取值范围为1至2，电感Ldj与电感Lj存在耦合关系，电感Lj的一端与电感Ldj的一端是同名端关系。
CN201910382241.XA 2018-07-27 2019-05-09 双通道jfet型自激式交错并联dc-dc变换器 Active CN110112914B (zh)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
CN2018108393647 2018-07-27
CN2018108388719 2018-07-27
CN201810839676.8A CN109004831A (zh) 2018-07-27 2018-07-27 JFET型自激式交错并联Buck-Boost变换器
CN201810839658X 2018-07-27
CN201810838871.9A CN108736723A (zh) 2018-07-27 2018-07-27 JFET型自激式交错并联Boost变换器
CN201810839658.XA CN108736724A (zh) 2018-07-27 2018-07-27 JFET型自激式交错并联Buck变换器
CN2018108388920 2018-07-27
CN201810839364.7A CN108768180A (zh) 2018-07-27 2018-07-27 JFET型自激式交错并联Zeta变换器
CN2018108396768 2018-07-27
CN201810838892.0A CN108736705A (zh) 2018-07-27 2018-07-27 JFET型自激式交错并联Cuk变换器

Publications (2)

Publication Number Publication Date
CN110112914A CN110112914A (zh) 2019-08-09
CN110112914B true CN110112914B (zh) 2024-04-30

Family

ID=67488933

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910382241.XA Active CN110112914B (zh) 2018-07-27 2019-05-09 双通道jfet型自激式交错并联dc-dc变换器

Country Status (1)

Country Link
CN (1) CN110112914B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012171227A1 (zh) * 2011-06-11 2012-12-20 深圳市华星光电技术有限公司 自激式同步整流升压变换器
CN103683984A (zh) * 2013-12-19 2014-03-26 陕西科技大学 一种高轻载效率的数字开关电源
CN107395010A (zh) * 2017-06-20 2017-11-24 天津大学 用于储能系统交错并联开关电容型宽增益双向直流变换器
CN210111855U (zh) * 2018-07-27 2020-02-21 浙江工业大学 双通道jfet型自激式交错并联dc-dc变换器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3015805B1 (fr) * 2013-12-20 2017-03-10 Gen Electric Hacheur elevateur entrelace a commutation douce

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012171227A1 (zh) * 2011-06-11 2012-12-20 深圳市华星光电技术有限公司 自激式同步整流升压变换器
CN103683984A (zh) * 2013-12-19 2014-03-26 陕西科技大学 一种高轻载效率的数字开关电源
CN107395010A (zh) * 2017-06-20 2017-11-24 天津大学 用于储能系统交错并联开关电容型宽增益双向直流变换器
CN210111855U (zh) * 2018-07-27 2020-02-21 浙江工业大学 双通道jfet型自激式交错并联dc-dc变换器

Also Published As

Publication number Publication date
CN110112914A (zh) 2019-08-09

Similar Documents

Publication Publication Date Title
Ye et al. Design and implementation of a low-cost and compact floating gate drive power circuit for GaN-based flying capacitor multi-level converters
CN101771353B (zh) 一种适用于开关电源的辅助源电路
KR102004771B1 (ko) 전원 공급 장치
CN109217670A (zh) 一种新能源系统及其z源dc-dc变换器
CN109347311A (zh) 一种双管正激同步整流电路的自驱驱动电路
CN103066841B (zh) 一种基于电荷泵电容的倍压型直流变换器
CN115498874A (zh) 一种基于耦合电感的叠加型变换器及其控制方法
CN117375593A (zh) 一种耗尽型功率半导体器件的直驱电路
CN201656780U (zh) 一种适用于开关电源的辅助源电路
CN102403895A (zh) 基于MOSFET的自激式Sepic变换器
CN102820780B (zh) 主开关管驱动损耗小的BJT型自激式Zeta变换器
CN210111855U (zh) 双通道jfet型自激式交错并联dc-dc变换器
CN110112914B (zh) 双通道jfet型自激式交错并联dc-dc变换器
TW201429138A (zh) 具有電荷泵的切換式電源供應器
TW201332272A (zh) 高昇壓直流－直流轉換器及其方法
CN112187045B (zh) 一种无负向电流的buck变换器自举驱动电路
CN102403896A (zh) 基于MOSFET的自激式Boost变换器
CN113285596B (zh) 一种升降压直流变换器及其控制方法
CN115642800A (zh) 一种非隔离高电压增益单开关dc-dc变换器及其控制方法
CN108880238B (zh) JFET型自激式交错并联Sepic变换器
CN109713896B (zh) 具有反比平方特性的高增益boost变换器及其控制方法
CN103997212B (zh) 输入自适应的自激式Sepic变换器
CN102510216A (zh) 基于MOSFET的自激式Cuk变换器
CN102723866B (zh) 主开关管驱动损耗小的BJT型自激式Cuk变换器
TWI477047B (zh) High boost power conversion device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant