CN110083562B - 用于单端串行链路的参考噪声补偿的系统和方法 - Google Patents

用于单端串行链路的参考噪声补偿的系统和方法 Download PDF

Info

Publication number
CN110083562B
CN110083562B CN201910068766.6A CN201910068766A CN110083562B CN 110083562 B CN110083562 B CN 110083562B CN 201910068766 A CN201910068766 A CN 201910068766A CN 110083562 B CN110083562 B CN 110083562B
Authority
CN
China
Prior art keywords
signal
noise
ended
ended signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910068766.6A
Other languages
English (en)
Other versions
CN110083562A (zh
Inventor
N·内多维奇
B·M·齐默
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nvidia Corp
Original Assignee
Nvidia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nvidia Corp filed Critical Nvidia Corp
Publication of CN110083562A publication Critical patent/CN110083562A/zh
Application granted granted Critical
Publication of CN110083562B publication Critical patent/CN110083562B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4086—Bus impedance matching, e.g. termination
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0048—Allocation of pilot signals, i.e. of signals known to the receiver

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明公开了用于单端串行链路的参考噪声补偿的系统和方法。单端信号传输系统恢复与数据输入信号相关联的噪声信号，并使用恢复的噪声信号来补偿数据输入信号上的噪声。可以从噪声参考信号线或时钟信号线或与DC平衡数据输入信号相关联的数据信号线恢复噪声信号。恢复的噪声信号可以表示为模拟信号或数字信号。可以处理恢复的噪声信号以补偿与一个或更多个不同输入缓冲器相关联的DC偏移和非线性。在一个实施例中，恢复的噪声信号包括大致低于基频的频率内容，用于通过数据输入信号的数据传输。

Description

用于单端串行链路的参考噪声补偿的系统和方法
技术领域
本发明涉及高速数据链路，并且更具体地，涉及用于单端串行链路的参考噪声补偿的系统和方法。
背景技术
在现代数据处理系统中，高速数据链路提供中央处理单元(CPU)、图形处理单元(GPU)、存储器模块、外围设备接口、网络接口和其他系统组件之间的数据通信路径。高速数据链路可以将宽的并行数据路径串行化为较少数量的串行链路。高速数据链路通常实现差分信令，其将一个数据信号的逻辑状态编码为一对物理信号之间的电压差。高速数据链路可以包括任意数量的数据信号，每个数据信号具有两个物理信号以形成差分对。虽然差分信号高度容忍噪声，但是对于每个数据信号，沿发射器到接收器的整个路径需要两个物理信号(导线、引脚、凸点等)，从而限制了面积和功率效率。
单端信令在单个物理信号上编码一个数据信号，其包括隐式参考，例如本地接地参考。发射器电路可以发射参考本地发射器接地的物理信号，而接收器电路可以接收物理信号作为以本地接收器接地为参考点的电压信号。在接收器处，电压信号可以包括本地发射器接地和本地接收器接地之间的相对噪声，以及耦合到传输中的物理信号的噪声。在相关的高速下，这种噪声会严重损害高速单端信令的许多有用应用的信号完整性。需要解决与现有技术相关的这些问题和/或其他问题。
发明内容
在一个实施例中，发射器电路被配置为在第一信道上发送单端DC平衡信号。此外，接收器电路被配置为在第一信道上接收与参考噪声组合的单端DC平衡信号，对与参考噪声组合的单端DC平衡信号进行采样以提取参考噪声，并且将参考噪声和与参考噪声组合的单端DC平衡信号进行组合，以恢复单端DC平衡信号。
在另一实施例中，发射器电路被配置为在第一信道上发送参考信号，且在第二信道上发送单端信号。此外，接收器电路被配置为在第一信道上接收与第一噪声组合的参考信号，在第二信道上接收与第二噪声组合的单端信号，对与第一噪声组合的参考信号进行采样以确定第一噪声，并将第一噪声和与第二噪声组合的单端信号进行组合，以恢复单端信号。
公开了一种用于单端信号传输的电路和系统。单端信号传输系统包括发射器电路的至少一个实例和接收器电路的至少一个实例。该系统可以包括处理单元，例如图形处理单元(GPU)。
附图说明
图1A示出了根据一个实施例的被配置为提供参考转发的发射器电路和接收器电路；
图1B是根据一个实施例的用于将数据作为单端信号进行传输的方法的流程图；
图1C示出了根据一个实施例的发射器电路和接收器电路，其被配置为提供具有反馈校正的参考转发；
图1D示出了根据一个实施例的发射器电路和接收器电路，其被配置为提供对嵌入在DC平衡信号中的参考噪声的补偿；
图1E示出了根据一个实施例的包括具有单独通道偏移控制的数字参考噪声补偿回路的发射器电路和接收器电路；
图1F示出了根据一个实施例的数字参考噪声补偿信号发生器电路；
图1G是根据一个实施例的用于将数据作为单端信号进行传输的方法的流程图；
图2示出了根据一个实施例的示例性参考转发电路；
图3A示出了根据一个实施例的具有参考转发和不具有参考转发的接收器输出信号；
图3B示出了根据一个实施例的具有参考转发和不具有参考转发的接收器输出眼图；
图4A示出了根据一个实施例的具有和不具有使用参考通道的数字控制回路补偿的接收器输出信号；
图4B示出了根据一个实施例的具有和不具有使用参考通道的数字控制回路补偿的接收器输出眼图；
图5A示出了根据一个实施例的包括集成电路和飞越(fly-over)互连的系统；
图5B示出了根据一个实施例的集成电路和飞越互连的横截面；
图5C示出了根据一个实施例的包括多芯片模块的系统，该多芯片模块具有内插器互连，该内插器互连被配置为将第一集成电路耦合到第二集成电路；
图5D示出了根据一个实施例的多芯片模块和内插器互连的横截面；
图5E示出了根据一个实施例的印刷电路板(PCB)，其包括第一集成电路，该第一集成电路被配置为通过一组PCB迹线与第二集成电路通信；以及
图6示出了可以实现各种先前实施例的各种架构和/或功能的示例性系统。
具体实施方式
本公开的实施例包括接收器电路，该接收器电路被配置为补偿引入沿着信道传输到接收器电路的单端信号中的噪声。信道可以由从发射器电路到接收器电路的导电路径提供。单端信号从发射器电路传输到接收器电路。在实际设置中，噪声信号被引入单端信号中，导致单端信号变得有噪声。在各种实施例中，从有噪声的单端信号中提取引入的噪声信号以生成补偿信号(例如，接地噪声补偿)，并且补偿信号用于从有噪声的单端信号中去除(例如，通过减法)噪声，以恢复(即，重复)最初传输的单端信号。
在一个实施例中，通过专用信道以及数据总线中的一个或更多个数据通道传输单独的参考信号。在这样的配置中，引入数据总线的通道中的噪声信号和参考信号可以本质上相同，使得单独的参考信号中的噪声信号代表数据总线的每个通道中的噪声。可以从参考信号中提取噪声信号，用于生成补偿信号以去除数据总线信号中的噪声。在一个实施例中，参考信号是固定电压信号。在另一个实施例中，参考信号是时钟信号。在又一个实施例中，DC平衡信号中的不平衡提供补偿信号。在这样的实施例中，不需要传输单独的参考信号。DC平衡信号随时间传输相等数量的逻辑高值和逻辑低值(即，1和0)，使得平均信号电平在逻辑高和逻辑低之间的中间。例如，具有50/50占空比的时钟信号是DC平衡信号。
公开了几个不同的实施例，用于对传输的参考信号和/或DC平衡信号进行采样以生成补偿信号(或多个信号)。给定的补偿信号可以与数据总线的数据信号组合以去除噪声并将数据信号恢复到更好地代表最初传输的信号。与现有技术解决方案相比，各个实施例有利地允许单端信号从发射器电路传输到接收器电路的更大距离(或为降低功率而减小振幅)，而不会引起误码率损失。
在某些场景中，噪声信号的频率范围低于一个或更多数据信号的时钟频率。例如，数据信号可以具有超过10GHz的时钟频率，而噪声信号可以包括主要远低于1GHz的能量。由于这样的给定噪声信号导致接收器电路处的输入信号具有跟踪噪声信号的潜在大的叠加包络。因此，噪声信号会严重降低数据信号的信号完整性。
在以下描述的上下文中，术语信号不限于通过物理互连(例如印刷电路板上的导线或迹线(trace)、多芯片衬底)或在集成电路内部传输的物理信号或波形。在一个实施例中，信号可以嵌入或编码有在物理互连上传输的时钟信号或数据信号。例如，补偿信号可以是电压信号或电压信号的数字表示。
图1A示出了根据一个实施例的配置为提供参考转发的发射器电路110和接收器电路130。如图所示，单端信号传输系统100包括通过一组互连120耦合到接收器电路130的发射器电路110。每个互连120可以包括键合焊盘、键合凸点、导线(例如，印刷电路板迹线)以及用于将信号从发射器电路110电传送到接收器电路130的任何其他技术上可行的元件。
如图所示，输入数据信号Din0、Din1、Din2和Din3(四通道数据总线)从发射器电路110传输到接收器电路130，其生成相应的输出数据信号Dout0、Dout1、Dout2和Dout3。发射器电路110包括一个或更多个输出缓冲器112，其被配置为相对于发射器参考信号118驱动输出信号电压。给定的输出缓冲器112接收数据输入信号(例如，Din0、Din1、Din2和Din3)并以传输的数据信号的形式驱动数据输入信号的逻辑状态。每个传输的数据信号通过相关的互连120传输到输入缓冲器132。输入缓冲器132重建数据输入信号以生成数据输出信号(例如，Dout0、Dout1、Dout2和Dout3)。图1A中示出的参考转发方法需要N+1个互连120用于N个数据通道。
发射器参考信号118由参考电路116生成。在简单实现中，发射器参考信号118是本地发射器接地节点或本地AC接地节点。输出缓冲器114将发射器参考信号118传输到接收器电路130内的输入缓冲器136。输入缓冲器136接收参考信号118，其和与将参考信号118传输到输入缓冲器136相关联的第一噪声(参考噪声)相组合。接收器电路130对与第一噪声组合的参考信号118进行采样，作为输入缓冲器136的输出，以确定第一噪声。基于对与第一噪声组合的参考信号118进行采样，接收器电路130生成补偿信号134，其可以跟踪发射器参考信号118以及在发射器参考信号118上引入的第一噪声。在一个实施例中，补偿信号134是模拟电压信号。因为引入的噪声对于传输的数据信号和传输的参考信号中的每一个通常都是均匀的，所以补偿信号134可以用于从到达接收器电路130的传输的数据信号中去除(例如，通过减去电压)引入的噪声(第二噪声)。即，接收器电路130将第一噪声和单端数据信号相组合以恢复单端数据信号，单端数据信号本身与第二噪声组合。任何技术上可行的电路可用于实现单端信号传输系统100的各种电路元件。
虽然引入的噪声通常是均匀的，但严格地说，给定输入缓冲器136处的噪声对于输入缓冲器136是唯一的。因此，由输出缓冲器114传输的噪声信号表示第一噪声信号，而被每个不同的输出缓冲器112传输的噪声表示相应不同的噪声信号(第二噪声)。虽然噪声信号不是严格等效的，但是第一噪声信号和每个不同的噪声信号本质上相关并且足够相似以用作彼此的表示。此外，第一噪声的表示可以是模拟信号(例如电压)、差分模拟信号或数字信号(例如，数字编码)的形式。
图1B是根据一个实施例的用于将数据作为单端信号进行传输的方法101的流程图。尽管结合图1A、5A-5D和6的系统描述了方法101，但是实现方法101的任何系统都在本发明的实施例的范围和精神内。在一个实施例中，方法101由发射器电路实现，例如图1A的发射器电路110。数据可以由接收器电路接收，例如图1A的数据接收器电路130。通常，发射器电路110被配置为通过包括一组互连120的第一信道驱动参考信号，并且通过第二信道驱动数据信号以传输到接收器电路130。接收器电路130被配置为基于参考信号恢复数据信号。
在步骤141，发射器电路110在第一信道上传输参考信号。在一个实施例中，参考信号由输出缓冲器114通过包括互连120(A)的第一信道传输。在步骤142，发射器电路110在第二信道上传输单端信号。在一个实施例中，单端信号由输出缓冲器112(0)通过包括互连120(0)的第二信道传输。
在步骤143，接收器电路130在第一信道上接收与第一噪声组合的参考信号。在步骤144，接收器电路130在第二信道上接收与第二噪声组合的单端信号。在步骤145，接收器电路130对与第一噪声组合的参考信号进行采样以确定第一噪声。在步骤146，接收器电路130将第一噪声和与第二噪声组合的单端信号组合以恢复单端信号。
图1C示出了根据一个实施例的发射器电路110和接收器电路130，其被配置为提供具有反馈校正的参考转发。如图所示，单端信号传输系统102包括通过一组互连120耦合到接收器电路130的发射器电路110。在单端信号传输系统102中，相对于图1A的单端信号传输系统100修改发射器电路110。具体地，发射器电路110被修改为包括输出缓冲器115，其可以包括输出缓冲器112的实例。在一个实施例中，输出缓冲器115可以配置为关闭状态，在此期间不传输信号。尽管被关闭，输出缓冲器115呈现与互连120(A)类似的阻抗，如输出缓冲器112(0)-112(3)分别呈现与互连120(0)-120(3)类似的阻抗，从而保持所有互连120上的噪声的相似性。
此外，接收器电路130被修改为包括被配置为接收数字补偿信号157的输入缓冲器150和152，而不是包括被配置为接收模拟补偿信号134的输入缓冲器132。数字补偿信号157提供对噪声补偿信号的数字编码。在一个实施例中，编码实现“温度计”代码，在本领域中也称为“一元”代码。这些代码在桥接异步边界和产生无干扰的值变化方面是稳健的。输入缓冲器152的输出由采样器电路156采样并由滤波器158滤波。
在一个实施例中，滤波器158是低通滤波器(如图所示)。此外，滤波器158可以包括积分器功能，其可以在模拟域或数字域中实现。在一个实施例中，滤波器158可以提供可编程的截止频率。例如，滤波器158可以提供范围从50MHz到1GHz的可编程截止频率。滤波器158的输出是由输出缓冲器115传输的参考信号上引入的噪声的数字表示。引入的噪声和传输的噪声包括参考噪声。参考噪声在与第二噪声信号组合之前被处理，第二噪声信号与输入缓冲器150处的单端数据信号相关联。在本示例中，根据滤波器158的传递函数(transferfunction)处理参考噪声。此外，传递函数可以是可编程的。
一组采样器电路154被配置为在输入缓冲器150的输出处同步地捕获数据以生成数据输出信号(例如，Dout0、Dout1、Dout2和Dout3)。在一个实施例中，采样器电路154是触发器电路。在一个实施例中，采样器电路156使用相对于采样器电路154的不相关时钟。例如，采样器电路156可以在频率与采样器电路154使用的时钟相差大约百分之十的时钟下操作。
在没有参考噪声的情况下，输入缓冲器152的输出应该为零，即采样器156的分辨率应该是亚稳定的电压；或者，在亚稳态解决之后，其输出应该产生相等数量的1和0。在这种情况下，校正信号157等于或近似等于零，因此对缓冲器150没有或几乎没有贡献，并且链路操作就像没有或禁用参考噪声补偿一样。在存在参考噪声的情况下，输入缓冲器152的输出可以用作误差信号以驱动包括输入缓冲器152、采样器156和滤波器158的控制回路。控制回路调制输入缓冲器152前端以将误差信号驱动到零，或者通常，将误差信号衰减等于回路增益的量，其可以在一定频率范围内任意大。相同的数字补偿信号157被分配给所有其他输入缓冲器150，因此根据参考噪声信号补偿输入缓冲器150。该控制回路可被配置为具有高带宽，允许宽噪声抑制频带。
在其中一些或所有传输的信号不占用频谱的某部分的链路中，可以实现更加资源有效的技术来传送发射器参考信号118。例如，在时钟转发系统中，时钟信号不具有低于时钟的基频的显著能量。此外，在某些DC平衡数据编码系统中，每个数据通道可以不具有低于奈奎斯特速率的一小部分的分量。这种编码系统的一个示例是每个数据通道使用8B/10B。
在这种系统中的接收器侧，可以滤除数据内容(例如，使用低通滤波器)，并且剩余信号表示可以用于本地数据恢复的噪声信号。如果数据被编码为DC平衡，则可以对每个数据通道执行给定噪声信号和相应补偿信号的提取。可选地，可以对参考信号(例如，时钟信号)执行噪声信号的提取，其中所得到的补偿信号用于相关联的数据通道。
以这种方式，可以跟踪参考噪声直到用于接收器参考提取的滤波器的带宽，而没有额外的信道或互连(例如，引脚/凸点/导线)成本。从中提取参考噪声的信号的频谱决定了可实现的参考回路带宽，从而决定了参考噪声抑制的性能，因为该信号的低截止频率越高，则回路带宽就越高。因此，使用时钟通道进行参考噪声提取并将误差信号分配给数据通道优于每通道的解决方案。在图1D和图1E中示出了使用时钟通道进行参考噪声提取的示例。
图1D示出了根据一个实施例的发射器电路110和接收器电路130，其被配置为提供对嵌入在DC平衡信号中的参考噪声的补偿。如图所示，单端信号传输系统104包括通过一组互连120耦合到接收器电路130的发射器电路110。在单端信号传输系统104中，相对于图1C的单端信号传输系统102修改发射器电路110。具体地，输出缓冲器115通电并被配置为接收参考信号(时钟信号CLK)。在一个实施例中，时钟信号CLK是包括Din0、Din1、Din2和Din3的数据总线的源时钟。注意，周期性时钟信号(诸如时钟信号CLK)应该是DC平衡信号(假设适当平衡的50/50占空比)。更一般地，在其他实施例中，输出缓冲器115可以被配置为传输任何DC平衡信号。
此外，接收器电路130被修改为包括滤波器160，其被配置为通过对输入缓冲器152的输出进行滤波来生成数字补偿信号157。在一个实施例中，滤波器160是低通滤波器(如图所示)。此外，滤波器160可以包括积分器功能，其可以在模拟域或数字域中实现。滤波器160还可以包括用于增加回路稳定性的电路；例如，滤波器160可以包括用于生成适当的频率响应零的电路。在一个实施例中，滤波器160可以提供可编程的截止频率。例如，滤波器160可以提供范围从50MHz到1GHz的可编程截止频率。滤波器160的输出是参考噪声的数字表示。滤波器160应本质上滤除(衰减)用于DC平衡信号的时钟信号(例如，时钟信号CLK)的基频和谐波。在单端信号传输系统104的上下文中，由滤波器160检测到的应当是DC平衡信号的任何DC不平衡(在一定数量的时钟周期上取得)实际上是参考噪声信号(发射器参考和接收器参考之间的差异)。由滤波器160和输入缓冲器152形成的控制回路可以通过将DC不平衡驱动回到平衡状态来在噪声信号变化时补偿噪声。由滤波器160生成的数字补偿信号157被传输到输入缓冲器152以关闭控制回路。此外，数字补偿信号157可以被传输到输入缓冲器150以补偿输入缓冲器150处的噪声信号。
在一个实施例中，时钟缓冲器162被配置为接收输入缓冲器152的输出并生成源时钟164(被转发的时钟)。源时钟(例如，具有相位对准)可以用作捕获电路154的时钟。
图1E示出了根据一个实施例的发射器电路110和接收器电路130，其包括具有单独的通道偏移控制的数字参考噪声补偿回路。如图所示，单端信号传输系统106包括通过一组互连120耦合到接收器电路130的发射器电路110。在单端信号传输系统106中，从图1C的单端信号传输系统104复制发射器电路110。然而，相对于单端信号传输系统104修改接收器电路130。具体地，输入缓冲器152用输入缓冲器153代替，输入缓冲器153被配置为提供差分时钟信号172。差分时钟信号172被提供给时钟缓冲器174，其生成源时钟176。此外，差分时钟信号172被提供给数字参考噪声补偿信号发生器电路170，其被配置为基于差分时钟信号172生成数字补偿信号159和数字补偿信号组177。具体地，补偿信号发生器电路170检测差分时钟信号172中的DC不平衡并生成相应的误差信号，该误差信号可用作补偿信号，用于补偿输入缓冲器153接收的噪声。在一个实施例中，数字补偿信号159对传输到输入缓冲器153的噪声补偿信号进行编码(类似于数字补偿信号157)以补偿输入缓冲器153接收的噪声。数字补偿信号组177包括用于补偿不同输入缓冲器150的各个数字补偿信号。
控制回路由输入缓冲器153和补偿信号发生器电路170形成，其中数字补偿信号159闭合控制回路。控制回路被配置为使用数字补偿信号159将由输入缓冲器153接收的噪声信号驱动为零。基于数字补偿信号159，针对不同的输入缓冲器150生成个性化的补偿信号。个性化的补偿信号一起形成数字补偿信号组177。在正常链路操作之前，个性化的补偿信号提供(但不限于)对不同输入缓冲器150的DC偏移的分别校准补偿。此外，输入缓冲器150可能不会相对于相同的补偿信号等效地和线性地响应。因此，个性化的补偿信号还提供不同输入缓冲器150的不同传递函数的去耦，以更好地跟踪控制回路的预期噪声补偿效果。在一个实施例中，可以在正常操作之前预先表征与输入缓冲器150相关联的DC偏移和非线性。
图1F示出了根据一个实施例的数字参考噪声补偿信号发生器电路170。补偿信号发生器电路170被配置为检测差分时钟信号172中的DC不平衡并且生成相应的数字补偿信号159以及数字补偿信号组177。低通差分缓冲器180接收差分时钟信号172并将差分时钟信号172的缓冲版本传输到基于读出放大器(sense amplifier)的触发器(SA FF)182。应该使用相对于差分时钟信号172的不相关时钟来对SA FF 182进行时钟控制。如图所示，SA FF182的输出用于为计数器184提供时钟。计数器184提供一组最低有效位(LSB)和一组最高有效位(MSB)。SA FF 182可以以适当的采样频率采集多个样本，以提供样本的缩放计数。缩放(scaling)的一种技术是从计数器中丢弃一个或更多个LSB。在任何一个采样间隔中，计数器184可以基于LSB和MSB的总数计数到固定数量。如果噪声信号超过采样间隔的计数，则计数器应达到最大值，并且控制回路将相应地响应，但控制回路将呈现为转换速率(slew-rate)(例如，带宽)受限。在一个实施例中，计数器184是向上/向下计数器，并且上/下方向由差分时钟信号172的状态确定。计数器184的输出被传输到一组查找表(LUT)186。每个LUT186可以被配置为考虑相关输入缓冲器150的DC偏移和/或非线性。可以在正常操作之前表征这种DC偏移和/或非线性。以这种方式，每个LUT186实现用于相应输入缓冲器150或输入缓冲器153的传递函数。在一个实施例中，LUT 186是可编程的。
从概念上讲，每个LUT 186的输出耦合到二进制到温度计转换器(binary tothermometer converter，BinToTherm)188的输入。在一个实施例中，LUT 186和BinToTherm转换器188被实现为单独的电路。在可选实施例中，可以组合LUT 186和BinToTherm转换器188的功能。在一个实施例中，温度计码编码至少十六位。
虽然这里示出了补偿信号发生器电路170的一个实现，但是其他实现可以适用于其他实施例。例如，微控制器或可编程信号处理器可用于实现补偿信号发生器电路170。可编程信号处理器可提供可编程传递函数。此外，可以实现替代逻辑以检测差分时钟信号172中的DC不平衡并生成相应的数字补偿信号159和/或数字补偿信号组177。
图1G是根据一个实施例的用于将数据作为单端信号进行传输的方法107的流程图。尽管结合图1C-1F、图5A-5D和图6的系统描述了方法107，但是实现方法107的任何系统都在本发明的实施例的范围和精神内。在一个实施例中，方法107由发射器电路实现，例如图1E-1F的发射器电路110。数据可以由接收器电路接收，例如图1E-1F的数据接收器电路130。通常，发射器电路110被配置为通过包括一组互连120的第一信道驱动参考信号，并且通过第二信道驱动数据信号，以传输到接收器电路130。接收器电路130被配置为基于参考信号恢复数据信号。
在步骤191，发射器电路110在第一信道上传输单端DC平衡信号。在一个实施例中，单端DC平衡信号包括时钟信号。
在步骤192，接收器电路130在第一信道上接收与参考噪声组合的单端DC平衡信号。在步骤193，接收器电路130对与参考噪声组合的单端DC平衡信号进行采样以提取参考噪声。在步骤193，接收器电路130将参考噪声和与参考噪声组合的单端DC平衡信号进行组合以恢复单端DC平衡信号。
图2示出了根据一个实施例的示例性参考转发电路200。参考转发电路200表示实现图1A的输入缓冲器132和136的一种方法。参考转发电路200包括输入缓冲器210(0)到210(n)，分别在功能上对应于输入缓冲器136和输入缓冲器132。输入缓冲器210(0)被配置为基于参考输入信号RXref生成差分输出信号212。输入缓冲器210(0)还生成包括对应于补偿信号134的信号refp和refn的伪差分补偿信号。伪差分补偿信号表示从RXref提取的噪声信号。伪差分补偿信号通过一组相关的电流镜传输到输入缓冲器210(1)到210(n)。
图3A示出了根据一个实施例的具有(底部波形)以及没有(顶部波形)参考转发的接收器输出信号300。波形表示图1A所示的参考转发系统的模拟结果。模拟包括75mV100MHz噪声信号，其被建模为发射器电路110处的本地发射器电路接地与接收器电路130处的本地接收器电路接地之间的相对噪声。没有参考转发，噪声信号310是显而易见的。然而，具有参考转发，噪声信号基本上消除。
图3B示出了根据一个实施例的具有参考转发(右眼图)以及没有参考转发(左眼图)的接收器输出眼图302。虽然图3A的输出信号300示出了沿线性时间线施加在多个信号转变上的总噪声信号包络，但眼图302示出了叠加在同一时间窗口内的多个信号转变的累积效应。此处显示的比特率为25Gbps，每个比特时间占用40ps。如图所示，没有参考转发的眼图不能希望提供可靠的数据传输，而具有参考转发的眼图对于高度可靠的数据传输是非常干净的模式。
图4A示出了根据一个实施例的使用参考通道的具有数字控制回路补偿(底部波形)以及没有数字控制回路补偿(顶部波形)的接收器输出信号400。波形表示图1C所示的参考转发系统的模拟结果。该模拟包括75mV100MHz噪声信号，其被建模为发射器电路110处的本地发射器电路接地与接收器电路130处的本地接收器电路接地之间的相对噪声。没有数字控制回路补偿，噪声信号非常明显。但是，具有数字控制回路补偿，噪声信号被衰减。
图4B示出了根据一个实施例的使用参考通道的具有数字控制回路补偿(右眼图)以及没有数字控制回路补偿(左眼图)的接收器输出眼图402。
虽然图4A的输出信号400示出了沿线性时间线施加在多个信号转变上的总噪声信号包络，但眼图402示出了叠加在同一时间窗口内的多个信号转变的累积效应。此处显示的比特率为25Gbps，每个比特时间占用40ps。如图所示，没有数字控制回路补偿的眼图不能希望提供可靠的数据传输，而具有参考转发的眼图是用于可靠数据传输的相对清晰的模式。模拟使用3.125GHz采样时钟，采样器的输出用作上/下输入。十七态温度计码输出驱动接收器的粗偏移控制，LSB步长约为10mV。
图5A示出了根据一个实施例的包括集成电路510和飞越互连524的系统。如图所示，集成电路510包括电路模块520、522和526，每个电路模块在单个管芯(die)的局部区域内制造，集成电路510在单个管芯内制造。电路模块520可以包括耦合到飞越互连524的图1A、1C、1D或1E的发射器电路110的实例。电路模块526可以包括接收器电路130的实例，其也耦合到飞越互连524。在一个实施例中，飞越互连524包括互连120，并且飞越互连524被配置为将单端信号从发射器电路110传输到接收器电路130。集成电路510内的某些电路模块还可以包括本地互连，例如本地互连542，其可以实现任何技术上可行的信令技术。
图5B示出了根据一个实施例的集成电路510和飞越互连524的横截面视图。如图所示，集成电路510包括衬底512、有源电路层514和上金属层516。在一个实施例中，上金属层516被配置为实现飞越互连524。在可选实施例中，任何金属层或任何其他结合集成电路510制造的导电层可以实现飞越互连524。有源电路层514可以包括在衬底512内制造的扩散层，以及在衬底512的表面处制造的层(金属层、多晶硅、介电层和其他层)。在一个实施例中，发射器电路110和接收器电路130设置在飞越互连524的相对端。
图5C示出了根据一个实施例的包括多芯片模块540的系统，其中内插器(interposer)互连544被配置为将第一集成电路550耦合到第二集成电路560。内插器互连544可以由内插器基板542的两个或更多个导电层(例如，导线)制成。例如，内插器互连544可以被制造为内插器基板542的两个不同的金属层。每个集成电路550、560和内插器基板542可以由普通材料(例如，硅)或具有基本相同的热膨胀系数的材料制成。多芯片模块540还可以包括球栅阵列(BGA)封装，其包括陶瓷衬底、有机衬底、硅衬底、环氧树脂或塑料外壳，或其任何技术上可行的组合。在一个实施例中，内插器基板542耦合到BGA封装。某些电信号可以从内插器基板542耦合到BGA封装上的输入/输出引脚。
集成电路550包括电路模块552，并且集成电路560包括电路模块562。电路模块552(1)可以包括耦合到内插器互连544的发射器电路110的第一实例，以及耦合到内插器互连546的发射器电路110的第二实例。发射器电路110的每个实例可以通过互连(例如，内插器互连544、546)耦合到接收器电路130的相应实例。每个集成电路550、560和内插器基板542之间的电连接可以实现为受控塌陷芯片连接(C-4)连接器或接头(例如，导电球)。发射器电路110的实例，接收器电路130的实例和内插器互连544、546共同提供集成电路550和集成电路560之间的高速芯片到芯片数据通信。
图5D示出了根据一个实施例的多芯片模块540和内插器互连544的横截面。内插器基板542可以包括一组金属互连层543，包括用于金属层的相关通孔层。在一个实施例中，金属层543被配置为实现内插器互连544和/或内插器互连546。
图5E示出了根据一个实施例的包括第一集成电路572的印刷电路板(PCB)570，第一集成电路572被配置为通过一组PCB574与第二集成电路576通信。PCB 570被制造为包括一组PCB迹线574。第一集成电路572和第二集成电路576可以耦合到(例如，焊接、夹住)PCB570，其中引脚或焊料凸点与相应的PCB迹线574形成电连接。集成电路572可以包括耦合到PCB迹线574的发射器电路110的第一实例，并且集成电路576可以包括耦合到相应PCB迹线574的接收器电路130的第一实例。在一个实施例中，PCB迹线574包括互连120，并且PCB迹线574被配置为将单端信号从发射器电路110传输到接收器电路130。集成电路572、576可以包括衬底。衬底可以包括有机封装或硅内插器封装，例如图5C-5D的内插器基板542。
公开了一种电路、方法和系统实施例，与现有技术解决方案相比，有利地允许单端信号从发射器电路和接收器电路传输更大距离。这种更大的距离可能是通过PCB互连的芯片到芯片单端信令的基线要求。此外，提供了更大距离和减小信号振幅(以降低功耗)之间的折衷。
图6示出了示例性系统600，其中可以实现各种先前实施例的各种架构和/或功能。如图所示，提供了系统600，其包括连接到通信总线602的至少一个中央处理器601。通信总线602可以使用任何合适的协议来实现，例如PCI(外围组件互连)、PCI-Express、AGP(加速图形端口)、
HyperTransport(超传输)或任何其他总线或一个或更多点对点通信协议。系统600还包括主存储器604。控制逻辑(软件)和数据存储在主存储器604中，主存储器604可以采用随机存取存储器(RAM)的形式。
系统600还包括输入设备612、图形处理器606和显示器608，即传统的CRT(阴极射线管)、LCD(液晶显示器)、LED(发光二极管)、等离子显示器等。可以从输入设备612接收用户输入，例如键盘、鼠标、触摸板、麦克风等。在一个实施例中，图形处理器606可以包括多个着色器模块、光栅化模块等。前述模块中的每一个甚至可以位于单个半导体平台上以形成图形处理单元(GPU)。
在本说明书中，单个半导体平台可以指代唯一的基于单一半导体的集成电路或芯片。应当注意，术语单个半导体平台还可以指具有增加连接性的多芯片模块，其模拟片上操作，并且相对于利用传统的中央处理单元
(CPU)和总线实现方式进行了实质性的改进。当然，根据用户的期望，各种模块也可以单独设置或者以半导体平台的各种组合设置。
系统600还可以包括辅助存储器610。辅助存储器610包括例如硬盘驱动器和/或可移除存储驱动器，代表软盘驱动器、磁带驱动器、光盘驱动器、数字多功能盘(DVD)驱动器、记录设备、通用串行总线(USB)、闪存。可移除存储驱动器以众所周知的方式从可移除存储单元读取和/或写入可移除存储单元。
计算机程序或计算机控制逻辑算法可以存储在主存储器604和/或辅助存储器610中。这样的计算机程序在被执行时使系统600能够执行各种功能。存储器604、存储器610和/或任何其他存储器是计算机可读介质的可能示例。
在一个实施例中，各种先前附图的架构和/或功能可以在中央处理器601、图形处理器606、能够具有中央处理器601和图形处理器606的至少一部分能力的集成电路(未示出)、芯片组(即，设计为作为执行相关功能的单元工作和销售的一组集成电路等)和/或就此而言的任何其他集成电路的上下文中实现。
此外，各种先前附图的架构和/或功能可以在通用计算机系统、电路板系统、专用于娱乐目的的游戏控制台系统、专用系统和/或任何其他所需的系统的上下文中实现。例如，系统600可以采用台式计算机、膝上型计算机、服务器、工作站、游戏控制台、嵌入式系统和/或任何其他类型的逻辑的形式。此外，系统600可以采用各种其他设备的形式，包括但不限于个人数字助理(PDA)设备、移动电话设备、电视等。
此外，尽管未示出，但是系统600可以耦合到用于通信目的的网络(例如，电信网络、局域网(LAN)、无线网络、诸如互联网的广域网(WAN)、对等网络、线缆网络等)。
示例性系统600可以被配置为包括单端信号传输系统100、单端信号传输系统102、单端信号传输系统104或单端信号传输系统106中的一个或更多个实例。例如，图形处理器606可以包括被配置为在系统内提供芯片到芯片和/或模块到模块通信的一个或更多个实例。
虽然上面已经描述了各种实施例，但是应该理解，它们仅以示例的方式呈现，而不是限制。因此，优选实施例的宽度和范围不应受任何上述示例性实施例的限制，而应仅根据所附权利要求及其等同物来限定。

Claims (20)

1.一种单端信号传输系统，包括：
发射器电路，配置为：
在第一信道上发送参考信号；以及
在第二信道上发送单端信号；
接收器电路，配置为：
在所述第一信道上接收与第一噪声组合的所述参考信号；
在所述第二信道上接收与第二噪声组合的所述单端信号；
采样与所述第一噪声组合的所述参考信号以确定所述第一噪声；以及
将所述第一噪声和与所述第二噪声组合的所述单端信号组合，以恢复所述单端信号。
2.如权利要求1所述的单端信号传输系统，其中，所述参考信号是参考电压电平。
3.如权利要求1所述的单端信号传输系统，其中，所述参考信号是时钟信号。
4.如权利要求1所述的单端信号传输系统，其中，所述采样包括产生表示所述第一噪声的模拟信号。
5.如权利要求1所述的单端信号传输系统，其中，所述采样包括产生表示所述第一噪声的数字信号。
6.如权利要求1所述的单端信号传输系统，其中，所述采样包括产生表示所述第一噪声的差分信号。
7.如权利要求1所述的单端信号传输系统，其中，所述采样包括以与所述单端信号的切换频率不相关的频率对与所述第一噪声组合的所述参考信号进行采样。
8.如权利要求1所述的单端信号传输系统，其中，所述第一噪声在和与所述第二噪声组合的所述单端信号组合之前被处理。
9.如权利要求8所述的单端信号传输系统，其中，用于处理所述第一噪声的传递函数是可编程的。
10.如权利要求1所述的单端信号传输系统，其中，所述参考信号是DC平衡信号。
11.如权利要求1所述的单端信号传输系统，还包括附加信道，其中
所述发射器电路还被配置为在所述附加信道上发送附加的单端信号以及
所述接收器电路还被配置为：
在所述附加信道上接收与附加噪声组合的所述附加的单端信号；以及
将所述第一噪声和与所述附加噪声组合的所述附加的单端信号的每一个组合，以恢复所述附加的单端信号。
12.如权利要求11所述的单端信号传输系统，其中，所述第一噪声在和与所述附加噪声组合的所述附加的单端信号组合之前被处理。
13.如权利要求12所述的单端信号传输系统，其中，用于处理所述第一噪声的附加传递函数针对所述附加的单端信号的每一个是可编程的。
14.如权利要求1所述的单端信号传输系统，其中，所述第一信道由导线提供。
15.如权利要求1所述的单端信号传输系统，其中，所述参考信号是单端信号。
16.一种参考噪声补偿方法，包括：
由发射器电路在第一信道上发送参考信号；
由所述发射器电路在第二信道上发送单端信号；
由接收器电路在所述第一信道上接收与第一噪声组合的所述参考信号；
由所述接收器电路在所述第二信道上接收与第二噪声组合的所述单端信号；
由所述接收器电路对与所述第一噪声组合的所述参考信号进行采样以确定所述第一噪声；以及
将所述第一噪声和与所述第二噪声组合的所述单端信号组合以恢复所述单端信号。
17.如权利要求16所述的方法，其中，所述参考信号是参考电压电平。
18.如权利要求16所述的方法，其中，所述参考信号是时钟信号。
19.如权利要求16所述的方法，其中，所述采样包括以与所述单端信号的切换频率不相关的频率对与所述第一噪声组合的所述参考信号进行采样。
20.根据权利要求16所述的方法，其中所述第一噪声在和与所述第二噪声组合的所述单端信号组合之前被处理。
CN201910068766.6A 2018-01-26 2019-01-24 用于单端串行链路的参考噪声补偿的系统和方法 Active CN110083562B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/881,647 US10187094B1 (en) 2018-01-26 2018-01-26 System and method for reference noise compensation for single-ended serial links
US15/881,647 2018-01-26

Publications (2)

Publication Number Publication Date
CN110083562A CN110083562A (zh) 2019-08-02
CN110083562B true CN110083562B (zh) 2023-05-09

Family

ID=65011414

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910068766.6A Active CN110083562B (zh) 2018-01-26 2019-01-24 用于单端串行链路的参考噪声补偿的系统和方法

Country Status (3)

Country Link
US (2) US10187094B1 (zh)
CN (1) CN110083562B (zh)
DE (1) DE102019101616A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10187094B1 (en) * 2018-01-26 2019-01-22 Nvidia Corporation System and method for reference noise compensation for single-ended serial links
US10904998B2 (en) * 2019-05-01 2021-01-26 Dell Products, L.P. System and method for via optimization in a printed circuit board
US10965440B1 (en) * 2019-09-18 2021-03-30 Nvidia Corp. Reference noise compensation for single-ended signaling
US10999051B2 (en) * 2019-09-18 2021-05-04 Nvidia Corp. Reference noise compensation for single-ended signaling
US11031939B1 (en) * 2020-03-19 2021-06-08 Mellanox Technologies, Ltd. Phase detector command propagation between lanes in MCM USR serdes
US11706150B2 (en) * 2021-04-06 2023-07-18 Apple Inc. Data encoding and packet sharing in a parallel communication interface
US11368144B1 (en) * 2021-04-30 2022-06-21 Alpha And Omega Semiconductor International Lp Noise disturbance rejection for power supply
CN113342722A (zh) * 2021-06-24 2021-09-03 Oppo广东移动通信有限公司 眼图质量的优化方法、装置、电子设备和存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102946230A (zh) * 2012-10-31 2013-02-27 中国科学技术大学 一种超宽带单端输入差分输出低噪声放大器
US9673849B1 (en) * 2016-08-16 2017-06-06 Advanced Micro Devices, Inc. Common mode extraction and tracking for data signaling

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6826390B1 (en) 1999-07-14 2004-11-30 Fujitsu Limited Receiver, transceiver circuit, signal transmission method, and signal transmission system
US20020093908A1 (en) * 2000-11-24 2002-07-18 Esion Networks Inc. Noise/interference suppression system
US20040106381A1 (en) 2002-09-06 2004-06-03 Engim Incorporated Transmit signal cancellation in wireless receivers
US7295250B2 (en) * 2003-07-31 2007-11-13 Broadcom Corporation Apparatus and method for restoring DC spectrum for analog television reception using direct conversion turners
JP4186745B2 (ja) * 2003-08-01 2008-11-26 ソニー株式会社 マイクロホン装置、ノイズ低減方法および記録装置
EP1505720B1 (en) * 2003-08-06 2018-07-18 Synergy Microwave Corporation Tunable frequency, low phase noise and low thermal drift oscillator
KR100539267B1 (ko) 2004-06-14 2005-12-27 삼성전자주식회사 한쌍의 전송라인을 통해 전송되는 한쌍의 차동신호를안정적으로 종단시키는 구조를 갖는 메모리 시스템
US7199728B2 (en) 2005-01-21 2007-04-03 Rambus, Inc. Communication system with low power, DC-balanced serial link
US7239213B2 (en) * 2005-08-23 2007-07-03 International Business Machines Corporation Reduced cross-talk signaling circuit and method
KR100653199B1 (ko) 2005-11-18 2006-12-05 삼성전자주식회사 로컬 신호를 이용하여 수신 신호에서 리키지 성분을제거하는 ｒｆ 수신 장치 및 방법
JP4910476B2 (ja) 2006-05-22 2012-04-04 富士通株式会社 光通信装置
US20090108891A1 (en) 2007-10-26 2009-04-30 Matsushita Electric Industrial Co., Ltd. Bandwidth control in a mostly-digital pll/fll
AU2009341558A1 (en) 2009-03-04 2011-10-13 Adaptive Spectrum And Signal Alignment, Inc. DSL noise cancellation
US7952436B2 (en) 2009-06-23 2011-05-31 Fortemedia, Inc. Phase lock loop circuit
US8493356B2 (en) * 2010-04-22 2013-07-23 Maxim Integrated Products, Inc. Noise cancellation technique for capacitive touchscreen controller using differential sensing
WO2012014451A1 (ja) 2010-07-26 2012-02-02 パナソニック株式会社 多入力雑音抑圧装置、多入力雑音抑圧方法、プログラムおよび集積回路
US8411791B2 (en) * 2011-01-14 2013-04-02 Broadcom Corporation Distortion and aliasing reduction for digital to analog conversion
US8324962B2 (en) 2011-02-09 2012-12-04 Analog Devices, Inc. Apparatus and method for demodulation
US8861663B1 (en) 2011-12-01 2014-10-14 Aquantia Corporation Correlated noise canceller for high-speed ethernet receivers
US8878592B2 (en) * 2012-04-27 2014-11-04 Rambus Inc. Simultaneous switching noise cancellation by adjusting reference voltage and sampling clock phase
US8867595B1 (en) 2012-06-25 2014-10-21 Rambus Inc. Reference voltage generation and calibration for single-ended signaling
US9337893B2 (en) * 2013-12-10 2016-05-10 Qualcomm Incorporated Crosstalk analysis methods using superposition
US9306654B2 (en) * 2014-01-10 2016-04-05 Qualcomm Incorporated Opportunistic active interference cancellation using RX diversity antenna
US9882605B2 (en) 2015-12-15 2018-01-30 Nvidia Corporation System and method for cross-talk cancellation in single-ended signaling
US9867574B2 (en) * 2016-02-22 2018-01-16 National University Of Singapore Multi-channel neural signal amplifier system providing high CMRR across an extended frequency range
US10187094B1 (en) * 2018-01-26 2019-01-22 Nvidia Corporation System and method for reference noise compensation for single-ended serial links
US10326625B1 (en) * 2018-01-26 2019-06-18 Nvidia Corporation System and method for reference noise compensation for single-ended serial links

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102946230A (zh) * 2012-10-31 2013-02-27 中国科学技术大学 一种超宽带单端输入差分输出低噪声放大器
US9673849B1 (en) * 2016-08-16 2017-06-06 Advanced Micro Devices, Inc. Common mode extraction and tracking for data signaling

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
相位噪声补偿新技术;张自然等;《光通信研究》;20110210(第01期);全文 *
自动源调配器测量晶体管噪声参数的补偿计算;康凌志等;《现代电子技术》;20080401(第07期);全文 *

Also Published As

Publication number Publication date
CN110083562A (zh) 2019-08-02
US20190238168A1 (en) 2019-08-01
US10187094B1 (en) 2019-01-22
DE102019101616A1 (de) 2019-08-01
US10476537B2 (en) 2019-11-12

Similar Documents

Publication Publication Date Title
CN110083562B (zh) 用于单端串行链路的参考噪声补偿的系统和方法
US10326625B1 (en) System and method for reference noise compensation for single-ended serial links
CN109313622B (zh) 用于密集路由线组的向量信令码
US10574431B2 (en) Physical layer circuitry for multi-wire interface
US9071476B2 (en) Methods and systems for high bandwidth chip-to-chip communications interface
US9154252B2 (en) Methods and systems for noise resilient, pin-efficient and low power communications with sparse signaling codes
US20180205580A1 (en) Multilevel driver for high speed chip-to-chip communications
US11374801B2 (en) Methods and systems for high bandwidth communications interface
US9596109B2 (en) Methods and systems for high bandwidth communications interface
US9401828B2 (en) Methods and systems for low-power and pin-efficient communications with superposition signaling codes
US20110299555A1 (en) Error control coding for orthogonal differential vector signaling
US20110029701A1 (en) Physical Layer Interface for Computing Devices
Casper et al. Future microprocessor interfaces: Analysis, design and optimization
US9595495B1 (en) Multi-level signaling for on-package chip-to-chip interconnect through silicon bridge
JP2014504819A (ja) プリエンファシスを備えた電圧モードドライバ
US20100135370A1 (en) Bi-directional interface circuit having a switchable current-source bias
US20070268125A1 (en) Equalization in proximity communication
Amarasinghe A Single-ended Simultaneously Bidirectional Transceiver for Ultra-short Reach Die to Die Links
CN109286396B (zh) 用于多线接口的实体层电路
US11631444B2 (en) High bandwidth memory system using multilevel signaling
US20200020673A1 (en) Reflection-canceling package trace design
US10142831B2 (en) SIM card signal conversion method and apparatus
US20240071994A1 (en) C2c yield and performance optimization in a die stacking platform
Ren et al. System design considerations for a 5Gb/s source-synchronous link with common-mode clocking
TW202301849A (zh) 板對板橋接信號傳輸系統

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant