CN110083376A - 一种fpga更新配置文件的方法、系统、设备和介质 - Google Patents

一种fpga更新配置文件的方法、系统、设备和介质 Download PDF

Info

Publication number
CN110083376A
CN110083376A CN201910315545.4A CN201910315545A CN110083376A CN 110083376 A CN110083376 A CN 110083376A CN 201910315545 A CN201910315545 A CN 201910315545A CN 110083376 A CN110083376 A CN 110083376A
Authority
CN
China
Prior art keywords
configuration file
fpga
data
chip
peripheral hardware
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910315545.4A
Other languages
English (en)
Inventor
曹越
刘霖
杨子龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Electronics of CAS
Original Assignee
Institute of Electronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Electronics of CAS filed Critical Institute of Electronics of CAS
Priority to CN201910315545.4A priority Critical patent/CN110083376A/zh
Publication of CN110083376A publication Critical patent/CN110083376A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/65—Updates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/445—Program loading or initiating
    • G06F9/44505—Configuring for program initiating, e.g. using registry, configuration files
    • G06F9/4451—User profiles; Roaming

Abstract

本发明提供了一种FPGA更新配置文件的方法、系统、设备和介质。所述方法包括：终端生成待更新的配置文件，将所述配置文件通过网络传输到FPGA；FPGA接收所述配置文件并确认所述配置文件中数据的正确性，若正确，将所述配置文件缓存至外设缓存芯片中，将缓存完成的所述配置文件写入flash芯片中；写入完成后，flash芯片进行配置文件更新。解决了现有技术中技术人员需到设备工作环境中去用JTAG连接器，连接FPGA，通过专用EDA工具进行配置数据传输和flash烧写的问题。

Description

一种FPGA更新配置文件的方法、系统、设备和介质
技术领域
本发明涉及一种FPGA更新配置文件的方法、系统、设备和介质。
背景技术
现场可编程门阵列(Field-Programmable Gate Array，FPGA)作为全可编程逻辑器件，其在处理能力、设计可实现性和维护升级性中有很大的灵活度能满足各类场景下的应用需求。FPGA内部含有大量数字逻辑器件和可配置布线网络。通过各类EDA专用FPGA开发软件生成的bitstream可以配置数字器件逻辑内容和各个数字器件的连接关系，从而实现各种复杂算法和逻辑操作。随着FPGA逻辑资源的日益丰富，其配置区SRAM的大小也在迅速提高，现阶段主流FPGA芯片配置文件已接近1Gb，如何将1Gb的文件快速准确灵活的烧录到FPGA配置区flash芯片中是当前工作的难点，同时随着FPGA应用领域的扩展有些极端环境下，工程人员无法现场下载更新程序，例如外太空和深水探测器等。
传统FPGA更新配置文件的方法是，技术人员到设备工作环境中去用JTAG连接器，连接FPGA，通过专用EDA工具进行配置数据传输和flash烧写。
传统更新配置文件的方法流程有诸多缺点，集中表现为三点：一、烧写速度慢。传统的烧写流程为PC机生成烧写文件通过联合测试工作组协议(Joint Test Action Group，JTAG)发送到FPGA配置区逻辑，再由配置区逻辑生成配置时序，最终将配置文件写到flash芯片中。该流程中造成烧写速度慢的原因是PC机通过JTAG协议将文件写入到FPGA控制逻辑中，因为JTAG是慢速串行协议其常用的与PC机通信速率为3MHz，除去延时等待和协议包格式开销，真正有效配置烧写数据传输速率约为200Kbps，而当下主流FPGA芯片的配置文件需要256Mb，因此仅文件传输就需要1000s。使FPGA中flash烧写速度变慢；二、现场近距离操作。由于传统FPGA烧写必须通过JTAG，而JTAG执行低速串行数据传输协议，所以配置FPGA的JTAG线长度不能超过3m，这就导致在一些恶劣环境中无法实现FPGA程序烧写操作；三、设备依赖性。JTAG调试器属于专用调试设备，需要匹配FPGA厂家芯片型号进行单独购买，而且烧写过程必须通过专用工具软件进行，增加的用户进行二次开发和设备维护的成本和复杂度。
发明内容
本发明一方面提供了一种FPGA更新配置文件的方法，所述方法包括：步骤1，终端生成待更新的配置文件，将所述配置文件通过网络传输到FPGA；步骤2，FPGA接收所述配置文件并确认所述配置文件中数据的正确性，若正确，将所述配置文件缓存至外设缓存芯片中，步骤3，将缓存完成的所述配置文件写入flash芯片中；步骤4，写入完成后，flash芯片进行配置文件更新。
可选地，所述步骤1，包括：将FPGA中的MAC内核与外设EthernetPHY芯片进行连接，通过所述外设Ethernet PHY芯片对终端和FPGA之间的数据进行传输。
可选地，所述步骤2，包括：所述FPGA在接收所述配置文件的同时，通过ECC校验判断所述配置文件中数据的正确性；若正确，将所述配置文件缓存至外设缓存芯片中，若错误，FPGA停止接收所述配置文件，并向终端发送错误提示信息。
可选地，所述步骤3，包括：判断所述配置文件是否全部缓存至外设缓存芯片中，若是，将缓存完成的所述配置文件写入flash芯片中。
本发明另一方面提供了一种FPGA更新配置文件的系统，所述系统包括：数据传输模块，用于终端生成待更新的配置文件，将所述配置文件通过网络传输到FPGA；数据缓存模块，用于FPGA接收所述配置文件并确认所述配置文件中数据的正确性，若正确，将所述配置文件缓存至外设缓存芯片中，数据写入模块，用于将缓存完成的所述配置文件写入flash芯片中；数据更新模块，用于写入完成后，flash芯片进行配置文件更新。
可选地，所述数据传输模块，还包括：用于将FPGA中的MAC内核与外设EthernetPHY芯片进行连接，通过所述外设Ethernet PHY芯片对终端和FPGA之间的数据进行传输。
可选地，所述数据缓存模块，还包括：用于所述FPGA在接收所述配置文件的同时，通过ECC校验判断所述配置文件中数据的正确性；若正确，将所述配置文件缓存至外设缓存芯片中，若错误，FPGA停止接收所述配置文件，并向终端发送错误提示信息。
可选地，所述数据写入模块，还包括：用于判断所述配置文件是否全部缓存至外设缓存芯片中，若是，将缓存完成的所述配置文件写入flash芯片中。
本发明又一方面提供了一种电子设备，所述设备包括：处理器；存储器，其存储有计算机可执行程序，该程序在被所述处理器执行时，使得所述处理器执行如上文所述的FPGA更新配置文件的方法。
本发明再一方面提供了一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现如上文所述的FPGA更新配置文件的方法。
附图说明
图1示意性示出了本发明实施例提供的一种FPGA更新配置文件的方法步骤图；
图2示意性示出了本发明实施例提供的一种FPGA更新配置文件的方法流程图；
图3示意性示出了本发明实施例提供的一种FPGA更新配置文件的方法中FPGA内部程序框图；
图4示意性示出了本发明实施例提供的一种FPGA更新配置文件的系统框图；
图5示意性示出了根据本发明实施例提供的电子设备框图。
具体实施方式
以下，将参照附图来描述本发明的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本发明的范围。在下面的详细描述中，为便于解释，阐述了许多具体的细节以提供对本发明实施例的全面理解。然而，明显地，一个或多个实施例在没有这些具体细节的情况下也可以被实施。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。
在此使用的术语仅仅是为了描述具体实施例，而并非意在限制本发明。在此使用的术语“包括”、“包含”等表明了所述特征、步骤、操作和/或部件的存在，但是并不排除存在或添加一个或多个其他特征、步骤、操作或部件。
本发明的一个实施例提供了一种FPGA更新配置文件的方法，参见图1和图2，所述方法包括：
步骤1，终端生成待更新的配置文件，将所述配置文件通过网络传输到FPGA。
具体地，将FPGA中的MAC内核与外设Ethernet PHY芯片进行连接，通过所述外设Ethernet PHY芯片对终端和FPGA之间的数据进行传输。FPGA中的MAC的作用是完成Ethernet PHY中协议层数据交换，以使得Ethernet PHY可以实现通过千兆网传输数据，FPGA可以与该外设Ethernet PHY芯片稳定快速的进行数据交换。步骤1的过程即为，终端PC机生成待更新的配置文件，并将该配置文件通过千兆网传输至FPGA工程卡板中。该图1中的方法步骤1可对应于图2中的步骤S201。
通过该步骤，利用通用PC机和网络通信，避免使用系统维护专用设备进行FPGA更新配置文件，降低了系统维护的硬件成本和人力成本。并且由于配置文件是通过网络进行传输，解决了现有技术中技术人员需到设备工作环境中去用JTAG连接器，连接FPGA，通过专用EDA工具进行配置数据传输和flash烧写的问题。可以实现在某些极端环境下，工程人员无法现场下载更新程序，例如外太空和深水探测器等环境中，进行远程的FPGA更新配置文件。
步骤2，FPGA接收所述配置文件并确认所述配置文件中数据的正确性，若正确，将所述配置文件缓存至外设缓存芯片中。
具体地，所述FPGA在接收所述配置文件的同时，通过ECC校验判断所述配置文件中数据的正确性(对应于图2中的步骤S202)；若正确，将所述配置文件缓存至外设缓存芯片中(对应于图2中的步骤S203和步骤S204)，若错误，FPGA停止接收所述配置文件，并向终端发送错误提示信息。
其中，内存纠错(Error Correcting Code，ECC)为现有技术，FPGA通过该方式进行数据纠错。外设缓存芯片可以为DDR芯片(Double Data Rate，DDR)即双倍速率同步动态随机存储器，是内存的其中一种，将配置文件缓存至该DDR芯片中，需通过FPGA中与该芯片连接的接口进行实现。
步骤3，将缓存完成的所述配置文件写入flash芯片中。
判断所述配置文件是否全部缓存至外设缓存芯片中(对应于图2中的步骤S205)，若是，将缓存完成的所述配置文件写入flash芯片中。即在接收到完整并且正确的配置文件后，按照flash时序将该配置文件写入flash芯片中(对应于图2中的步骤S206)。
步骤4，写入完成后，flash芯片进行配置文件更新。
在写入完成后，FPGA会触发flash芯片进行配置文件更新(对应于图2中的步骤S211)。另外，在写入的过程中，还包括判断写入是否完成的步骤，若写入完成，需判断写入DDR芯片的数据是否正确，若是，则触发flash芯片进行配置文件更新，若否，则终止写入，并向PC机发送错误信息提示。(该过程对应于图2中的步骤S206-S211)。
另外，在上文的任何一个步骤中，若数据的传输发生错误或者中断等情况，FPGA均会通过Ethernet PHY向终端发送错误提示信息。
本发明的另一个实施例提供了一种FPGA更新配置文件的系统，参见图4，所述系统400包括：数据传输模块401，用于终端生成待更新的配置文件，将所述配置文件通过网络传输到FPGA；数据缓存模块402，用于FPGA接收所述配置文件并确认所述配置文件中数据的正确性，若正确，将所述配置文件缓存至外设缓存芯片中，数据写入模块403，用于将缓存完成的所述配置文件写入flash芯片中；数据更新模块404，用于写入完成后，flash芯片进行配置文件更新。
需要说明的是，参见图3，该系统中所述的flash芯片、DDR芯片以及Ethernet PHY芯片均为FPGA的外设硬件。均需要相应地在FPGA中设置接口以实现数据的传输。
例如，参见图3和图4，数据传输模块401中采用的Ethernet PHY芯片301需和FPGA的MAC核302进行接口连接实现终端将所述配置文件通过网络传输到FPGA的过程。数据缓存模块402中通过数据验证模块305实现FPGA接收所述配置文件并确认所述配置文件中数据的正确性，并通过FPGA中的存储接口304与DDR芯片303进行连接，实现数据缓存模块402中的将所述配置文件缓存至外设缓存芯片中。在数据写入模块403中，flash芯片307通过FPGA上相应的接口或者flash控制程序306，实现将缓存完成的所述配置文件写入flash芯片中的过程。
并且，其中的数据验证模块305即为ECC校验，时序控制状态机308可以为现有技术中的任何可编程模块，以实现数据的读写不冲突。
具体地，所述数据传输模块，还包括：用于将FPGA中的MAC内核302与外设EthernetPHY芯片301进行连接，通过所述外设Ethernet PHY芯片301对终端和FPGA之间的数据进行传输。
具体地，所述数据缓存模块，还包括：用于所述FPGA在接收所述配置文件的同时，通过ECC校验判断所述配置文件中数据的正确性；若正确，将所述配置文件缓存至外设缓存芯片中，若错误，FPGA停止接收所述配置文件，并向终端发送错误提示信息。
具体地，所述数据写入模块，还包括：用于判断所述配置文件是否全部缓存至外设缓存芯片中，若是，将缓存完成的所述配置文件写入flash芯片307中。
综上所述，本发明提供的方法及系统具有以下有益效果：
(1)实现远距离程序更新，大大提高以FPGA为核心系统的可维护性和自动化程度。
(2)程序升级过程中FPGA可在线工作，避免由于更新程序带来的系统离线和功能失效。
(3)系统维护升级成本降低。由于利用通用PC机和网络通信，避免使用系统维护专用设备，降低了系统维护的硬件成本和人力成本。
图5示意性示出了根据本发明实施例的电子设备的框图。
如图5所示，电子设备500包括处理器501和存储器502。该电子设备500可以执行根据本发明实施例的方法。
具体地，处理器501例如可以包括通用微处理器、指令集处理器和/或相关芯片组和/或专用微处理器(例如，专用集成电路(ASIC))，等等。处理器501还可以包括用于缓存用途的板载存储器。处理器501可以是用于执行根据本发明实施例的方法流程的不同动作的单一处理单元或者是多个处理单元。
存储器502，例如可以是能够包含、存储、传送、传播或传输指令的任意介质。例如，可读存储介质可以包括但不限于电、磁、光、电磁、红外或半导体系统、装置、器件或传播介质。可读存储介质的具体示例包括：磁存储装置，如磁带或硬盘(HDD)；光存储装置，如光盘(CD-ROM)；存储器，如随机存取存储器(RAM)或闪存；和/或有线/无线通信链路。其存储有计算机可执行程序，该程序在被所述处理器执行时，使得所述处理器执行如上文所述的FPGA更新配置文件的方法。
本发明还提供了一种计算机可读介质，该计算机可读介质可以是上述实施例中描述的设备/装置/系统中所包含的；也可以是单独存在，而未装配入该设备/装置/系统中。上述计算机可读介质承载有一个或者多个程序，当上述一个或者多个程序被执行时，实现根据本发明实施例的方法。
根据本发明的实施例，计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质或者是上述两者的任意组合。计算机可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子可以包括但不限于：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机访问存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本发明中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。而在本发明中，计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于：无线、有线、光缆、射频信号等等，或者上述的任意合适的组合。
本领域技术人员可以理解，本发明的各个实施例和/或权利要求中记载的特征可以进行多种组合或/或结合，即使这样的组合或结合没有明确记载于本发明中。特别地，在不脱离本发明精神和教导的情况下，本发明的各个实施例和/或权利要求中记载的特征可以进行多种组合和/或结合。所有这些组合和/或结合均落入本发明的范围。
尽管已经参照本发明的特定示例性实施例示出并描述了本发明，但是本领域技术人员应该理解，在不背离所附权利要求及其等同物限定的本发明的精神和范围的情况下，可以对本发明进行形式和细节上的多种改变。因此，本发明的范围不应该限于上述实施例，而是应该不仅由所附权利要求来进行确定，还由所附权利要求的等同物来进行限定。

Claims (10)

1.一种FPGA更新配置文件的方法，其特征在于，所述方法包括：
步骤1，终端生成待更新的配置文件，将所述配置文件通过网络传输到FPGA；
步骤2，FPGA接收所述配置文件并确认所述配置文件中数据的正确性，若正确，将所述配置文件缓存至外设缓存芯片中，
步骤3，将缓存完成的所述配置文件写入flash芯片中；
步骤4，写入完成后，flash芯片进行配置文件更新。
2.根据权利要求1所述的方法，其特征在于，所述步骤1，包括：
将FPGA中的MAC内核与外设Ethernet PHY芯片进行连接，通过所述外设Ethernet PHY芯片对终端和FPGA之间的数据进行传输。
3.根据权利要求1所述的方法，其特征在于，所述步骤2，包括：
所述FPGA在接收所述配置文件的同时，通过ECC校验判断所述配置文件中数据的正确性；
若正确，将所述配置文件缓存至外设缓存芯片中，若错误，FPGA停止接收所述配置文件，并向终端发送错误提示信息。
4.根据权利要求1所述的方法，其特征在于，所述步骤3，包括：
判断所述配置文件是否全部缓存至外设缓存芯片中，若是，将缓存完成的所述配置文件写入flash芯片中。
5.一种FPGA更新配置文件的系统，其特征在于，所述系统包括：
数据传输模块，用于终端生成待更新的配置文件，将所述配置文件通过网络传输到FPGA；
数据缓存模块，用于FPGA接收所述配置文件并确认所述配置文件中数据的正确性，若正确，将所述配置文件缓存至外设缓存芯片中，
数据写入模块，用于将缓存完成的所述配置文件写入flash芯片中；
数据更新模块，用于写入完成后，flash芯片进行配置文件更新。
6.根据权利要求5所述的方法，其特征在于，所述数据传输模块，还包括：
用于将FPGA中的MAC内核与外设Ethernet PHY芯片进行连接，通过所述外设EthernetPHY芯片对终端和FPGA之间的数据进行传输。
7.根据权利要求5所述的方法，其特征在于，所述数据缓存模块，还包括：
用于所述FPGA在接收所述配置文件的同时，通过ECC校验判断所述配置文件中数据的正确性；
若正确，将所述配置文件缓存至外设缓存芯片中，若错误，FPGA停止接收所述配置文件，并向终端发送错误提示信息。
8.根据权利要求5所述的方法，其特征在于，所述数据写入模块，还包括：
用于判断所述配置文件是否全部缓存至外设缓存芯片中，若是，将缓存完成的所述配置文件写入flash芯片中。
9.一种电子设备，其特征在于，所述设备包括：
处理器；
存储器，其存储有计算机可执行程序，该程序在被所述处理器执行时，使得所述处理器执行如权利要求1-4中所述的FPGA更新配置文件的方法。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现如权利要求1-4中所述的FPGA更新配置文件的方法。
CN201910315545.4A 2019-04-18 2019-04-18 一种fpga更新配置文件的方法、系统、设备和介质 Pending CN110083376A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910315545.4A CN110083376A (zh) 2019-04-18 2019-04-18 一种fpga更新配置文件的方法、系统、设备和介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910315545.4A CN110083376A (zh) 2019-04-18 2019-04-18 一种fpga更新配置文件的方法、系统、设备和介质

Publications (1)

Publication Number Publication Date
CN110083376A true CN110083376A (zh) 2019-08-02

Family

ID=67415701

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910315545.4A Pending CN110083376A (zh) 2019-04-18 2019-04-18 一种fpga更新配置文件的方法、系统、设备和介质

Country Status (1)

Country Link
CN (1) CN110083376A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112527362A (zh) * 2021-02-08 2021-03-19 鹏城实验室 Fpga测试程序更新方法、装置、电子设备及存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101431441A (zh) * 2008-12-12 2009-05-13 北京邮电大学 一种内部植入cpu的fpga系统在线升级的方法
US20150312093A1 (en) * 2014-04-29 2015-10-29 General Electric Company System and method for input and output between hardware components
CN106874051A (zh) * 2017-02-20 2017-06-20 中国电子科技集团公司第二十九研究所 一种基于以太网的多片fpga高速动态加载装置及方法
CN106933632A (zh) * 2017-03-13 2017-07-07 山东网聪信息科技有限公司 基于以太网的fpga功能在线升级方法
CN207008595U (zh) * 2017-04-17 2018-02-13 中国电子科技集团公司第三十四研究所 一种用于fpga器件远程更新配置的装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101431441A (zh) * 2008-12-12 2009-05-13 北京邮电大学 一种内部植入cpu的fpga系统在线升级的方法
US20150312093A1 (en) * 2014-04-29 2015-10-29 General Electric Company System and method for input and output between hardware components
CN106874051A (zh) * 2017-02-20 2017-06-20 中国电子科技集团公司第二十九研究所 一种基于以太网的多片fpga高速动态加载装置及方法
CN106933632A (zh) * 2017-03-13 2017-07-07 山东网聪信息科技有限公司 基于以太网的fpga功能在线升级方法
CN207008595U (zh) * 2017-04-17 2018-02-13 中国电子科技集团公司第三十四研究所 一种用于fpga器件远程更新配置的装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
侯义合等: "基于FPGA + MAC + PHY架构的千兆以太网数据传输系统设计", 《科学技术与工程》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112527362A (zh) * 2021-02-08 2021-03-19 鹏城实验室 Fpga测试程序更新方法、装置、电子设备及存储介质

Similar Documents

Publication Publication Date Title
US9524148B1 (en) Multi-module compilation system, multi-module compilation method, and non-transitory computer-readable storage medium
US20140068134A1 (en) Data transmission apparatus, system, and method
CN104050068B (zh) 在mcu芯片中调试fpga的方法和装置
CN103559156B (zh) 一种fpga与计算机之间的通信系统
CN106685733B (zh) 一种fc-ae-1553网络快速配置与自动化测试方法
CN102130951A (zh) 一种服务器及其可编程逻辑器件的远程升级方法
EP3217279A1 (en) Module system, module-based robot system, and update method for module system
CN109656767A (zh) 一种cpld状态信息的获取方法、系统及相关组件
CN108959678B (zh) 用于测试卫星线束和信号处理单元的设计的方法和装置
CN109768970A (zh) 一种基于可配置的通用协议生成方法
CN104063300A (zh) 一种基于fpga的高端多路服务器监控信息采集装置
CN109189434A (zh) 一种电能表的在线升级方法
CN108536580A (zh) 利用轻量级设备验证协议测试设备的系统和方法
CN109391694A (zh) 基于sftp的文件传输方法及相关设备
US9117018B2 (en) Method of debugging software and corresponding computer program product
CN110083376A (zh) 一种fpga更新配置文件的方法、系统、设备和介质
CN103812739B (zh) Fpga与dsp的通信装置和通信方法
CN107621943A (zh) 一种fpga动态批量烧写系统及方法
US20190073291A1 (en) Instruction generation based on selection or non-selection of a special command
CN108694052A (zh) 一种固件升级方法、固件升级装置及固件升级系统
CN113268262A (zh) 一种fpga远程更新配置方法、系统、电子设备和存储介质
CN108446137A (zh) 通道寄存器初始化方法、装置及dma设备、终端
CN115345098B (zh) Soc验证方法、装置、电子设备及存储介质
CN115865701A (zh) 基于菊花链网络的节点控制方法、装置及系统
CN109800565A (zh) 软件升级方法及终端设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190802

RJ01 Rejection of invention patent application after publication