CN110082662B - 半导体器件导通状态下负载短路冲击装置、冲击系统和冲击方法 - Google Patents

Abstract

本发明公开一种半导体器件导通状态下负载短路冲击装置，该装置包含：与半导体器件的源极和漏极电路连接组成回路的直流电源和负载；栅压提供电路，其电路连接半导体器件栅极和源极，向半导体器件施加栅压，使半导体器件导通；短路机构，其与负载并联连接，常态下电性不导通；短路控制电路，其电路连接短路机构，控制短路机构电性导通使负载短路，实现直流电源施加于半导体器件源极和漏极两端，对半导体器件进行冲击。本发明提供器件导通时负载突然短路的冲击效果，冲击时间和强度可调，实现器件在临界值下进行多次冲击。

Description

半导体器件导通状态下负载短路冲击装置、冲击系统和冲击 方法

技术领域

本发明涉及一种半导体器件测试技术，具体涉及一种半导体器件导通状态下负载短路冲击装置、冲击系统和冲击方法。

背景技术

功率VDMOS器件长期工作于大电流、高电压的严苛工作条件下，对其可靠性、耐冲击性提出了极高的要求。常规可靠性测试方法为对其施加直流应力，进行长期的考核，观察其参数变化。而实际应用中器件损坏往往并非来源于直流应力，而是意外情况下瞬间的高功率冲击导致，其中典型的一种情况为负载短路，导致工作电压全部加载于器件两端。对于此种情况，目前尚无较好的方法考核这种冲击对器件的影响。

发明内容

本发明提供一种半导体导通状态下负载短路的冲击装置，可有效对器件进行反复冲击，考核其退化情况及参数变化，为器件的研发和使用条件设置提供了一个重要的研究平台。

为实现上述目的，本发明提供一种半导体器件导通状态下负载短路冲击装置，其特点是，该装置包含：

与半导体器件的源极和漏极电路连接组成回路的直流电源和负载；

栅压提供电路，其电路连接半导体器件栅极和源极，向半导体器件施加栅压，使半导体器件导通；

短路机构，其与负载并联连接，常态下电性不导通；

短路控制电路，其电路连接短路机构，控制短路机构电性导通使负载短路，实现直流电源施加于半导体器件源极和漏极两端，对半导体器件进行冲击。

上述装置还包含：

保护电路，其电路连接在半导体器件、直流电源和负载组成的回路中，并电路连接栅压提供电路；

保护电路检测半导体器件所在回路电流，当检测到电流达到预设的启动保护阈值电流值，则在保护时间t内将栅压提供电路的栅压降低到0V，关断半导体器件结束冲击；

保护时间t的范围为大于0、小于等于80微秒。

上述短路机构包含：电机控制驱动器、电路连接电机控制驱动器的步进电机、传动连接步进电机的短路触头；

短路触头得一端架设在导轨上并由步进电机带动在导轨上滑动与短路触头另一端碰触或分离。

上述栅压提供电路包含：

DC/DC电路，其输入端接电源输入，输出与电源地隔离的电信号；

稳压电路，其输入端连接DC/DC电路输出的电信号，输出端输出稳定栅源电压。

一种半导体器件导通状态下负载短路冲击系统，其特点是，该系统包含：

若干如上述的半导体器件导通状态下负载短路冲击装置；

主控电路，其分别电路连接若干半导体器件导通状态下负载短路冲击装置，分别驱动若干半导体器件导通状态下负载短路冲击装置对其所接半导体器件进行短路冲击，并在冲击后对半导体器件导通状态下负载短路冲击装置进行复位。

上述主控电路包含：

计算机；

程控交换控制单元，其通信连接计算机和若干半导体器件导通状态下负载短路冲击装置。

一种上述的半导体器件导通状态下负载短路冲击装置的冲击方法，其特点是，该方法包含：

栅压提供电路提供栅压，施加于半导体器件栅极和源极之间，使其漏极和源极导通，直流电源提供的功率经半导体器件后施加于负载上；

短路控制电路驱动短路机构导通，使负载短路，直流电源提供电压电流瞬间全部作用于器件漏源两端，实现冲击。

上述方法还包含：

保护电路检测半导体器件所在回路电流，当实现冲击时，检测到电流达到预设的启动保护阈值电流值，则在保护时间t内将栅压提供电路的栅压降低到0V，关断半导体器件结束冲击；

保护时间t的范围为大于0、小于等于80微秒。

在半导体器件损坏功率临界值内，通过调节预设的启动保护阈值电流值，实现调整冲击强度。

上述半导体器件导通状态下负载短路冲击装置在完成冲击后复位到初始工作状态。

本发明半导体器件导通状态下负载短路冲击装置、冲击系统和冲击方法和现有技术相比，其优点在于，本发明能够提供器件导通时负载突然短路的冲击效果，且可以调节冲击时间和强度，使器件免于一次冲击即烧坏，可使其在临界值下进行多次冲击。

附图说明

图1为本发明半导体器件导通状态下负载短路冲击系统的一种实施例的结构示意图；

图2为本发明栅压提供电路的结构示意图；

图3为本发明半导体器件导通状态下负载短路冲击方法的原理图。

具体实施方式

以下结合附图，进一步说明本发明的具体实施例。

如图1所示，揭示了一种半导体器件导通状态下负载短路冲击系统的实施例。其中被冲击测试的半导体器件为一种功率VDMOS器件110。

该半导体器件导通状态下负载短路冲击系统包含：计算机101、程控交换控制单元102、栅压提供及冲击保护电路板103、大功率可调电源104、电子负载105、电机控制驱动器106、步进电机107、导轨108、短路触头109、12V电源111、5V电源112。

其中，栅压提供及冲击保护电路板103、大功率可调电源104、电子负载105、电机控制驱动器106、步进电机107、导轨108、短路触头109、12V电源111、5V电源112组成一个功率VDMOS器件导通状态下负载短路冲击装置。

计算机101和程控交换控制单元102组成主控电路。分别电路连接若干功率VDMOS器件导通状态下负载短路冲击装置，分别驱动若干功率VDMOS器件导通状态下负载短路冲击装置对其所接功率VDMOS器件进行短路冲击，并在冲击后对功率VDMOS器件导通状态下负载短路冲击装置进行复位。

计算机101上安装有Agilent VEE程序控制程控交换控制单元102。

程控交换控制单元102采用HP3488，HP3488A为程控交换控制单元，原惠普产品，后被安捷伦收购，在本发明中的HP3488用于作为通断开关，可利用GPIB接口由计算机101上Agilent VEE程序控制，实现多条线之间连通或断开，实现控制多路功率VDMOS器件导通状态下负载短路冲击装置。利用HP3488内置的交换矩阵卡对电机控制驱动器106和栅压提供及冲击保护电路板103进行控制。可在计算机101的VEE程序内随时调整对于电机控制驱动器106的触发控制，进而在步进电机107作用下控制导轨108上短路触头109的运动。

栅压提供及冲击保护电路板103包含栅压提供电路和保护电路。

如图2并结合图1所示，栅压提供电路用于输出稳定12V电源，包含DC/DC电路201和电路连接DC/DC电路201输出端的稳压电路202。

DC/DC电路201输入端接12V电源111输入，输出与电源地隔离的15V电信号。稳压电路202采用LD1117芯片，输入端连接DC/DC电路201输出端，对与电源地隔离的15V电信号处理后得到非常稳定的12V栅源电压，稳压电路202电路连接功率VDMOS器件110的栅极和源极，向功率VDMOS器件110施加栅压，使功率VDMOS器件110的漏极和源极导通。

如图1所示，被测的功率VDMOS器件110的漏极和源极、电子负载105(200V、120A以上)的正负端通过导线接于大功率可调电源104正负极之间，组成回路。栅压提供及冲击保护电路板103的栅压提供电路提供12V电压施加在功率VDMOS器件栅源之间，调节大功率可调电源104电压及电子负载105设定，使流经电子负载105电流为6A、电压为110V。

电机控制驱动器106、步进电机107、导轨108、短路触头109组成短路机构。电机控制驱动器106电路连接步进电机107，步进电机107与短路触头109传动连接，短路触头109包含动触头和静触头，动触头架设在导轨108上并由步进电机107带动在导轨108上滑动与静触头碰触或分离。

电机控制驱动器106连接程控交换控制单元102，在计算机Agilent VEE程序和HP3488配合实现的控制下，电机控制驱动器106驱动步进电机107，短路触头109受步进电机107控驱动，在导轨108上运动，短路触头109两端实现碰撞。

短路触头109两端连接于功率VDMOS器件110漏源两端，常态下电性不导通，碰撞短路后110V工作电压瞬间全部施加于功率VDMOS器件110漏源两端，冲击大电流流经器件，对器件进行瞬态大功率冲击。

其中，步进电机107带动短路触头109在导轨108上运动使短路触头109接触短路时，运动速度范围在2-6cm/s。

短路触头109碰撞使电子负载短路后，马上返回，等待指令进行下一次碰撞。但是碰撞是个过程，接触导致机械短路连接将大致持续0.2s-0.4s左右，尽管该连接状态时间较长，但保护电路很短时间内已将功率VDMOS器件断开，因此电学上对功率VDMOS器件110的短路冲击持续时间仅0-80微秒,不会持续0.2s-0.4s。

进一步的，栅压提供及冲击保护电路板103中的保护电路电路连接在功率VDMOS器件110、大功率可调电源104和负载组成的回路中，并电路连接栅压提供电路。

栅压提供及冲击保护电路板103的保护电路检测到冲击电流及负载端电压的变化，判定为出现冲击，随后在60微秒内(本实施例中，60微秒是该器件在110V-80A冲击强度下的大致比较合适的时间，针对实验中用到过的IRFP260这款VDMOS来说的，随型号和冲击强度会有不同。根据器件不同和冲击强度不同变化，通常大致在10-80微秒内)迅速将栅源电压从12V降为0V，功率VDMOS器件110的漏极和源极关断，冲击结束。

如图3并结合图1所示，本发明还公开了一种适用于上述半导体器件导通状态下负载短路冲击系统或冲击装置的冲击方法，该方法具体包含以下步骤：

S1、栅压提供电路301提供12V栅压，施加于功率VDMOS器件110栅极G和源极S之间，使其漏极D和源极S导通，大功率可调直流电源104提供的功率经功率VDMOS器件110后施加于电子负载105上。

S2、计算机101的Agilent VEE程序和程控交换控制单元102(HP3488)配合实现的控制下，电机控制驱动器106驱动步进电机107，短路触头109受步进电机107控驱动，在导轨108上运动，短路触头109两端实现碰撞，使电子负载105短路，大功率可调直流电源104提供电压电流瞬间全部作用于功率VDMOS器件110漏源两端，实现冲击。

S3、实现冲击后，短路触头109碰撞使电子负载短路后，马上返回，等待指令进行下一次碰撞。

并且，栅压提供及冲击保护电路板103的保护电路检测到冲击电流及负载端电压的变化。

本实施例中，保护电路中包含有：监测漏源电流模块302和监测负载电压模块303。监测漏源电流模块302串联在功率VDMOS器件110、电子负载105、大功率可调直流电源104组成的回路中，检测回路中电流；监测负载电压模块303并联在电子负载10正负端，监测电子负载105的电压状态。

当监测到功率VDMOS器件110、电子负载105、大功率可调直流电源104组成的回路中电流达到预设的启动保护阈值电流值，和监测到电子负载105的电压为0，则判定为出现冲击。保护电路触发栅压提供电路301在60微秒内，将栅源电压从12V降为0V，功率VDMOS器件110的漏极和源极关断，冲击结束。

其中，在功率VDMOS器件110损坏功率临界值内，可通过调节预设的启动保护阈值电流值，实现调整冲击强度。

S4、计算机101的Agilent VEE程序控制HP3488对栅压提供及冲击保护电路板103进行复位到处是状态，具体包含：冲击后电路板保持提供栅源电压为零的状态，需再提供一个5V触发信号112给栅压提供及冲击保护电路板103，使其恢复至原有工作状态，电路板恢复至初始工作状态。

S5、功率VDMOS器件110恢复到原有工作状态后，持续一回复时间后在Agilent VEE控制下再次实现上述S1-S3的冲击过程，重复若干次，例如20次，后取下器件。其中恢复时间设为大于等于1分钟，优选恢复时间持续10分钟以上。

S6、进行后续电学参数测量，研究器件受冲击的影响等，例如可以检测被冲击的功率VDMOS器件110的栅极阈值电压、栅极-源极漏电流、静态漏极-源极导通电阻、漏极-源极击穿电压等等，参数很多可任选，一般是可靠性研究中涉及电学参数的退化。

尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

Claims (8)

1.一种半导体器件导通状态下负载短路冲击装置，其特征在于，该装置包含：

与半导体器件的源极和漏极电路连接组成回路的直流电源和负载；栅压提供电路，其电路连接半导体器件栅极和源极，向半导体器件施加栅压，使半导体器件导通；

短路机构，其与负载并联连接，常态下电性不导通；

短路控制电路，其电路连接短路机构，控制短路机构电性导通使负载短路，实现直流电源施加于半导体器件源极和漏极两端，对半导体器件进行冲击；

保护电路，其电路连接在半导体器件、直流电源和负载组成的回路中，并电路连接栅压提供电路；

保护电路检测半导体器件所在回路电流，当检测到电流达到预设的启动保护阈值电流值，则在保护时间t内将栅压提供电路的栅压降低到0V，关断半导体器件结束冲击；

保护时间t的范围为大于0、小于等于80微秒。

2.如权利要求1所述的半导体器件导通状态下负载短路冲击装置，其特征在于，所述短路机构包含：电机控制驱动器、电路连接电机控制驱动器的步进电机、传动连接步进电机的短路触头；

短路触头的 一端架设在导轨上并由步进电机带动在导轨上滑动与短路触头另一端碰触或分离。

3.如权利要求1所述的半导体器件导通状态下负载短路冲击装置，其特征在于，所述栅压提供电路包含：

DC/DC电路，其输入端接电源输入，输出与电源地隔离的电信号；

稳压电路，其输入端连接DC/DC电路输出的电信号，输出端输出稳定栅源电压。

4.一种半导体器件导通状态下负载短路冲击系统，其特征在于，该系统包含：

若干如权利要求1至3中任意一项权利要求所述的半导体器件导通状态下负载短路冲击装置；

主控电路，其分别电路连接若干半导体器件导通状态下负载短路冲击装置，分别驱动若干半导体器件导通状态下负载短路冲击装置对其所接半导体器件进行短路冲击，并在冲击后对半导体器件导通状态下负载短路冲击装置进行复位。

5.如权利要求4所述的半导体器件导通状态下负载短路冲击系统，其特征在于，所述主控电路包含：

计算机；

程控交换控制单元，其通信连接计算机和若干半导体器件导通状态下负载短路冲击装置。

6.一种如权利要求1至3中任意一项权利要求所述的半导体器件导通状态下负载短路冲击装置的冲击方法，其特征在于，该方法包含：

栅压提供电路提供栅压，施加于半导体器件栅极和源极之间，使其漏极和源极导通，直流电源提供的功率经半导体器件后施加于负载上；

短路控制电路驱动短路机构导通，使负载短路，直流电源提供电压电流瞬间全部作用于器件漏源两端，实现冲击；

保护电路检测半导体器件所在回路电流，当实现冲击时，检测到电流达到预设的启动保护阈值电流值，则在保护时间t内将栅压提供电路的栅压降低到0V，关断半导体器件结束冲击；

保护时间t的范围为大于0、小于等于80微秒。

7.如权利要求6所述的冲击方法，其特征在于，在半导体器件损坏功率临界值内，通过调节预设的启动保护阈值电流值，实现调整冲击强度。

8.如权利要求6所述的冲击方法，其特征在于，所述半导体器件导通状态下负载短路冲击装置在完成冲击后复位到初始工作状态。

Images