CN110073653A - 视频图像数据传输方法、系统、存储介质及程序产品 - Google Patents

视频图像数据传输方法、系统、存储介质及程序产品 Download PDF

Info

Publication number
CN110073653A
CN110073653A CN201880004395.9A CN201880004395A CN110073653A CN 110073653 A CN110073653 A CN 110073653A CN 201880004395 A CN201880004395 A CN 201880004395A CN 110073653 A CN110073653 A CN 110073653A
Authority
CN
China
Prior art keywords
module
processor
image data
data
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880004395.9A
Other languages
English (en)
Other versions
CN110073653B (zh
Inventor
肖梦秋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Corerain Technologies Co Ltd
Original Assignee
Shenzhen Corerain Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Corerain Technologies Co Ltd filed Critical Shenzhen Corerain Technologies Co Ltd
Publication of CN110073653A publication Critical patent/CN110073653A/zh
Application granted granted Critical
Publication of CN110073653B publication Critical patent/CN110073653B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/80Camera processing pipelines; Components thereof
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/222Studio circuitry; Studio devices; Studio equipment
    • H04N5/262Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/64Circuits for processing colour signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Image Processing (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

本申请提供一种视频图像数据处理方法、系统、存储介质及程序产品,所述方法包括如下步骤:S1、图像处理器接收一帧初始图像数据;S2、图像处理器获得一帧处理图像数据,自动触发器将处理图像数据存储到第一存储区,并控制处理器将存储到所述第一存储区的所述第一处理图像数据读走;S3、图像处理器接收下一帧初始图像数据;S4、图像处理器获得一帧处理图像数据,自动触发器将处理图像数据存储到第二存储区,控制处理器将存储到所述第二存储区的处理图像数据读走;S5、循环执行步骤S1、S2、S3、S4到视频图像数据处理完成。本申请通过增加自动触发器将图像数据进行存储的步骤,避免了由软件去操作数据的存储从而影响软件整体性能的问题。

Description

视频图像数据传输方法、系统、存储介质及程序产品
技术领域
本申请涉及计算机以及人工智能技术领域,具体涉及一种视频图像数据传输方法、系统、存储介质及程序产品。
背景技术
当前的设计中,首先由ARM(ARM处理器,全称:Advanced RISC Machine)发送start(开始)信号给BT1120开始接收图像,BT1120将接收的图像数据由yuv格式转成rgb格式,做resize(调整大小)后存入FIFO(First Input First Output的缩写,先入先出队列)中。ARM在发送信号后不断地操作DMA(Direct Memory Access,直接内存存取)去读取FIFO并将数据存入DDR(全称为Double Data Rate,双倍速率同步动态随机存储器),直到DMA从FIFO中读出一帧的rgb数据量,然后ARM将存入DDR的rgb数据读走,再发送start信号开始接收下一帧图像。
由软件去操作DMA,影响了软件的整体性能。
而且在接收完一张图像和下一次start信号到来之间的时间过长,导致BT1120错过连续图像的帧头,从而跳过一张图像才能检测到新的一张图像,即1秒内只能接收到一半的与有效图像,对图像处理的速度有很大影响。
申请内容
本申请的目的是针对上述现有技术存在的缺陷,提供视频图像数据传输方法、系统、存储介质及程序产品。
第一方面,本申请实施例提供一种视频图像数据处理方法,所述方法包括如下步骤:
S1、处理器发送第一指令后,图像处理器接收一帧初始图像数据;
S2、图像处理器对初始图像数据进行数据处理,获得一帧处理图像数据,自动触发器将处理图像数据存储到第一存储区,并触发处理器发送第二指令,控制处理器将存储到所述第一存储区的所述第一处理图像数据读走;
S3、处理器发送第二指令后,图像处理器接收下一帧初始图像数据;
S4、图像处理器对初始图像数据进行数据处理,获得一帧处理图像数据,自动触发器将处理图像数据存储到第二存储区,并触发处理器发送第一指令,控制处理器将存储到所述第二存储区的处理图像数据读走;
S5、循环执行步骤S1、S2、S3、S4到视频图像数据处理完成。
优选的,处理器发送指令后,图像处理器接收一帧初始图像数据包括步骤:
处理器首先将图像处理器开始指令拉高,图像处理器检测到上升沿后开始接收一帧新的初始图像数据。将图像处理器开始指令拉高,使图像处理器被拉成高电平,进行读操作,读取一帧新的初始图像数据。
优选的,所述图像处理器对初始图像数据进行数据处理包括步骤:
图像处理器将初始图像数据转换成rgb图像数据;
对所述rgb图像数据进行队列缓存。
将初始图像数据转换成rgb图像数据,便于设备中的色彩的输入与输出,也可以说是便于色彩数据的传输。
优选的,自动触发器将处理图像数据存储到存储区,并触发处理器发送指令包括步骤:
当队列缓存中存入预定行数的rgb图像数据后,将请求指令(w_request)拉高一个周期,通知自动触发器开始写数据到存储区;
当将一帧图像的rgb图像数据写入存储区后,自动触发器向处理器发送接收完成信号指令,并触发下一次指令发送;
当图像处理器在接收数据过程中出现帧格式错误或者队列缓存满时,将错误指令拉低通知自动触发器停止数据写入并复位,从起始地址将数据写入存储区,并触发下一次指令发送。
当接收数据中出现错误时,从起始地址将数据写入存储区,可以避免错误数据已写入存储区的情况,保证了数据的有效性。
第二方面,提供一种视频图像数据处理系统,包括:
处理器模块,用于发送第一指令;
图像处理模块,用于在处理器模块发送第一指令后,接收一帧初始图像数据;
所述图像处理模块还用于对初始图像数据进行数据处理,获得一帧处理图像数据;
自动触发器模块及存储器模块,所述存储器模块包括:第一存储子模块及第二存储子模块;
所述自动触发器模块用于将处理图像数据存储到第一存储子模块,并触发所述处理器模块发送第二指令,所述处理器模块将存储到所述第一存储子模块中的所述第一处理图像数据读走;
所述处理器模块还用于发送第二指令;
所述图像处理模块还用于发送第二指令后,接收下一帧初始图像数据;
所述自动触发器模块还用于将处理图像数据存储到所述第二存储子模块,并触发所述处理器模块发送第一指令,所述图像处理模块接收下一帧初始图像数据,所述处理器模块将存储到所述第二存储子模块的处理图像数据读走;
存取器模块,所述自动触发器模块控制所述存取器模块从所述图像处理模块读取处理图像数据写入第一存储子模块或第二存储子模块。
优选的,所述图像处理模块包括:
rgb转换子模块,用于将初始图像数据转换成rgb图像数据;
缓存子模块,对所述rgb图像数据进行队列缓存。
rgb转换子模块,将初始图像数据转换成rgb图像数据,便于设备中的色彩的输入与输出,也可以说是便于色彩数据的传输。
优选的,所述自动触发器模块还包括:
请求子模块,用于当队列缓存中存入预定行数的rgb图像数据后,将请求指令拉高一个周期,通知所述存取器模块开始写数据到所述存储器模块;
通知子模块,用于当将一帧图像的rgb图像数据写入所述存储器模块后,向处理器发送接收完成信号指令,并触发下一次指令发送;
错误子模块,用于当图像处理模块在接收数据过程中出现帧格式错误或者队列缓存满时,将错误指令拉低通知自动触发器模块停止数据写入并复位,从起始地址将数据写入存储器模块,并触发下一次指令发送。
所述错误子模块当接收数据中出现错误时,可以通知所述自动触发器模块停止数据写入,并将存储器模块中的数据进行复位清除,从起始地址将数据写入存储器模块,进行覆盖式写入,可以避免错误数据已写入存储模块的情况,保证了数据的有效性。
优选的,所述自动触发器模块与所述存取器模块通过外围总线信号连接。
第三方面,提供一种计算机可读存储介质,其存储用于电子数据交换的计算机程序,其中,所述计算机程序使得计算机执行如第一方面提供的方法。
第四方面,提供一种计算机程序产品,所述计算机程序产品包括存储了计算机程序的非瞬时性计算机可读存储介质,所述计算机程序可操作来使计算机执行第一方面提供的方法。
实施本申请实施例,具有如下有益效果:一方面,通过增加自动触发器将图像数据进行存储的步骤,避免了由软件去操作数据的存储从而影响软件整体性能的问题;另一方面,通过两个存储区交替接收图像数据,使bt1120的图像数据能够连续处理图像数据,增加了每秒处理图像的帧数,在不会漏处理图像的同时,使图像数据的传输更加有效快速。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本申请实施例的方法流程示意图;
图2是本申请实施例的自动触发流程示意图;
图3是本申请实施例的模块连接图。
其中:1、处理器模块;2、图像处理模块、3、自动触发器模块;4、存取器模块;5、存储器模块。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
本申请的说明书和权利要求书及所述附图中的术语“包括”和“具有”以及它们任何变形,意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元,而是可选地还包括没有列出的步骤或单元,或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本文中提及“实施例”意味着,结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例,也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是,本文所描述的实施例可以与其它实施例相结合。
本申请中的电子装置可以包括:服务器、智能摄像设备、智能手机(如Android手机、iOS手机、Windows Phone手机等)、平板电脑、掌上电脑、笔记本电脑、移动互联网设备(MID,Mobile Internet Devices)或穿戴式设备等,上述电子装置仅是举例,而非穷举,包含但不限于上述电子装置,为了描述的方便,下面实施例中将上述电子装置称为用户设备(User equipment,UE)、终端或电子设备。当然在实际应用中,上述用户设备也不限于上述变现形式,例如还可以包括:智能车载终端、计算机设备等等,所述用户设备能够获取到摄像机的图像数据。
如图1所示,第一方面,本申请实施例提供一种视频图像数据处理方法,所述方法包括如下步骤:
S1、处理器发送第一指令后,图像处理器接收一帧初始图像数据;具体的,在处理器发送第一指令后,图像处理器接收摄像头发送的图像帧数据,实现解帧并将数据由yuv格式转换成rgb格式。yuv模型用于PAL(逐行倒相)制式的电视系统,y表示亮度,uv并非任何单词的缩写。
进一步的,更好的说明本实施例,所述处理器可以采用ARM处理器(全称:AdvancedRISC Machine),所述图像处理器可以是BT1120接口及协议模块。
S2、图像处理器对初始图像数据进行数据处理,获得一帧处理图像数据,自动触发器(auto)控制存取器将处理图像数据存储到第一存储区,并触发处理器发送第二指令,控制处理器将存储到所述第一存储区的所述第一处理图像数据读走;
进一步的,所述初始图像数据格式为yuv格式数据,所述处理图像数据为rgb格式数据,图像处理器中可以设置3个缓存器,优选为先进先出缓存器(FIFO,First InputFirst Output)的大小为64bits*1024,而经过尺寸调整处理(resize)之后图像每一行实际只有16bits*256的r、g、b数据,因此缓存器最大可以存储16行rgb图像数据,具体的,图像处理器中缓存器的存储量64bits*1024与rgb图像的数据量16bits*256*16相同。
更进一步的,在缓存器中存储到最大容量的一半容量时,通知自动触发器开始写入存储器,比如,缓存器最大存储容量16行图像数据,那么,在缓存器中存储到8条图像数据时,通知自动触发器开始写入存储器,具体的,自动触发器通过控制存取器,使存取器从缓存器中将rgb图像数据读出写入到存储器中的一个第一存储区中。在将一帧的rgb图像读取完成后,自动触发器还向处理器发送一个使图像处理器接收新一帧初始图像数据的通知指令,使处理器向图像处理器发送一个接收新图像数据的指令。
需要说明的是,在处理器向图像处理器发送接收新图像数据后,处理器才会从存储器中将已存储的数据读取出来。这样,图像处理器就不会存在在接收完一张图像和下一次开始(start)信号到来之间的时间过长,导致图像处理器错过连续图像的帧头的问题,从而避免了跳过一张图像才能检测到新的一张图像。
第一存储区与第二存储区是设置在存储器中的不同存储区,所述存储器可以是双倍速率同步动态随机存储器(ddr,全称为Double Data Rate,也叫双倍速内存)。所述存取器可以是dma(Direct Memory Access,直接内存存取),dma是所有现代电脑的重要特色,它允许不同速度的硬件装置来沟通,而不需要依于cpu的大量中断负载
S3、处理器发送第二指令后,图像处理器接收下一帧初始图像数据;具体的与步骤S1相同。
S4、图像处理器对初始图像数据进行数据处理,获得一帧处理图像数据,自动触发器将处理图像数据存储到第二存储区,并触发处理器发送第一指令,控制处理器将存储到所述第二存储区的处理图像数据读走;
进一步的,在缓存器中存储到最大容量的一半容量时,通知自动触发器开始写入存储器,比如,缓存器最大存储容量为16行图像数据,那么,在缓存器中缓存到8条图像数据时,通知自动触发器开始写入存储器,具体的,自动触发器通过控制存取器,使存取器从缓存器中将rgb图像数据读出写入到存储器中的一个第二存储区中。在将一帧的rgb图像读取完成后,自动触发器还向处理器发送一个使图像处理器接收新一帧初始图像数据的通知指令,使处理器向图像处理器发送一个接收新图像数据的指令。
需要说明的是,通过存储器中的第一存储区与第二存储区进行一交替存储,不必等存储器中的数据被读走后才能写入新的一帧的图像数据,比如说,图像处理器正在处理第二帧图片时,处理器将存储器中的rgb图像数据读走,同时进行着图像的处理和数据的传输。同样的,在处理器向图像处理器发送接收新图像数据后,处理器才会从存储器中将已存储的数据读取出来。这样,图像处理器就不会存在在接收完一张图像和下一次start信号到来之间的时间过长,导致图像处理器错过连续图像的帧头的问题,从而避免了跳过一张图像才能检测到新的一张图像的问题。
S5、循环执行步骤S1、S2、S3、S4到视频图像数据处理完成。
整体来说,在通过增加自动触发器将图像数据进行存储的步骤,通过自动触发器操作存取器将数据从缓存器读取出来写进行存储器中,避免了由软件去操作存取器进行数据的存储从而影响软件整体性能的问题;通过在存储器中开辟两个存储区交替接收图像数据,在处理器从存储器中读取数据的同时,图像处理器在处理新的一帧图像,使图像处理器能够连续处理图像数据,增加了每秒处理图像的帧数,在不会漏处理图像的同时,使图像数据的传输更加有效快速。
在本申请实施例中,处理器发送指令后,图像处理器接收一帧初始图像数据包括步骤:
在处理器发送第一指令后,图像处理器接收摄像头发送的图像帧数据,实现解帧并将数据由yuv格式转换成rgb格式。
具体的,处理器首先将图像处理器指令(_start)拉高,图像处理器检测到上升沿后开始接收一帧新的初始图像数据。将图像处理器_start指令拉高,使图像处理器被拉成高电平,进行读操作,读取一帧新的初始图像数据。
yuv格式转换成rgb格式可以采用整型算法、浮点算法、部分查表法或完全查表法,在本实施例中不做具体限定,具体的算法属于本领域人员可得知的技术,故不再赘述。
在本申请实施例中,所述图像处理器对初始图像数据进行数据处理包括步骤:
图像处理器将初始图像数据转换成rgb图像数据;
缓存器对所述rgb图像数据进行队列缓存。
图像处理器将初始图像数据转换成rgb图像数据,便于设备中的色彩的输入与输出,也可以说是便于色彩数据的传输。
如图2所示,在本申请实施例中,自动触发器将处理图像数据存储到存储区,并触发处理器发送指令包括步骤:
S11、当队列缓存中存入预定行数的rgb图像数据后,将请求指令(w_request)拉高一个周期,通知自动触发器开始写数据到存储器;进一步的,自动触发器控制存取器进行一个读写操作,将rgb图像数据从队列缓存中按队列读出,并按队列写入存储区中,也就是说每个周期进行8行数据缓存和读写,16行数据也就是两个周期。请求指令被拉高一个周期后,可以处理三个周期的数据缓存和读写,其读写数据量为16bits*256*8*3,高于缓存器的最大缓存数据量64bits*1024。
S12、当将一帧图像的rgb图像数据写入存储区后,向处理器发送接收完成(receive_end)信号指令,并触发下一次指令发送;需要说明的是,尺寸处理(resize)后的图像总共有256行rgb图像数据,每次缓存8行数据后,自动触发器控制存取器将缓存内的图像数据读走,因此自动触发器接收32次图像处理器的请求可将一帧图像的rgb数据写入存储区,并发送接收完成(receive_end)信号通知处理器已接收完整一帧,此时,当处理器收到接收完成(receive_end)指令后,向图像处理器发送图像处理器开始(_start)指令信号,当处理器发出图像处理器开始指令信号后,再向存储区读取rgb图像数据。
S13、当图像处理器在接收数据过程中出现帧格式错误或者队列缓存满时,将图像处理器错误信号指令(_error)拉低通知自动触发器停止数据写入并复位,从起始地址将数据写入存储区,并触发下一次指令发送。
当接收数据中出现错误时,从起始地址将数据写入存储区,可以避免错误数据已写入存储区,然后被处理器读走的情况,保证了数据的有效性。
如图3所示,第二方面,提供一种视频图像数据处理系统,包括:
处理器模块1,用于发送第一指令;
图像处理模块2,用于在处理器模块1发送第一指令后,接收一帧初始图像数据;
所述图像处理模块2还用于对初始图像数据进行数据处理,获得一帧处理图像数据;
自动触发器模块3及存储器模块5,所述存储器模块5包括:第一存储子模块及第二存储子模块;
所述自动触发器模块3用于将处理图像数据存储到第一存储子模块,并触发所述处理器模块1发送第二指令,所述处理器模块1将存储到所述第一存储子模块中的所述第一处理图像数据读走;
所述处理器模块1还用于发送第二指令;
所述图像处理模块2还用于发送第二指令后,接收下一帧初始图像数据;
所述自动触发器模块3还用于将处理图像数据存储到所述第二存储子模块,并触发所述处理器模块1发送第一指令,所述图像处理模块2接收下一帧初始图像数据,所述处理器模块1将存储到所述第二存储子模块的处理图像数据读走;
存取器模块4,所述自动触发器模块3控制所述存取器模块4从所述图像处理模块2读取处理图像数据写入第一存储子模块或第二存储子模块。
具体的,在处理器模块1发送第一指令后,图像处理模块2接收摄像头发送的图像帧数据,实现解帧并将数据由yuv格式转换成rgb格式。yuv模型用于PAL(逐行倒相)制式的电视系统,y表示亮度,uv并非任何单词的缩写。
进一步的,更好的说明本实施例,所述处理器模块1可以采用ARM处理器,所述图像处理模块2可以是bt1120接口及协议模块。第一存储子模块与第二存储子模块是设置在存储器中的不同存储模块,所述存储器模块5可以是双倍速率同步动态随机存储器(ddr,全称为Double Data Rate,也叫双倍速内存)。所述存取器模块4可以是dma(Direct MemoryAccess,直接内存存取),dma是所有现代电脑的重要特色,它允许不同速度的硬件装置来沟通,而不需要依于cpu的大量中断负载。
整体来说,系统增加自动触发器模块3,图像处理模块2接收图像数据后通知自动触发器模块3控制操作存取器模块4将rgb图像数据从缓存子模块中读取出来写进行存储器模块5中,避免了由软件去操作存取器模块4进行数据的存储从而影响软件整体性能的问题;通过在存储器模块5中开辟两个存储子模块交替接收图像数据,在处理器模块1从存储器模块5中读取数据的同时,图像处理模块2在处理新的一帧图像,使图像处理模块2能够连续处理图像数据,增加了每秒处理图像的帧数,在不会漏处理图像的同时,使图像数据的传输更加有效快速。
在本申请实施例中,所述图像处理模块2包括:
rgb转换子模块,用于将初始图像数据转换成rgb图像数据;
缓存子模块,对所述rgb图像数据进行队列缓存。
rgb转换子模块,将初始图像数据转换成rgb图像数据,便于设备中的色彩的输入与输出,也可以说是便于色彩数据的传输。
更进一步的,所述初始图像数据格式为yuv格式数据,所述处理图像数据为rgb格式数据,图像处理模块2中可以设置3个缓存子模块,所述缓存子模块优选为先进先出缓存器(FIFO,First Input First Output)的大小为64bits*1024,而经过尺寸调整处理(resize)之后图像每一行实际只有16bits*256的r、g、b数据,因此缓存子模块最大可以存储16行rgb图像数据,具体的,图像处理模块2中缓存子模块的存储量64bits*1024与rgb图像的数据量16bits*256*16相同。
更进一步的,在缓存子模块中存储到最大容量的一半容量时,通知自动触发器模块3开始写入存储器模块5,比如,缓存子模块最大存储容量16行图像数据,那么,在缓存子模块中存储到8条图像数据时,通知自动触发器模块3开始写入存储器模块5,具体的,自动触发器模块3通过控制存取器模块4,使存取器模块4从缓存子模块中将rgb图像数据读出写入到存储器模块5中的一个第一存储子模块中。在将一帧的rgb图像读取完成后,自动触发器模块3还向处理器模块1发送一个使图像处理模块2接收新一帧初始图像数据的通知指令,用以使处理器模块1向图像处理模块2发送一个接收新图像数据的指令。
需要说明的是,在处理器模块1向图像处理器发送接收新图像数据后,处理器模块1才会从存储器模块5中将已存储的数据读取出来。这样,图像处理模块2就不会存在在接收完一张图像和下一次开始信号到来之间的时间过长,导致图像处理模块2错过连续图像的帧头的问题,从而避免了跳过一张图像才能检测到新的一张图像。
在本申请实施例中,所述自动触发器模块3还包括:
请求子模块,用于当队列缓存中存入预定行数的rgb图像数据后,将请求指令拉高一个周期,通知所述存取器模块4开始写数据到所述存储器模块5;进一步的,自动触发器模块3控制存取器模块4进行一个读写操作,将rgb图像数据从缓存子模块的队列缓存中按队列读出,并按队列写入存储器模块5中,也就是说每个周期进行8行数据缓存和读写,16行数据也就是两个周期。请求指令被拉高一个周期后,可以处理三个周期的数据缓存和读写,其读写数据量为16bits*256*8*3,高于缓存子模块的最大缓存数据量64bits*1024。
通知子模块,用于当将一帧图像的rgb图像数据写入所述存储器模块5后,向处理器发送接收完成信号指令,并触发下一次指令发送;需要说明的是,尺寸处理(resize)后的图像总共有256行rgb图像数据,每次缓存8行数据后,自动触发器模块3控制存取器模块4将缓存内的图像数据读走,因此自动触发器模块3接收32次图像处理模块2的请求可将一帧图像的rgb数据写入存储区,并发送接收完成(receive_end)信号通知处理器模块1已接收完整一帧,此时,当处理器模块1收到接收完成(receive_end)指令后,向图像处理模块2发送图像处理器开始(_start)指令信号,当处理器模块1发出图像处理模块2开始指令信号后,再向存储器模块5读取rgb图像数据。
错误子模块,用于当图像处理模块2在接收数据过程中出现帧格式错误或者队列缓存满时,将图像处理模块2的错误指令(_error)拉低通知自动触发器模块3停止数据写入并复位,从起始地址将数据写入存储器模块5中,并触发下一次指令发送。
所述错误子模块当接收数据中出现错误时,可以通知所述自动触发器模块3停止数据写入,并将存储器模块5中的数据进行复位清除,从起始地址将数据写入存储器模块5,进行覆盖式写入,可以避免错误数据已写入存储器模块5的情况,保证了数据的有效性。
在本申请实施例中,所述自动触发器模块3与所述存取器模块4通过外围总线(apb_bus,全称Advanced Peripheral Bus)信号连接。
本申请实施例还提供一种计算机存储介质,其中,该计算机存储介质存储用于电子数据交换的计算机程序,该计算机程序使得计算机执行如上述方法实施例中记载的任何一种视频图像数据传输方法的部分或全部步骤。
本申请实施例还提供一种计算机程序产品,所述计算机程序产品包括存储了计算机程序的非瞬时性计算机可读存储介质,所述计算机程序可操作来使计算机执行如上述方法实施例中记载的任何一种视频图像数据传输方法的部分或全部步骤。
需要说明的是,对于前述的各方法实施例,为了简单描述,故将其都表述为一系列的动作组合,但是本领域技术人员应该知悉,本申请并不受所描述的动作顺序的限制,因为依据本申请,某些步骤可以采用其他顺序或者同时进行。其次,本领域技术人员也应该知悉,说明书中所描述的实施例均属于可选实施例,所涉及的动作和模块并不一定是本申请所必须的。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其他实施例的相关描述。
在本申请所提供的几个实施例中,应该理解到,所揭露的装置,可通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的
另外,在本申请各个实施例中的处理器、芯片可以集成在一个处理单元中,也可以是单独物理存在,也可以两个或两个以上硬件集成在一个单元中。计算机可读存储介质或计算机可读程序可以存储在一个计算机可读取存储器中。基于这样的理解,本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储器中,包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储器包括:U盘、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。
本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成,该程序可以存储于一计算机可读存储器中,存储器可以包括:闪存盘、只读存储器(英文:Read-Only Memory,简称:ROM)、随机存取器(英文:Random Access Memory,简称:RAM)、磁盘或光盘等。
以上对本申请实施例进行了详细介绍,本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的方法及其核心思想;同时,对于本领域的一般技术人员,依据本申请的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种视频图像数据传输方法,其特征在于,所述方法包括如下步骤:
S1、处理器发送第一指令后,图像处理器接收一帧初始图像数据;
S2、图像处理器对初始图像数据进行数据处理,获得一帧处理图像数据,自动触发器将处理图像数据存储到第一存储区,并触发处理器发送第二指令,控制处理器将存储到所述第一存储区的所述第一处理图像数据读走;
S3、处理器发送第二指令后,图像处理器接收下一帧初始图像数据;
S4、图像处理器对初始图像数据进行数据处理,获得一帧处理图像数据,自动触发器将处理图像数据存储到第二存储区,并触发处理器发送第一指令,控制处理器将存储到所述第二存储区的处理图像数据读走;
S5、循环执行步骤S1、S2、S3、S4到视频图像数据处理完成。
2.如权利要求1中所述的视频图像数据传输方法,其特征在于,处理器发送指令后,图像处理器接收一帧初始图像数据包括步骤:
处理器首先将图像处理器的开始指令拉高,图像处理器检测到上升沿后开始接收一帧新的初始图像数据。
3.如权利要求1所述的视频图像数据传输方法,其特征在于,所述图像处理器对初始图像数据进行数据处理包括步骤:
图像处理器将初始图像数据转换成rgb图像数据;
对所述rgb图像数据进行队列缓存。
4.如权利要求3所述的视频图像数据传输方法,其特征在于,自动触发器将处理图像数据存储到存储区,并触发处理器发送指令包括步骤:
当队列缓存中存入预定行数的rgb图像数据后,将请求指令拉高一个周期,通知自动触发器开始写数据到存储区;
当将一帧图像的rgb图像数据写入存储区后,向处理器发送接收完成信号指令,并触发下一次指令发送;
当图像处理器在接收数据过程中出现帧格式错误或者队列缓存满时,将错误信号指令拉低通知自动触发器停止数据写入并复位,从起始地址将数据写入存储区,并触发下一次指令发送。
5.一种视频图像数据传输系统,其特征在于,包括:
处理器模块,用于发送第一指令;
图像处理模块,用于在处理器模块发送第一指令后,接收一帧初始图像数据;
所述图像处理模块还用于对初始图像数据进行数据处理,获得一帧处理图像数据;
自动触发器模块及存储器模块,所述存储器模块包括:第一存储子模块及第二存储子模块;
所述自动触发器模块用于将处理图像数据存储到第一存储子模块,并触发所述处理器模块发送第二指令,所述处理器模块将存储到所述第一存储子模块中的所述第一处理图像数据读走;
所述处理器模块还用于发送第二指令;
所述图像处理模块还用于发送第二指令后,接收下一帧初始图像数据;
所述自动触发器模块还用于将处理图像数据存储到所述第二存储子模块,并触发所述处理器模块发送第一指令,所述图像处理模块接收下一帧初始图像数据,所述处理器模块将存储到所述第二存储子模块的处理图像数据读走;
存取器模块,所述自动触发器模块控制所述存取器模块从所述图像处理模块读取处理图像数据写入第一存储子模块或第二存储子模块。
6.如权利要求5所述的视频图像数据传输系统,其特征在于,所述图像处理模块包括:
rgb转换子模块,用于将初始图像数据转换成rgb图像数据;
缓存子模块,对所述rgb图像数据进行队列缓存。
7.如权利要求6所述的视频图像数据传输系统,其特征在于,所述自动触发器模块还包括:
请求子模块,用于当队列缓存中存入预定行数的rgb图像数据后,将请求指令拉高一个周期,通知所述存取器模块开始写数据到所述存储器模块;
通知子模块,用于当将一帧图像的rgb图像数据写入所述存储器模块后,向处理器发送接收完成信号指令,并触发下一次指令发送;
报错子模块,用于当图像处理模块在接收数据过程中出现帧格式错误或者队列缓存满时,将错误指令拉低通知自动触发器停止数据写入并复位,从起始地址将数据写入存储区,并触发下一次指令发送。
8.如权利要求5所述的视频图像数据传输系统,其特征在于,所述自动触发器模块与所述存取器模块通过外围总线信号连接。
9.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质存储用于电子数据交换的计算机程序,其中,所述计算机程序使得计算机执行如权利要求1-4中任意一项所述的方法。
10.一种计算机程序产品,其特征在于,所述计算机程序产品包括存储了计算机程序的非瞬时性计算机可读存储介质,所述计算机程序可操作来使计算机执行如权利要求1-4中任意一项所述的方法。
CN201880004395.9A 2018-09-07 2018-09-07 视频图像数据传输方法、系统及存储介质 Active CN110073653B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2018/104612 WO2020047843A1 (zh) 2018-09-07 2018-09-07 视频图像数据传输方法、系统、存储介质及程序产品

Publications (2)

Publication Number Publication Date
CN110073653A true CN110073653A (zh) 2019-07-30
CN110073653B CN110073653B (zh) 2021-01-12

Family

ID=67365312

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880004395.9A Active CN110073653B (zh) 2018-09-07 2018-09-07 视频图像数据传输方法、系统及存储介质

Country Status (2)

Country Link
CN (1) CN110073653B (zh)
WO (1) WO2020047843A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111710282A (zh) * 2020-07-02 2020-09-25 硅谷数模(苏州)半导体有限公司 时序控制器的控制方法、控制装置和数据传输系统
CN112272263A (zh) * 2020-09-28 2021-01-26 苏州浪潮智能科技有限公司 一种人工智能视频处理装置及方法
CN114415951A (zh) * 2022-01-04 2022-04-29 平头哥(杭州)半导体有限公司 图像数据访存单元、方法、加速单元及电子设备
CN114430448A (zh) * 2020-10-29 2022-05-03 西安诺瓦星云科技股份有限公司 校正数据传输方法、装置及系统和显示控制装置
WO2023169060A1 (zh) * 2022-03-11 2023-09-14 浙江宇视科技有限公司 图像数据处理方法及装置、存储介质

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113630586A (zh) * 2021-07-28 2021-11-09 英特灵达信息技术(深圳)有限公司 一种单光源全彩摄像机
CN114845156B (zh) * 2022-05-07 2024-03-19 珠海全志科技股份有限公司 基于共享缓存的视频处理方法、装置及系统
CN115191871B (zh) * 2022-06-07 2024-05-28 深圳市倍思科技有限公司 一种数据时间同步的方法、装置、清洁机器人及存储介质
CN117082228A (zh) * 2022-12-30 2023-11-17 惠州Tcl云创科技有限公司 3d图像显示方法、装置、介质及设备

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1450532A (zh) * 2002-03-29 2003-10-22 三洋电机株式会社 数据记录控制装置
CN1719889A (zh) * 2005-08-08 2006-01-11 北京中星微电子有限公司 实现视频逐行到隔行转换的装置和转换方法
CN1864405A (zh) * 2003-08-26 2006-11-15 日本金芯微电子科技有限公司 数据序列的采样保持方法、装置以及半导体集成电路
CN1921594A (zh) * 2005-08-25 2007-02-28 株式会社东芝 视频处理设备和视频处理方法
CN101296366A (zh) * 2007-04-28 2008-10-29 华为技术有限公司 数据管理方法和关联内容管理终端及系统
US20120275046A1 (en) * 2011-04-27 2012-11-01 Toshiba America Information Systems, Inc. Splitting a data stream between two storage media in a hybrid disk drive
CN103327265A (zh) * 2013-06-04 2013-09-25 浙江工业大学 一种基于fpga的四路视频合成方法及其装置
CN105577985A (zh) * 2015-12-29 2016-05-11 上海华力创通半导体有限公司 一种数字图像处理系统

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6549980B2 (en) * 2001-07-19 2003-04-15 Dell Pruducts L.P. Manufacturing process for software raid disk sets in a computer system
CN102340638B (zh) * 2010-07-27 2016-06-29 深圳艾科创新微电子有限公司 一种视频处理装置中并行处理数据的方法和装置
CN102201195A (zh) * 2010-09-30 2011-09-28 四川虹欧显示器件有限公司 用于等离子显示屏的图像处理系统及方法
CN104717433A (zh) * 2015-03-27 2015-06-17 电子科技大学 一种用于视频流信号处理系统的分布式传输装置
CN204481942U (zh) * 2015-03-27 2015-07-15 电子科技大学 一种用于视频流信号处理系统的分布式传输装置
CN107027069B (zh) * 2017-04-18 2018-06-15 西安万像电子科技有限公司 图像数据的处理方法、装置和系统、存储介质及处理器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1450532A (zh) * 2002-03-29 2003-10-22 三洋电机株式会社 数据记录控制装置
CN1864405A (zh) * 2003-08-26 2006-11-15 日本金芯微电子科技有限公司 数据序列的采样保持方法、装置以及半导体集成电路
CN1719889A (zh) * 2005-08-08 2006-01-11 北京中星微电子有限公司 实现视频逐行到隔行转换的装置和转换方法
CN1921594A (zh) * 2005-08-25 2007-02-28 株式会社东芝 视频处理设备和视频处理方法
CN101296366A (zh) * 2007-04-28 2008-10-29 华为技术有限公司 数据管理方法和关联内容管理终端及系统
US20120275046A1 (en) * 2011-04-27 2012-11-01 Toshiba America Information Systems, Inc. Splitting a data stream between two storage media in a hybrid disk drive
CN103327265A (zh) * 2013-06-04 2013-09-25 浙江工业大学 一种基于fpga的四路视频合成方法及其装置
CN105577985A (zh) * 2015-12-29 2016-05-11 上海华力创通半导体有限公司 一种数字图像处理系统

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111710282A (zh) * 2020-07-02 2020-09-25 硅谷数模(苏州)半导体有限公司 时序控制器的控制方法、控制装置和数据传输系统
CN111710282B (zh) * 2020-07-02 2023-04-07 硅谷数模(苏州)半导体股份有限公司 时序控制器的控制方法、控制装置和数据传输系统
CN112272263A (zh) * 2020-09-28 2021-01-26 苏州浪潮智能科技有限公司 一种人工智能视频处理装置及方法
CN114430448A (zh) * 2020-10-29 2022-05-03 西安诺瓦星云科技股份有限公司 校正数据传输方法、装置及系统和显示控制装置
CN114415951A (zh) * 2022-01-04 2022-04-29 平头哥(杭州)半导体有限公司 图像数据访存单元、方法、加速单元及电子设备
CN114415951B (zh) * 2022-01-04 2024-04-05 杭州中天微系统有限公司 图像数据访存单元、方法、加速单元及电子设备
WO2023169060A1 (zh) * 2022-03-11 2023-09-14 浙江宇视科技有限公司 图像数据处理方法及装置、存储介质

Also Published As

Publication number Publication date
CN110073653B (zh) 2021-01-12
WO2020047843A1 (zh) 2020-03-12

Similar Documents

Publication Publication Date Title
CN110073653A (zh) 视频图像数据传输方法、系统、存储介质及程序产品
WO2020156259A1 (zh) 内存管理方法、装置、移动终端及存储介质
CN111813713B (zh) 数据加速运算处理方法、装置及计算机可读存储介质
CN105430478B (zh) 一种网络视频缓冲播放方法、装置及电视机
WO2020034951A1 (zh) 利用前端编程语言优化图片懒加载的方法以及电子设备
CN107992271B (zh) 数据预读方法、装置、设备及计算机可读存储介质
CN108090003A (zh) 一种基于零拷贝的提升web服务器性能的方法、系统
CN111615692A (zh) 数据搬运方法、计算处理装置、设备及存储介质
WO2022227693A1 (zh) 用于命令分发的装置、方法、芯片、计算机设备及介质
CN108462825A (zh) 视频处理方法及装置
WO2023155698A1 (zh) 基于半虚拟化设备的数据处理方法、装置和系统
CN105988941B (zh) 缓存数据处理方法和装置
CN102750245B (zh) 报文接收方法、报文接收模块、装置及系统
CN108769684A (zh) 基于WebP图像压缩算法的图像处理方法以及装置
CN111918098A (zh) 视频处理方法、装置、电子设备、服务器及存储介质
WO2023169369A1 (zh) 一种行人重识别方法、系统、装置、设备及介质
CN114902181A (zh) Gpu包聚合系统
WO2023083064A1 (zh) 视频处理方法、装置、电子设备及可读存储介质
US20110283068A1 (en) Memory access apparatus and method
CN106776393B (zh) 一种无中断的串口数据接收方法和装置
CN116107635A (zh) 命令分发器、命令分发方法、调度器、芯片、板卡、设备
CN115981893A (zh) 消息队列任务处理方法、装置、服务器及存储介质
WO2019114044A1 (zh) 图像处理方法、装置、电子设备及计算机可读存储介质
CN109271538A (zh) 一种图片存储方法及相关设备
CN113055350B (zh) 数据传输方法、装置、设备及可读存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information

Inventor after: Gao Jiaqi

Inventor after: Niu Cuanyu

Inventor after: Cai Quanxiong

Inventor before: Xiao Mengqiu

CB03 Change of inventor or designer information
GR01 Patent grant
GR01 Patent grant