CN110048981B - 接收机的帧同步方法和装置 - Google Patents

接收机的帧同步方法和装置 Download PDF

Info

Publication number
CN110048981B
CN110048981B CN201910209742.8A CN201910209742A CN110048981B CN 110048981 B CN110048981 B CN 110048981B CN 201910209742 A CN201910209742 A CN 201910209742A CN 110048981 B CN110048981 B CN 110048981B
Authority
CN
China
Prior art keywords
frequency
signal
synchronized
unit
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910209742.8A
Other languages
English (en)
Other versions
CN110048981A (zh
Inventor
王军伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gaotuoxunda Beijing Microelectronics Co ltd
Original Assignee
Alto Beam (china) Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alto Beam (china) Inc filed Critical Alto Beam (china) Inc
Priority to CN201910209742.8A priority Critical patent/CN110048981B/zh
Publication of CN110048981A publication Critical patent/CN110048981A/zh
Application granted granted Critical
Publication of CN110048981B publication Critical patent/CN110048981B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2656—Frame synchronisation, e.g. packet synchronisation, time division duplex [TDD] switching point detection or subframe synchronisation

Abstract

本发明公开了一种接收机的帧同步方法和装置。其中，该方法包括：接收已知频率的输入信号，在输入信号的频率为第一频率的情况下，确定输入信号为待同步信号，其中，第一频率与帧同步电路的频率相同，在输入信号的频率为第二频率的情况下，对输入信号进行下采样，并确定下采样处理得到的信号为待同步信号，其中，第二频率是帧同步电路的频率的n倍，n>1，将待同步信号输入至帧同步电路，由帧同步电路对待同步信号进行帧同步处理。本发明解决了现有技术中接收机无法兼容多种带宽模式信号的接收，从而导致接收机的性能差的技术问题。

Description

接收机的帧同步方法和装置
技术领域
本发明涉及数字信息传输技术领域，具体而言，涉及一种接收机的帧同步方法和装置。
背景技术
在数字广播系统或交互式数字信息传输系统中，数字接收机系统设计的优劣直接关系到数字信息系统的性能和成本。802.11n标准在与802.11、802.11b、802.11a、802.11g等标准兼容的基础上，又具有许多新的特征。在物理层上，802.11n标准不但兼容以前标准20MHz带宽模式(CH_OFF_20)的直接扩频序列制式(Direct Sequence Spread Spectrum，DSSS)和正交频分复用制式(Orthogonal Frequency Division Multiplexing，OFDM)，又增加了40MHz带宽模式。而40MHz带宽模式又分为上边带模式(CH_OFF_20U)、下边带模式(CH_OFF_20L)、全带宽模式(CH_OFF_40)，这三种模式的基带速率数据统称为“全带宽数据”。同时，802.11n物理层也新增了多输入多输出(Multiple-Input Multiple-output，MIMO)、空时编码(Space-time block coding，STBC)、short-GI、波束成型(beamforming)等特征。
对于802.11n的OFDM制式信号，其物理帧格式又分为三种：和以前标准完全兼容的Legacy格式、帧头部分和以前标准兼容的HT-mixed格式、全新帧格式HT-greenfield，且这三种帧格式都具有20MHz带宽和40MHz带宽模式。除OFDM制式外，802.11n的DSSS制式信号也具有20MHz和40MHz带宽模式。对于接收机来说，除20MHz带宽和40MHz带宽模式以及40MHz带宽的主边带位置信息事先已知外，其它信息全为未知。
对于无线信号接收机来说，无线信号帧的同步功能模块将直接决定着接收机的整体性能，因为同步功能模块是实现接收机后续信号处理功能链路的基础。802.11n接收机的同步功能模块电路将完成无线信号帧的检测、去直流、自动功率调整、粗载波频偏估计与补偿、粗符号定时同步、精载波频偏估计于补偿、精符号定时同步等功能。由于802.11n中信号在40MHz带宽时又有多种带宽模式，其接收机必须满足各种带宽模式信号的接收，而作为接收机数字链路最前端的同步功能模块就显得尤为重要，直接决定着接收机的性能和成本。
针对现有技术中接收机无法兼容多种带宽模式信号的接收，从而导致接收机的性能差的技术问题，目前尚未提出有效的解决方案。
发明内容
本发明实施例提供了一种接收机的帧同步方法和装置，以至少解决现有技术中接收机无法兼容多种带宽模式信号的接收，从而导致接收机的性能差的技术问题。
根据本发明实施例的一个方面，提供了一种接收机的帧同步方法，包括：接收已知频率的输入信号；在输入信号的频率为第一频率的情况下，确定输入信号为待同步信号，其中，第一频率与帧同步电路的频率相同；在输入信号的频率为第二频率的情况下，对输入信号进行下采样，并确定下采样处理得到的信号为待同步信号，其中，第二频率是帧同步电路的频率的n倍，n>1；将待同步信号输入至帧同步电路，由帧同步电路对待同步信号进行帧同步处理。
进一步地，在输入信号的频率为第二频率的情况下，对输入信号进行下采样，上述方法包括：对输入信号进行滤波处理，得到输入信号的主边带数据；将主边带数据进行下采样。
进一步地，在输入信号的频率为第一频率的情况下，将待同步信号输入至帧同步电路，由帧同步电路对待同步信号进行帧同步处理，包括：对待同步信号进行直流偏置估计，得到待同步信号的直流偏置；根据直流偏置对待同步信号进行自相关处理；根据直流偏置对主边带数据进行功率估计，得到第一功率估计结果；根据第一功率估计结果对待同步信号进行功率调整后，进行符号定时同步处理。
进一步地，在输入信号的频率为第二频率的情况下，将待同步信号输入至帧同步电路，由帧同步电路对待同步信号进行帧同步处理，包括：对主边带数据进行直流偏置估计，得到待同步信号的直流偏置；根据直流偏置对主边带信号进行自相关处理；根据直流偏置对主边带数据进行功率估计，得到第二功率估计结果；根据第二功率估计结果对主边带信号进行功率调整，得到第一功率调整结果；对第一功率调整结果进行第一变频，得到零中频的主边带信号；对零中频的主边带信号进行频偏补偿后，进行符号定时同步处理。
进一步地，在将待同步信号输入至帧同步电路，由帧同步电路对待同步信号进行帧同步处理之前，上述方法包括：对主边带数据进行第二变频，得到零中频的主边带信号。
进一步地，在输入信号的频率为第二频率的情况下，将待同步信号输入至帧同步电路，由帧同步电路对待同步信号进行帧同步处理，包括：对零中频的主边带信号进行第三变频，得到低中频的主边带信号；对低中频的主边带信号进行直流偏置估计，得到待同步信号的直流偏置；根据零中频的主边带信号的直流偏置对主边带信号进行自相关处理；根据直流偏置对零中频的主边带数据进行功率估计，得到第三功率估计结果；根据第三功率估计结果对零中频的主边带信号进行功率调整，得到第二功率调整结果；对第二功率调整结果进行频偏补偿后，进行符号定时同步处理。
进一步地，在输入信号的频率为第二频率的情况下，上述方法还包括：根据直流偏置对输入信号进行功率估计，得到第三功率估计结果；根据第三功率估计结果对输入信号进行功率调整，得到第三功率调整结果；对第三功率调整结果进行频偏补偿，得到第二频率的输入信号的基带数据。
进一步地，根据直流偏置对输入信号进行功率估计，得到第三功率估计结果，包括：对输入信号进行下采样，得到下采样后的输入信号；对下采样后的输入信号进行功率估计，得到第三功率估计结果。
进一步地，输入信号为多路输入信号，待同步信号为多路待同步信号，其中，根据直流偏置对输入信号进行自相关处理，包括：根据直流偏置对合并后的多路待同步信号进行自相关处理；对零中频的主边带信号进行频偏补偿后，进行符号定时同步处理，包括：对多路待同步信号对应的多路零中频的主边带信号进行频偏补偿后，对多路频偏补偿的结果进行合并，并对合并结果进行符号定时同步处理。
根据本发明实施例的另一方面，还提供了一种接收机的帧同步装置，包括：第一开关，第一开关包括第一档位和第二档位，第一档位使输入端与帧同步单元导通，第二档位使输入端与第一下采样单元导通；第一开关在输入信号的频率为第一频率的情况下，置于第一档位，在输入信号的频率为第二频率的情况下，置于第二档位，其中，第一频率与帧同步电路的频率相同，第二频率是帧同步电路的频率的n倍，n>1；第一下采样单元，用于接收第二频率的输入信号，在输入信号的频率为第二频率的情况下，对输入信号进行下采样；帧同步单元，与输入端或第一下采样单元相连，用于确定第一频率的输入信号，或下采样后的第二频率的输入信号为待同步信号，并对待同步信号进行帧同步处理。
进一步地，上述装置还包括：滤波器，连接于第二档位和第一下采样单元之间，用于对输入信号进行滤波处理，得到输入信号的主边带数据。
进一步地，上述装置还包括：第一存储器，与第一下采样单元相连，用于存储下采样处理得到的信号；第一存储器还通过第一档位与输入端相连，用于存储所第一频率的输入信号。
进一步地，上述帧同步单元包括：第一直流偏置估计单元，与第一存储器相连，用于从第一存储器处获取待同步信号，并对待同步信号进行直流偏置估计，得到待同步信号的直流偏置；第一自相关帧检测和频偏估计单元，与第一存储器相连，用于第一存储器处获取待同步信号，并根据直流偏置对待同步信号进行自相关处理；第一功率估计单元，与第一存储器相连，用于从第一存储器处获取待同步信号，并对待同步信号进行功率估计，得到第一功率估计结果；第一功率调整单元，分别与第一存储器和第一功率估计单元相连，用于根据第一功率估计结果对待同步信号进行功率调整，得到第一功率调整结果；第一变频单元，与第一功率调整单元相连，用于对第一功率调整结果进行第一变频，得到零中频的待同步信号；第一频偏补偿单元，分别与第一自相关帧检测和第一变频单元相连，用于对零中频的待同步信号进行频偏补偿；第一符号定时同步单元，与第一频偏补偿单元相连，用于对频偏补偿后的待同步信号进行符号定时同步处理；第二开关，第二开关包括第一档位和第二档位，在输入信号的频率为第一频率的情况下，第二开关的第一档位闭合，将第一功率调整单元与第一频偏补偿单元连接，在输入信号的频率为第二频率的情况下，第二开关的第二档位闭合，将第一功率调整单元与第一变频单元连接。
进一步地，上述装置还包括：第二变频单元，连接在第一下采样单元和帧同步单元之间，用于对主边带数据进行第二变频，得到零中频的主边带信号。
进一步地，上述帧同步单元包括：第三变频单元，与第一存储器相连，用于在输入信号的频率为第一频率的情况下，对待同步信号进行第三变频，得到低中频的主边带信号；第二直流偏置估计单元，用于从第一存储器处获取待同步信号，或从第三变频单元获取低中频的主边带信号，并对待同步信号或低中频的主边带信号进行直流偏置估计，得到待同步信号的直流偏置；第二自相关帧检测和频偏估计单元，与第一存储器相连，用于从第一存储器处获取待同步信号，并根据直流偏置对待同步信号进行自相关处理；第二功率估计单元，与第一存储器相连，用于从第一存储器处获取待同步信号，并对待同步信号进行功率估计，得到第二功率估计结果；第二功率调整单元，分别与第一存储器和第二功率估计单元相连，用于根据第二功率估计结果对待同步信号进行功率调整，得到第二功率调整结果；第二频偏补偿单元，分别与第二自相关帧检测和第一变频单元相连，用于对零中频的主边带信号进行频偏补偿；第二符号定时同步单元，与第二频偏补偿单元相连，用于对频偏补偿后的待同步信号进行符号定时同步处理；第三开关，第三开关包括第一档位和第二档位，在输入信号的频率为第一频率的情况下，第三开关的第一档位闭合，将第一存储器与第二直流偏置估计单元连接，在输入信号的频率为第二频率的情况下，第三开关的第二档位闭合，将第一存储器与第三变频单元连接。
进一步地，上述装置还包括：第二存储器，通过第二档位与输入端相连，用于存储第二频率的输入信号；第三功率估计单元，分别与第二存储器和第一直流偏置估计单元相连，用于根据直流偏置对输入信号进行功率估计，得到第三功率估计结果；第三功率调整单元，分别与第二存储器和第三功率估计单元相连，用于根据第三功率估计结果对输入信号进行功率调整，得到第三功率调整结果；第三频偏补偿单元，分别与第一自相关帧检测和频偏估计单元和第三功率调整单元相连，用于对第三功率调整结果进行频偏补偿，得到第二频率的输入信号的基带数据。
进一步地，上述装置还包括：第二下采样单元，连接于第二存储器和第三功率估计单元之间，用于对输入信号进行下采样，得到采样后的输入信号。
根据本发明实施例的另一方面，还提供了一种存储介质，存储介质包括存储的程序，其中，在程序运行时控制存储介质所在设备执行上述任意一种接收机的帧同步方法。
根据本发明实施例的另一方面，还提供了一种处理器，处理器用于运行程序，其中，程序运行时执行上述任意一种接收机的帧同步方法。
在本发明实施例中，接收已知频率的输入信号，在输入信号的频率为第一频率的情况下，确定输入信号为待同步信号，其中，第一频率与帧同步电路的频率相同，在输入信号的频率为第二频率的情况下，对输入信号进行下采样，并确定下采样处理得到的信号为待同步信号，其中，第二频率是帧同步电路的频率的n倍，n>1，将待同步信号输入至帧同步电路，由帧同步电路对待同步信号进行帧同步处理。与现有技术相比，本发明通过下采样处理输入信号的方式，达到了同时兼容802.11n的20MHz带宽模式和三种40MHz带宽模式信号的接收机帧同步的目的，能够在20MHz基带采样速率下实现对三种40MHz带宽模式信号的帧同步功能，同时又兼容20MHz带宽模式信号的帧同步，对三种40MHz带宽信号的带宽模式检测方法简单高效，进而解决了现有技术中接收机无法兼容多种带宽模式信号的接收，从而导致接收机的性能差的技术问题。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是根据本申请实施例的一种可选的接收机的帧同步方法的流程图；
图2是根据本申请实施例的一种可选的802.11n中OFDM信号的帧结构示意图；
图3是根据本申请实施例的一种可选的802.11n接收机帧同步电路结构框图；
图4是根据本申请实施例的另一种可选的802.11n接收机帧同步电路结构框图；
图5是根据本申请实施例的信号带宽为40MHz时的频谱示意图；
图6是根据本申请实施例的Hilbert滤波器的幅频响应和相频响应图；
图7是根据本申请实施例的另一种可选的802.11n接收机帧同步电路结构框图；
图8是根据本申请实施例的一种可选的两个接收天线的802.11n接收机帧同步电路结构框图；以及
图9是根据本申请实施例的一种可选的接收机的帧同步装置的结构图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
实施例1
根据本发明实施例，提供了一种接收机的帧同步的方法实施例，需要说明的是，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
图1是根据本发明实施例的接收机的帧同步方法，如图1所示，该方法包括如下步骤：
步骤S102，接收已知频率的输入信号。
一种可选方案中，上述输入信号可以为20MHz带宽模式信号，也可以为40MHz带宽模式信号。
需要说明的是，802.11n接收机事先已知当前工作带宽为20MHz或40MHz，除知道40MHz信号的主边带设置外，并不知当前信号具体为上边带模式、下边带模式、全带宽模式这三种40MHz带宽模式中的哪一种。
步骤S104，在输入信号的频率为第一频率的情况下，确定输入信号为待同步信号，其中，第一频率与帧同步电路的频率相同。
一种可选方案中，上述第一频率可以为20MHz带宽，由于输入信号的频率与帧同步电路的频率相同，所以不需要对输入信号进行预处理，直接确定其为待同步信号，进入同步环节。
步骤S106，在输入信号的频率为第二频率的情况下，对输入信号进行下采样，并确定下采样处理得到的信号为待同步信号，其中，第二频率是帧同步电路的频率的n倍，n>1；
一种可选方案中，上述第二频率可以为40MHz带宽，由于输入信号的频率与帧同步电路的频率不同，所以需要对输入信号进行预处理，即进行下采样操作，将经过下采样处理得到的信号确定为待同步信号，随后进入同步环节。
步骤S108，将待同步信号输入至帧同步电路，由帧同步电路对待同步信号进行帧同步处理。
需要说明的是，图2是根据本申请实施例的一种可选的802.11n中OFDM信号的帧结构示意图。基带信号帧头的STF部分由10个相同的子字段构成，之后为LTF字段。如果其OFDM符号长度为N，则STF字段和LTF字段长度都为5N/2，每个STF子字段STFi，1≤i≤10有N/4个基带数据点，LTF CP有N/2的基带数据点，LTF1和LTF2为完全相同的两个长度为N的OFDM符号。帧头之后的SIG CP长度为N/4，SIG符号长度为N。对于40MHz带宽模式N＝128，2MHz带宽模式N＝64。
基于本申请上述实施例提供的方案，接收已知频率的输入信号，在输入信号的频率为第一频率的情况下，确定输入信号为待同步信号，其中，第一频率与帧同步电路的频率相同，在输入信号的频率为第二频率的情况下，对输入信号进行下采样，并确定下采样处理得到的信号为待同步信号，其中，第二频率是帧同步电路的频率的n倍，n>1，将待同步信号输入至帧同步电路，由帧同步电路对待同步信号进行帧同步处理。本申请通过下采样处理输入信号的方式，达到了接收机同时兼容802.11n的20MHz带宽模式和40MHz带宽模式信号的接收机帧同步的目的，解决了现有技术中接收机无法兼容多种带宽模式信号的接收，从而导致接收机的性能差的技术问题。
可选地，在输入信号的频率为第二频率的情况下，对输入信号进行下采样，包括：对输入信号进行滤波处理，得到输入信号的主边带数据；将主边带数据进行下采样。
一种可选方案中，上述滤波处理可以使用Hilbert滤波器。
图3是根据本申请实施例的一种可选的802.11n接收机帧同步电路结构框图。如图3所示，虚线框内的功能模块仅工作于40MHz带宽模式，而其余部分则工作于20MHz和40MHz带宽模式。如果当前为40MHz模式，则基带信号在进入存储器1的同时另一路经过Hilbert滤波器，Hilbert滤波器输出的主边带信号经过2抽1后送入存储器2。
可选地，在输入信号的频率为第一频率的情况下，将待同步信号输入至帧同步电路，由帧同步电路对待同步信号进行帧同步处理，包括：对待同步信号进行直流偏置估计，得到待同步信号的直流偏置；根据直流偏置对待同步信号进行自相关处理；根据直流偏置对主边带数据进行功率估计，得到第一功率估计结果；根据第一功率估计结果对待同步信号进行功率调整后，进行符号定时同步处理。
图4是根据本申请实施例的另一种可选的802.11n接收机帧同步电路结构框图，在一种可选的实施例中，如果接收机当前工作于20MHz带宽模式，存储器2中的主边带数据利用20MHz带宽模式时的同步电路进行帧同步处理，则信号直接进入存储器2，自相关帧检测和频偏估计电路、直流分量估计(DC估计)电路、功率估计2电路、数字自动增益控制(Digital Automatic Gain Control，DAGC)2电路、频偏补偿2以及符号定时同步电路等都对该20MHz零中频信号进行处理。由于输入信号为20MHz带宽模式信号，因此图4中的开关连接至“20MHz”档位，无需进行变频处理，经过频偏补偿2电路处理后，直接输入至符号定时同步电路，进行帧同步处理。
可选地，在输入信号的频率为第二频率的情况下，将待同步信号输入至帧同步电路，由所述帧同步电路对所述待同步信号进行帧同步处理，包括：对主边带数据进行直流偏置估计，得到待同步信号的直流偏置；根据直流偏置对主边带信号进行自相关处理；根据直流偏置对主边带数据进行功率估计，得到第二功率估计结果；根据第二功率估计结果对主边带信号进行功率调整，得到第一功率调整结果；对所述第一功率调整结果进行第一变频，得到零中频的主边带信号；对零中频的主边带信号进行频偏补偿后，进行符号定时同步处理。
如图4所示，如果当前为40MHz模式，将帧同步电路获得的直流偏置估计值输出，以用于存储器1中的全带宽数据的去除直流偏置。频偏补偿1利用帧同步电路输出的载波频偏(Carrier Frequency Offset，CFO)估计值对全带宽数据进行载波频偏补偿。而存储器1中的全带宽数据需要单独的功率估计和DAGC1，以使接收机后续处理链路所需的数据满足功率要求。
上述步骤在进行符号同步之前，对第一功率调整结果进行了第一变频，第一变频的方式可以是，对主边带信号数据点乘以(-1)n即可得到其零中频信号。
图4中，如果当前为40MHz模式，则基带信号在进入存储器1的同时另一路经过Hilbert滤波器，滤波器输出的主边带信号如图5所示，经过两倍下采样得到20MHz速率的主边带数据，并送入存储器2。自相关帧检测和频偏估计电路使用存储器2中的主边带数据，根据帧头的结构对其做自相关操作，进行帧检测、粗同步以及载波频偏估计。
图6为Hilbert滤波器的幅频响应和相频响应图，假设40MHz全带宽数据r(t)的频域数据为
R(w)＝a(w-m)+jb(w-m)+c(wm)+jd(wm)+D，0＜w≤π (1)
其中a(w-m)+jb(w-m)为频域负半轴上的数据，c(wm)+jd(wm)为频域正半轴上的数据，D为直流偏置。则Hilbert滤波器输出rHilbert(t)对应的频域数据为
RHilbert(w)＝j[a(w-m)+jb(w-m)]-j[c(wm)+jd(wm)]+α·D，0≤α＜1 (2)
上边带和下边带时域数据为rh(t)和rl(t)
rh(t)＝[r(t)-j·rHilbert(t)]/2 (3)
rl(t)＝[r(t)+j·rHilbert(t)]/2 (4)
对应的频域数据为
Figure BDA0002000105330000091
Figure BDA0002000105330000092
上边各式中的α表示Hilbert滤波器对全带宽数据中直流分量D的滤除效应，由此可见，当直流偏置不太大时，Hilbert能够完全滤除直流偏置，此时α＝0，上边带和下边带数据中的直流分量分别为全带宽数据中直流分量的一半。但当直流偏置D很大时，Hilbert不能完全滤除直流偏置，α＞0，两个边带数据中的直流分量分别
Figure BDA0002000105330000093
和
Figure BDA0002000105330000094
因此，需要直流估计电路则对存储器2中的主边带数据进行直流估计，该估计值可用于去除主边带数据和全带宽数据的直流分量，也可以用来去除自相关结果和功率估计(功率估计1和功率估计2)中的直流分量(若全带宽数据的直流分量过大，可使用全带宽数据直接估计其对应的直流分量)。功率估计2对主边带信号进行功率估计，并由数字自动增益控制2对主边带信号做功率调整。
因为主边带信号具有10MHz的正频偏或负频偏，如果使用主边带STF字段或LTF字段和本地数据符号做互相关进行符号定时同步，则需要把主边带信号进行变频得到零中频的主边带信号。因为e±j2π·n·10/40＝e±jn·π/2，所以对主边带信号数据点乘以(-1)n即可得到其零中频信号。
若全带宽数据具有Δf的载波频偏，则主边带信号也具有相同的载波频偏。当接收信号主边带进行自相关操作时(假定此时上边带为主边带)，
Figure BDA0002000105330000101
无论是STF字段的自相关或LTF字段的自相关，其长度为M均为2的整数倍。所以有：
Figure BDA0002000105330000102
Figure BDA0002000105330000103
可见，利用主边带估计出的载波频偏并不受主边带10MHz的固有频偏的影响，可直接用于全带宽数据的载波频偏补偿。
可选地，在将待同步信号输入至帧同步电路，由帧同步电路对待同步信号进行帧同步处理之前，上述方法包括：对主边带数据进行第二变频，得到零中频的主边带信号。
图7是根据本申请实施例的另一种可选的802.11n接收机帧同步电路结构框图，即在主边带信号进入存储器2之前就进行变频，成为零中频信号。
可选地，在输入信号的频率为第二频率的情况下，将待同步信号输入至帧同步电路，由帧同步电路对待同步信号进行帧同步处理，包括：对零中频的主边带信号进行第三变频，得到低中频的主边带信号；对低中频的主边带信号进行直流偏置估计，得到待同步信号的直流偏置；根据零中频的主边带信号的直流偏置对主边带信号进行自相关处理；根据直流偏置对零中频的主边带数据进行功率估计，得到第三功率估计结果；根据第三功率估计结果对零中频的主边带信号进行功率调整，得到第二功率调整结果；对第二功率调整结果进行频偏补偿后，进行符号定时同步处理。
具体的，上述第三变频用于将零中频主边带数据再变频为10MHz(或-10MHz)的低中频信号，这样才能得到与全带宽数据中直流分量匹配的直流分量值。
仍结合图7所示，如果在主边带信号进入存储器2之前就进行变频，成为零中频信号，则其它操作都如图4中的方案相同，只是在进行直流分量估计时应把零中频主边带数据再变频为10MHz(或-10MHz)的低中频信号，这样才能得到与全带宽数据中直流分量匹配的直流分量值。由于存储器2中的数据已经是零中频数据，所以在进行符号定时同步前不需再进行变频操作。
可选地，在输入信号的频率为第二频率的情况下，上述方法还包括：根据直流偏置对输入信号进行功率估计，得到第三功率估计结果；根据第三功率估计结果对输入信号进行功率调整，得到第三功率调整结果；对第三功率调整结果进行频偏补偿，得到第二频率的输入信号的基带数据。
仍结合图7所示，对功率调整后的零中频主边带信号进行载波频偏补偿后，即可进行符号定时同步操作(变频操作也可以置于DAGC2前，或者置于频偏补偿2之后)。可以通过功率估计1电路直接对存储器1中的40MHz全带宽数据进行功率估计，并去除其中的DC分量。DGAC1使用功率估计1电路的结果对存储器1中的全带宽数据进行功率调整，之后通过频偏补偿1电路对全带宽数据做载波频偏调整。
可选地，根据直流偏置对输入信号进行功率估计，得到第三功率估计结果，包括：对输入信号进行下采样，得到下采样后的输入信号；对下采样后的输入信号进行功率估计，得到第三功率估计结果。
仍结合图7所示，对功率调整后的零中频主边带信号进行载波频偏补偿后，即可进行符号定时同步操作(变频操作也可以置于DAGC2前，或者置于频偏补偿2之后)。而存储器1中的全带宽数据可以通过2抽1电路(即2倍降采样电路)进行功率估计，并去除其中的DC分量。DGAC1使用功率估计1的结果对全带宽数据进行功率调整，之后通过频偏补偿1电路对全带宽数据做载波频偏调整。
可选地，输入信号为多路输入信号，待同步信号为多路待同步信号，其中，根据直流偏置对输入信号进行自相关处理，包括：根据直流偏置对合并后的多路待同步信号进行自相关处理；对零中频的主边带信号进行频偏补偿后，进行符号定时同步处理，包括：对多路待同步信号对应的多路零中频的主边带信号进行频偏补偿后，对多路频偏补偿的结果进行合并，并对合并结果进行符号定时同步处理。
以多路待同步信号为两路输入信号为例进行说明，图8是根据本申请实施例的一种可选的具有两个接收天线的802.11n接收机帧同步电路结构框图。在40MHz带宽模式时，两路基带接收信号缓存于存储器1，同时Hilbert滤波器输出的两路主边带信号经过两倍下采样后缓存于存储器2中。存储器2中的两路主边带信号合并后用于自相关帧检测和载波频偏估计，因为接收机的两路前端接收电路由同一时钟驱动，所以两路接收信号的载波频偏相同，可以用合并后的信号进行载波频偏估计。由于两路前端接收电路电气特性可能稍有不同，会导致其接收信号的直流偏置有所区别，且两路接收信号的功率通常不同，所以需要对两路主边带信号进行DC估计和功率估计。估计出的两路DC值用于自相关帧检测和载波频偏估计模块，以去除其对应的直流分量，同时用于去除两个存储器中数据的直流偏置。两路主边带数据经DAGC2的功率调整、变频处理和频偏补偿后合并，对合并后的数据做符号定时同步处理完成帧同步。而存储器1中的全带宽基带数据使用主边带信息得到的DC估计值进行去直流操作，并经功率估计和DAGC1的功率调整后完成载波频偏处理。
当工作于20MHz带宽模式时，图8中左侧虚线框内仅工作于40MHz带宽模式。仅有右侧电路以20MHz速率完成两路接收信号的帧同步处理操作。
需要说明的是，对于所有多于两个接收天线的802.11n接收机，其接收信号的帧同步电路架构与图8相同，信号通路由两路变为多路。
通过上述方案，接收已知频率的输入信号，在输入信号的频率为第一频率的情况下，确定输入信号为待同步信号，其中，第一频率与帧同步电路的频率相同，在输入信号的频率为第二频率的情况下，对输入信号进行下采样，并确定下采样处理得到的信号为待同步信号，其中，第二频率是帧同步电路的频率的n倍，n>1，将待同步信号输入至帧同步电路，由帧同步电路对待同步信号进行帧同步处理。本申请通过下采样处理输入信号的方式，达到了同时兼容802.11n的20MHz带宽模式和三种40MHz带宽模式信号的接收机帧同步的目的，能够在20MHz基带采样速率下实现对三种40MHz带宽模式信号的帧同步功能，同时又兼容20MHz带宽模式信号的帧同步，对三种40MHz带宽信号的带宽模式检测方法简单高效，进而解决了现有技术中接收机无法兼容多种带宽模式信号的接收，从而导致接收机的性能差技术问题。
实施例2
根据本发明实施例，还提供了一种接收机的帧同步装置，如图9所示，该装置包括：第一开关902、第一下采样单元904和帧同步单元906。
其中，第一开关902包括第一档位和第二档位，第一档位使输入端与帧同步单元导通，第二档位使输入端与第一下采样单元导通；第一开关在输入信号的频率为第一频率的情况下，置于第一档位，在输入信号的频率为第二频率的情况下，置于第二档位，其中，第一频率与帧同步电路的频率相同，第二频率是帧同步电路的频率的n倍，n>1。
一种可选方案中，上述第一开关可以为单刀双掷开关，也可以为二选一模拟开关。上述第一频率可以为20MHz带宽，上述第二频率可以为40MHz带宽。
结合附图3，第一下采样单元可以为2抽1电路，帧同步单元可以为20MHz带宽模式帧同步电路。
第一下采样单元904，用于接收第二频率的输入信号，在输入信号的频率为第二频率的情况下，对输入信号进行下采样。
第一开关具有两个档位，当输入信号的频率为40MHz时，将第一开关置于第二档位，使输入端与第一下采样单元导通，以便对输入信号进行才采样。
帧同步单元906，与输入端或第一下采样单元相连，用于确定第一频率的输入信号，或下采样后的第二频率的输入信号为待同步信号，并对待同步信号进行帧同步处理。
当输入信号的频率为20MHz时，或经过下采样后为20MHz的信号时，将第一开关置于第一档位，使输入端与帧同步单元导通，对进入帧同步单元的信号进行帧同步处理。
可选地，上述装置还包括：滤波器，连接于第二档位和第一下采样单元之间，用于对输入信号进行滤波处理，得到输入信号的主边带数据。
一种可选方案中，上述滤波器可以为Hilbert滤波器。滤波器连接于单刀双掷开关的第二端和2抽1电路之间，用于对40MHz带宽信号进行滤波处理，得到输入信号的主边带数据。
可选地，上述装置还包括：第一存储器，与第一下采样单元相连，用于存储下采样处理得到的信号；第一存储器还通过第一档位与输入端相连，用于存储第一频率的输入信号。
结合图3所示，第一存储器用存储器2表示，与第一下采样单元相连。
可选地，上述帧同步单元包括：第一直流偏置估计单元，与第一存储器相连，用于从第一存储器处获取待同步信号，并对待同步信号进行直流偏置估计，得到待同步信号的直流偏置；第一自相关帧检测和频偏估计单元，与第一存储器相连，用于第一存储器处获取待同步信号，并根据直流偏置对待同步信号进行自相关处理；第一功率估计单元，与第一存储器相连，用于从第一存储器处获取待同步信号，并对待同步信号进行功率估计，得到第一功率估计结果；第一功率调整单元，分别与第一存储器和第一功率估计单元相连，用于根据第一功率估计结果对待同步信号进行功率调整，得到第一功率调整结果；第一变频单元，与第一功率调整单元相连，用于对第一功率调整结果进行第一变频，得到零中频的待同步信号；第一频偏补偿单元，分别与第一自相关帧检测和第一变频单元相连，用于对零中频的待同步信号进行频偏补偿；第一符号定时同步单元，与第一频偏补偿单元相连，用于对频偏补偿后的待同步信号进行符号定时同步处理；第二开关，第二开关包括第一档位和第二档位，在输入信号的频率为第一频率的情况下，第二开关的第一档位闭合，将第一功率调整单元与第一频偏补偿单元连接，在输入信号的频率为第二频率的情况下，第二开关的第二档位闭合，将第一功率调整单元与第一变频单元连接。
一种可选方案中，上述第一功率调整单元可以为数字自动增益控制电路。上述第二开关可以为单刀双掷开关，也可以为二选一模拟开关。上述第一变频单元可以由(-1)n电路来实现。
结合图4所示，DC估计单元与存储器2相连，用于从存储器2处获取待同步信号，并对待同步信号进行直流偏置估计，得到待同步信号的直流偏置；自相关帧检测和频偏估计单元与存储器2相连，用于从存储器2处获取待同步信号，并根据直流偏置对待同步信号进行自相关处理；功率估计2与存储器2相连，用于从存储器2处获取待同步信号，并对待同步信号进行功率估计，得到第一功率估计结果；DAGC2分别与存储器2和功率估计2相连，用于根据第一功率估计结果对待同步信号进行功率调整，得到第一功率调整结果；(-1)n与DAGC2相连，用于对第一功率调整结果进行第一变频，得到零中频的待同步信号；频偏补偿2分别与第一自相关帧检测和(-1)n相连，用于对零中频的待同步信号进行频偏补偿；符号定时同步单元与频偏补偿2相连，用于对频偏补偿后的待同步信号进行符号定时同步处理。
第二开关同样包括两个档位，在输入信号的频率为20MHz时，第二开关的第一档位闭合，将DAGC2与频偏补偿2直接连接，在输入信号的频率为40MHz时，第二开关的第二档位闭合，将DAGC2与(-1)n连接。
可选地，上述装置还包括：第二变频单元，连接在第一下采样单元和帧同步单元之间，用于对主边带数据进行第二变频，得到零中频的主边带信号。
一种可选方案中，上述第二变频单元也可以由(-1)n电路来实现。
如图7所示，变频单元(-1)n连接于2抽1电路和帧同步单元之间，用于对主边带数据进行第二变频，得到零中频的主边带信号。
可选地，上述帧同步单元包括：第三变频单元，与第一存储器相连，用于在输入信号的频率为第一频率的情况下，对待同步信号进行第三变频，得到低中频的主边带信号；第二直流偏置估计单元，用于从第一存储器处获取待同步信号，或从第三变频单元获取低中频的主边带信号，并对待同步信号或低中频的主边带信号进行直流偏置估计，得到待同步信号的直流偏置；第二自相关帧检测和频偏估计单元，与第一存储器相连，用于从第一存储器处获取待同步信号，并根据直流偏置对待同步信号进行自相关处理；第二功率估计单元，与第一存储器相连，用于从第一存储器处获取待同步信号，并对待同步信号进行功率估计，得到第二功率估计结果；第二功率调整单元，分别与第一存储器和第二功率估计单元相连，用于根据第二功率估计结果对待同步信号进行功率调整，得到第二功率调整结果；第二频偏补偿单元，分别与第二自相关帧检测和第一变频单元相连，用于对零中频的主边带信号进行频偏补偿；第二符号定时同步单元，与第二频偏补偿单元相连，用于对频偏补偿后的待同步信号进行符号定时同步处理；第三开关，第三开关包括第一档位和第二档位，在输入信号的频率为第一频率的情况下，第三开关的第一档位闭合，将第一存储器与第二直流偏置估计单元连接，在输入信号的频率为第二频率的情况下，第三开关的第二档位闭合，将第一存储器与第三变频单元连接。
一种可选方案中，上述第二功率调整单元可以为数字自动增益控制电路。上述第三开关可以为单刀双掷开关，也可以为二选一模拟开关。上述第三变频单元可以由(-1)n电路来实现。
如图7所示，帧同步单元还包括与存储器2相连的(-1)n变频单元，用于在输入信号的频率为20MHz的情况下，对待同步信号进行第三变频，得到低中频的主边带信号；DC估计单元，用于从存储器2处获取待同步信号，或从(-1)n变频单元获取低中频的主边带信号，并对待同步信号或低中频的主边带信号进行直流偏置估计，得到待同步信号的直流偏置；与存储器2相连的自相关帧检测和频偏估计单元用于从存储器2处获取待同步信号，并根据直流偏置对待同步信号进行自相关处理；功率估计2与存储器2相连，用于从存储器2处获取待同步信号，并对待同步信号进行功率估计，得到第二功率估计结果；分别与存储器2和功率估计2相连的DAGC2用于根据第二功率估计结果对待同步信号进行功率调整，得到第二功率调整结果；分别与自相关帧检测和(-1)n变频单元相连的频偏补偿2，用于对零中频的主边带信号进行频偏补偿；与频偏补偿2相连的符号定时同步单元，用于对频偏补偿后的待同步信号进行符号定时同步处理。
第三开关也包括两个档位，在输入信号为20MHz带宽时，第三开关的第一档位闭合，将存储器2与DC估计单元连接，在输入信号的频率为40MHz带宽时，第二开关的第二档位闭合，将存储器2与(-1)n变频单元连接。
可选地，上述装置还包括：第二存储器，通过第二档位与输入端相连，用于存储第二频率的输入信号；第三功率估计单元，分别与第二存储器和第一直流偏置估计单元相连，用于根据直流偏置对输入信号进行功率估计，得到第三功率估计结果；第三功率调整单元，分别与第二存储器和第三功率估计单元相连，用于根据第三功率估计结果对输入信号进行功率调整，得到第三功率调整结果；第三频偏补偿单元，分别与第一自相关帧检测和频偏估计单元和第三功率调整单元相连，用于对第三功率调整结果进行频偏补偿，得到第二频率的输入信号的基带数据。
仍然如图7所示，第二存储器用存储器1表示，通过第二档位与输入端相连，用于存储40MHz的输入信号；第三功率估计单元用功率估计1表示，分别与存储器1和DC估计单元相连，用于根据直流偏置对输入信号进行功率估计，得到第三功率估计结果；分别与存储器1和DC估计单元相连的DAGC1，用于根据第三功率估计结果对输入信号进行功率调整，得到第三功率调整结果；频偏补偿1，分别与自相关帧检测和频偏估计单元和DAGC1相连，用于对第三功率调整结果进行频偏补偿，得到40MHz输入信号的基带数据。
可选地，上述装置还包括：第二下采样单元，连接于第二存储器和第三功率估计单元之间，用于对输入信号进行下采样，得到采样后的输入信号。
图7中，第二下采样单元可以为连接于存储器1和功率估计1之间的2抽1电路，用于对输入信号进行下采样，得到采样后的输入信号。
需要说明的是，本实施例的可选实施方式可以参见实施例1中的相关描述，但不仅限于实施例1所公开的内容，在此不再赘述。
实施例3
根据本发明实施例，提供了一种存储介质，存储介质包括存储的程序，其中，在程序运行时控制存储介质所在设备执行实施例1中的接收机的帧同步方法。
实施例4
根据本发明实施例，提供了一种处理器，处理器用于运行程序，其中，程序运行时执行实施例1中的接收机的帧同步方法。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
在本发明的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
在本申请所提供的几个实施例中，应该理解到，所揭露的技术内容，可通过其它的方式实现。其中，以上所描述的装置实施例仅仅是示意性的，例如所述单元的划分，可以为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，单元或模块的间接耦合或通信连接，可以是电性或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (19)

1.一种接收机的帧同步方法，其特征在于，包括：
接收已知频率的输入信号；
在所述输入信号的频率为第一频率的情况下，确定所述输入信号为待同步信号，其中，所述第一频率与帧同步电路的频率相同；
在所述输入信号的频率为第二频率的情况下，对所述输入信号进行下采样，并确定下采样处理得到的信号为所述待同步信号，其中，所述第二频率是所述帧同步电路的频率的n倍，n>1；
将所述待同步信号输入至所述帧同步电路，由所述帧同步电路对所述待同步信号进行帧同步处理。
2.根据权利要求1所述的方法，其特征在于，在所述输入信号的频率为第二频率的情况下，对所述输入信号进行下采样，所述方法包括：
对所述输入信号进行滤波处理，得到所述输入信号的主边带数据；
将所述主边带数据进行下采样。
3.根据权利要求2所述的方法，其特征在于，在所述输入信号的频率为第一频率的情况下，将所述待同步信号输入至所述帧同步电路，由所述帧同步电路对所述待同步信号进行帧同步处理，包括：
对所述待同步信号进行直流偏置估计，得到所述待同步信号的直流偏置；
根据所述直流偏置对所述待同步信号进行自相关处理；
根据所述直流偏置对所述主边带数据进行功率估计，得到第一功率估计结果；
根据所述第一功率估计结果对所述待同步信号进行功率调整后，进行符号定时同步处理。
4.根据权利要求2所述的方法，其特征在于，在所述输入信号的频率为第二频率的情况下，将所述待同步信号输入至所述帧同步电路，由所述帧同步电路对所述待同步信号进行帧同步处理，包括：
对所述主边带数据进行直流偏置估计，得到所述待同步信号的直流偏置；
根据所述直流偏置对主边带信号进行自相关处理；
根据所述直流偏置对所述主边带数据进行功率估计，得到第二功率估计结果；
根据所述第二功率估计结果对所述主边带信号进行功率调整，得到第一功率调整结果；
对所述第一功率调整结果进行第一变频，得到零中频的主边带信号；
对所述零中频的主边带信号进行频偏补偿后，进行符号定时同步处理。
5.根据权利要求2所述的方法，其特征在于，在将所述待同步信号输入至所述帧同步电路，由所述帧同步电路对所述待同步信号进行帧同步处理之前，所述方法包括：对所述主边带数据进行第二变频，得到零中频的主边带信号。
6.根据权利要求5所述的方法，其特征在于，在所述输入信号的频率为第二频率的情况下，将所述待同步信号输入至所述帧同步电路，由所述帧同步电路对所述待同步信号进行帧同步处理，包括：
对所述零中频的主边带信号进行第三变频，得到低中频的主边带信号；
对所述低中频的主边带信号进行直流偏置估计，得到所述待同步信号的直流偏置；
根据所述零中频的主边带信号的直流偏置对所述主边带信号进行自相关处理；
根据所述直流偏置对所述零中频的主边带数据进行功率估计，得到第三功率估计结果；
根据所述第三功率估计结果对所述零中频的主边带信号进行功率调整，得到第二功率调整结果；
对所述第二功率调整结果进行频偏补偿后，进行符号定时同步处理。
7.根据所述权利要求4所述的方法，其特征在于，在所述输入信号的频率为第二频率的情况下，所述方法还包括：
根据所述直流偏置对所述输入信号进行功率估计，得到第四功率估计结果；
根据所述第四功率估计结果对所述输入信号进行功率调整，得到第三功率调整结果；
对所述第三功率调整结果进行频偏补偿，得到第二频率的输入信号的基带数据。
8.根据所述权利要求7所述的方法，其特征在于，根据所述直流偏置对所述输入信号进行功率估计，得到第四功率估计结果，包括：
对所述输入信号进行下采样，得到采样后的输入信号；
对采样后的输入信号进行功率估计，得到所述第四功率估计结果。
9.根据所述权利要求4所述的方法，其特征在于，所述输入信号为多路输入信号，所述待同步信号为多路待同步信号，其中，
根据所述直流偏置对所述输入信号进行自相关处理，包括：根据所述直流偏置对合并后的多路所述待同步信号进行自相关处理；
对所述零中频的主边带信号进行频偏补偿后，进行符号定时同步处理，包括：对多路所述待同步信号对应的多路零中频的主边带信号进行频偏补偿后，对多路频偏补偿的结果进行合并，并对合并结果进行符号定时同步处理。
10.一种接收机的帧同步装置，其特征在于，包括：
第一开关，所述第一开关包括第一档位和第二档位，所述第一档位使输入端与帧同步单元导通，所述第二档位使所述输入端与第一下采样单元导通；
所述第一开关在输入信号的频率为第一频率的情况下，置于所述第一档位，在所述输入信号的频率为第二频率的情况下，置于所述第二档位，其中，所述第一频率与帧同步电路的频率相同，所述第二频率是所述帧同步电路的频率的n倍，n>1；
第一下采样单元，用于接收到的第二频率的输入信号，用于在所述输入信号的频率为第二频率的情况下，对所述输入信号进行下采样；
帧同步单元，与所述输入端或所述第一下采样单元相连，用于确定所述第一频率的所述输入信号，或下采样后的第二频率的输入信号为待同步信号，并对所述待同步信号进行帧同步处理。
11.根据权利要求10所述的装置，其特征在于，所述装置还包括：
滤波器，连接与所述第二档位和所述第一下采样单元之间，用于对所述输入信号进行滤波处理，得到所述输入信号的主边带数据。
12.根据权利要求11所述的装置，其特征在于，所述装置还包括：
第一存储器，与所述第一下采样单元相连，用于存储下采样处理得到的信号；所述第一存储器还通过所述第一档位与输入端相连，用于存储所述第一频率的输入信号。
13.根据权利要求12所述的装置，其特征在于，所述帧同步单元包括：
第一直流偏置估计单元，与所述第一存储器相连，用于从所述第一存储器处获取所述待同步信号，并对所述待同步信号进行直流偏置估计，得到所述待同步信号的直流偏置；
第一自相关帧检测和频偏估计单元，与所述第一存储器相连，用于从所述第一存储器处获取所述待同步信号，并根据所述直流偏置对所述待同步信号进行自相关处理；
第一功率估计单元，与所述第一存储器相连，用于从所述第一存储器处获取所述待同步信号，并对所述待同步信号进行功率估计，得到第一功率估计结果；
第一功率调整单元，分别与所述第一存储器和所述第一功率估计单元相连，用于根据所述第一功率估计结果对所述待同步信号进行功率调整，得到第一功率调整结果；
第一变频单元，与所述第一功率调整单元相连，用于对所述第一功率调整结果进行第一变频，得到零中频的待同步信号；
第一频偏补偿单元，分别与所述第一自相关帧检测和所述第一变频单元相连，用于对所述零中频的待同步信号进行频偏补偿；
第一符号定时同步单元，与所述第一频偏补偿单元相连，用于对频偏补偿后的待同步信号进行符号定时同步处理；
第二开关，所述第二开关包括第一档位和第二档位，在所述输入信号的频率为所述第一频率的情况下，所述第二开关的第一档位闭合，将所述第一功率调整单元与所述第一频偏补偿单元连接，在所述输入信号的频率为所述第二频率的情况下，所述第二开关的第二档位闭合，将所述第一功率调整单元与所述第一变频单元连接。
14.根据权利要求12所述的装置，其特征在于，所述装置还包括：
第二变频单元，连接在所述第一下采样单元和所述帧同步单元之间，用于对所述主边带数据进行第二变频，得到零中频的主边带信号。
15.根据权利要求14所述的装置，其特征在于，所述帧同步单元包括：
第三变频单元，与所述第一存储器相连，用于在所述输入信号的频率为所述第二频率的情况下，对所述零中频的主边带信号进行第三变频，得到低中频的主边带信号；
第二直流偏置估计单元，用于从所述第一存储器处获取所述待同步信号，或从所述第三变频单元出获取所述低中频的主边带信号，并对所述待同步信号或所述低中频的主边带信号进行直流偏置估计，得到所述待同步信号的直流偏置；
第二自相关帧检测和频偏估计单元，与所述第一存储器相连，用于从所述第一存储器处获取所述待同步信号，并根据所述直流偏置对所述待同步信号进行自相关处理；
第二功率估计单元，与所述第一存储器相连，用于从所述第一存储器处获取所述待同步信号，并对所述待同步信号进行功率估计，得到第二功率估计结果；
第二功率调整单元，分别与所述第一存储器和所述第二功率估计单元相连，用于根据所述第二功率估计结果对所述待同步信号进行功率调整，得到第二功率调整结果；
第二频偏补偿单元，分别与所述第二自相关帧检测和频偏估计单元和所述第二功率调整单元相连，用于对所述第二功率调整结果进行频偏补偿；
第二符号定时同步单元，与所述第二频偏补偿单元相连，用于对频偏补偿后的待同步信号进行符号定时同步处理；
第三开关，所述第三开关包括第一档位和第二档位，在所述输入信号的频率为所述第一频率的情况下，所述第三开关的第一档位闭合，将所述第一存储器与所述第二直流偏置估计单元连接，在所述输入信号的频率为所述第二频率的情况下，所述第三开关的第二档位闭合，将所述第一存储器与所述第三变频单元连接。
16.根据权利要求13所述的装置，其特征在于，所述装置还包括：
第二存储器，通过所述第二档位与所述输入端相连，用于存储所述第二频率的输入信号；
第三功率估计单元，分别与所述第二存储器和所述第一直流偏置估计单元相连，用于根据所述直流偏置对所述输入信号进行功率估计，得到第三功率估计结果；
第三功率调整单元，分别与所述第二存储器和所述第三功率估计单元相连，用于根据所述第三功率估计结果对所述输入信号进行功率调整，得到第三功率调整结果；
第三频偏补偿单元，分别与所述第一自相关帧检测和频偏估计单元和所述第三功率调整单元相连，用于对所述第三功率调整结果进行频偏补偿，得到第二频率的输入信号的基带数据。
17.根据权利要求16所述的装置，其特征在于，所述装置还包括：
第二下采样单元，连接与所述第二存储器和所述第三功率估计单元之间，用于对所述输入信号进行下采样，得到采样后的输入信号。
18.一种存储介质，其特征在于，所述存储介质包括存储的程序，其中，在所述程序运行时控制所述存储介质所在设备的处理器执行权利要求1至9中任意一项所述的接收机的帧同步方法。
19.一种处理器，其特征在于，所述处理器用于运行程序，其中，所述程序运行时执行权利要求1至9中任意一项所述的接收机的帧同步方法。
CN201910209742.8A 2019-03-19 2019-03-19 接收机的帧同步方法和装置 Active CN110048981B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910209742.8A CN110048981B (zh) 2019-03-19 2019-03-19 接收机的帧同步方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910209742.8A CN110048981B (zh) 2019-03-19 2019-03-19 接收机的帧同步方法和装置

Publications (2)

Publication Number Publication Date
CN110048981A CN110048981A (zh) 2019-07-23
CN110048981B true CN110048981B (zh) 2020-06-02

Family

ID=67273901

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910209742.8A Active CN110048981B (zh) 2019-03-19 2019-03-19 接收机的帧同步方法和装置

Country Status (1)

Country Link
CN (1) CN110048981B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101084636A (zh) * 2004-12-22 2007-12-05 美商亚瑟罗斯通讯股份有限公司 动态信道带宽管理
CN101106392A (zh) * 2006-07-12 2008-01-16 信息产业部电信传输研究所 一种用于不连续频段的混合无线通信系统的小区搜索方法
CN101488817A (zh) * 2008-01-17 2009-07-22 湖北众友科技实业股份有限公司 一种sdh帧结构及其同步方法
CN102724516A (zh) * 2012-05-16 2012-10-10 浙江大华技术股份有限公司 一种自适应信号处理方法、装置与解码器
CN109474984A (zh) * 2017-09-07 2019-03-15 展讯通信（上海）有限公司 主同步信号检测方法及装置、用户终端及可读存储介质

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101626457B1 (ko) * 2013-12-20 2016-06-01 주식회사 쏠리드 Lte 프레임 동기 검출 방법 및 장치, 이를 적용한 중계 장치
US10542511B2 (en) * 2016-08-08 2020-01-21 Electronics And Telecommunications Research Institute Method and apparatus for primary synchronization in internet of things
US10079705B1 (en) * 2017-03-20 2018-09-18 Samsung Electronics Co., Ltd. Synchronization for low-energy long-range communications
CN107612860B (zh) * 2017-08-25 2020-06-23 西安电子科技大学 适用于802.11ac接收机的同步与下采样估计方法
CN107920040B (zh) * 2017-11-03 2021-01-05 锐捷网络股份有限公司 码元同步方法、装置及设备

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101084636A (zh) * 2004-12-22 2007-12-05 美商亚瑟罗斯通讯股份有限公司 动态信道带宽管理
CN101106392A (zh) * 2006-07-12 2008-01-16 信息产业部电信传输研究所 一种用于不连续频段的混合无线通信系统的小区搜索方法
CN101488817A (zh) * 2008-01-17 2009-07-22 湖北众友科技实业股份有限公司 一种sdh帧结构及其同步方法
CN102724516A (zh) * 2012-05-16 2012-10-10 浙江大华技术股份有限公司 一种自适应信号处理方法、装置与解码器
CN109474984A (zh) * 2017-09-07 2019-03-15 展讯通信（上海）有限公司 主同步信号检测方法及装置、用户终端及可读存储介质

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"IEEE 802.16d 系统的帧同步和频率同步研究";张凡;《电脑与信息技术》;20090309;全文 *

Also Published As

Publication number Publication date
CN110048981A (zh) 2019-07-23

Similar Documents

Publication Publication Date Title
JP3423934B2 (ja) ブロック形式でフォーマットされた信号に基づくブロック周波数の分離方法
CN110932837B (zh) 应用于窄带无线通信系统终端的同步检测装置
CN101283563B (zh) 加速的超级3g小区搜索的方法和设备
EP1072135B1 (en) Frame structure and frame synchronisation for multicarrier systems
US7346114B2 (en) Receiver with signal offset estimator and symbol synchronizing generator
US20090067370A1 (en) Cell search method in ofdm cellular system, frame transmission method thereof, and forward link frame structure
US8270502B2 (en) Timing-frequency offset and carrier-frequency offset estimations for multi-carrier modulated signals using pilot tones
CN105515633A (zh) 用于实施信号质量度量和天线分集切换控制的方法和装置
EP2008417A1 (en) Apparatus for estimating and compensating carrier frequency offset and data receiving method in receiver of wireless communication system
CN101277290A (zh) 一种正交频分复用系统的频率同步方法和装置
CA2328169C (en) Coarse frequency synchronisation in multicarrier systems
US7792202B2 (en) Apparatus and method for estimating timing offset of OFDM symbol, and method of recovering symbol timing of OFDM symbol
CN102014097A (zh) 一种接收终端、以及快速频偏估计的装置和方法
CN110048981B (zh) 接收机的帧同步方法和装置
US20060164554A1 (en) Method and apparatus for detecting and rejecting ntsc interference in atsc system
DE102014104349B4 (de) Verfahren und Vorrichtung zum Schätzen einer Interferenz in einem Empfangssignal
WO2009124568A1 (en) Method and circuit device for correlation and reshaping based channel estimation in a dtmb receiver
US7903768B2 (en) Method and apparatus for implementing matched filters in a wireless communication system
US7650153B2 (en) System and method for transmission diversity status detection
JPH09214465A (ja) Ｏｆｄｍ受信装置
KR100556890B1 (ko) 시분할 동기 코드 분할 방식의 프레임 동기 방법
CA2535844A1 (en) Simplified scrambling scheme for satellite broadcasting systems
CN111525938B (zh) 同频带内信号处理器及方法与信号处理系统及方法
KR20070020390A (ko) 직교 주파수 분할 멀티플렉싱 수신기
AU3195100A (en) Method and apparatus for radio reception, and medium

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: No. A1, A2 and D, 8th floor, building 2, yard 1, Wangzhuang Road, Haidian District, Beijing 100083

Patentee after: Gaotuoxunda (Beijing) Microelectronics Co.,Ltd.

Address before: No. A1, A2 and D, 8th floor, building 2, yard 1, Wangzhuang Road, Haidian District, Beijing 100083

Patentee before: ALTO BEAM (CHINA) Inc.