CN110024295B - 可变长度准循环低密度奇偶校验qc-ldpc码的编、解码方法和装置 - Google Patents

可变长度准循环低密度奇偶校验qc-ldpc码的编、解码方法和装置 Download PDF

Info

Publication number
CN110024295B
CN110024295B CN201680090820.1A CN201680090820A CN110024295B CN 110024295 B CN110024295 B CN 110024295B CN 201680090820 A CN201680090820 A CN 201680090820A CN 110024295 B CN110024295 B CN 110024295B
Authority
CN
China
Prior art keywords
matrix
current
circulant
ldpc
lifting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680090820.1A
Other languages
English (en)
Other versions
CN110024295A (zh
Inventor
瓦西里·斯坦尼斯拉沃维奇·乌萨尤克
伊利娅·维克托洛维奇·沃罗比耶夫
尼基塔·安德烈耶维奇·波利扬斯基
哲曼·维克托维奇·斯维斯图诺夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN110024295A publication Critical patent/CN110024295A/zh
Application granted granted Critical
Publication of CN110024295B publication Critical patent/CN110024295B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/033—Theoretical methods to calculate these checking codes
    • H03M13/036—Heuristic code construction methods, i.e. code construction or code search based on using trial-and-error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H03M13/1117—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using approximations for check node processing, e.g. an outgoing message is depending on the signs and the minimum over the magnitudes of all incoming messages according to the min-sum rule
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H03M13/1182—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the structure of the parity-check matrix is obtained by reordering of a random parity-check matrix
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
    • H03M13/1188—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal wherein in the part with the double-diagonal at least one column has an odd column weight equal or greater than three
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H03M13/6516—Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

提供一种通过提升矩阵对数据包进行准循环低密度奇偶校验(quasi‑cyclic low‑density parity‑check，QC‑LDPC)编、解码的方法，该方法包括：针对基矩阵的最大码长Nmax和最大循环矩阵大小Zupper提升QC‑LDPC码；基于针对最大长度Nmax提升的QC‑LDPC码产生多个循环矩阵Z1，Z2，...，Zupper的多个最优值Nmax，0≤ri≤Zupper‑1；将对应于多个循环矩阵Z1，Z2，...，Zupper所产生的多个最优值ri和针对最大长度Nmax提升的QC‑LDPC码的矩阵保存在内存单元中；从多个循环矩阵Z1，Z2，...，Zupper接收当前循环矩阵Zcurrent；从存储于内存单元中对应于当前循环矩阵Zcurrent的多个最优值ri选择当前最优值rcurrent；以及基于当前最优值rcurrent提升基矩阵，其中基矩阵的底标度模块化提升计算如下：
Figure DDA0002059309890000011
其中E(Hupper)为基矩阵中针对最大循环矩阵大小的循环矩阵移位值；其中0≤rcurrent≤Zupper‑1且不包括rcurrent＝1。进一步提供通过提升矩阵对数据包进行QC‑LDPC编、解码的装置。

Description

可变长度准循环低密度奇偶校验QC-LDPC码的编、解码方法和 装置
技术领域
本发明涉及一种准循环低密度奇偶校验(quasi-cyclic low-density parity-check，QC-LDPC)编、解码的方法和一种准循环低密度奇偶校验编、解码的装置。
本发明还涉及一种存储程序代码的计算机可读存储介质，该程序代码包括用于执行此方法的指令。
背景技术
纠错码是改进通信系统容量的一种高效方法。无线系统需要采用具有不同长度和速率的大量代码集。例如，LTE通过硬件友好交织器和简单的打孔模式提供超过数千种不同的码长和速率，但Turbo码的BCJR解码器的顺序性质极大地限制了并行-解码器吞吐量。因此，如何创建QC-LDPC码的紧凑表示是一个问题，紧凑表示支持具有不同长度和速率的QC-LDPC码集。其他有待解决的问题包括获得循环矩阵大小的加性增大以最小化若干码长之间的间隙最小化；定义若干分块结构内存高效打孔模式；以及使在实数迭代下恢复的分块结构中变量节点的数目最大化。
现有底标度提升方法的问题在于出现奇偶校验矩阵中的短循环和码字的较差权重谱的可能性。这导致代码增益降低。
发明内容
本发明的目的在于提供一种用于准循环低密度奇偶校验编、解码的方法和一种用于准循环低密度奇偶校验编、解码的装置，其中该QC-LDPC编、解码方法和QC-LDPC编、解码装置克服了上述现有技术中的一个或多个问题。本发明的各方面提供了尤其对于Wi-Fi或5G通信等无线通信的信道编码的纠错。
前述目标和其它目标通过独立权利要求的特征实现。另外的实施形式通过从属权利要求、说明书以及图式显而易见。
本发明的第一方面提供一种通过提升矩阵对数据包进行准循环低密度奇偶校验(quasi-cyclic low-density parity-check，QC-LDPC)编、解码的方法，提升矩阵通过对具有QC-LDPC码的基矩阵的底标度模块化提升而获得，该方法包括：针对基矩阵的最大码长Nmax和最大循环矩阵大小Zupper提升QC-LDPC码，Nmax＝Zupper*L，其中L为基矩阵中的列；基于针对最大长度Nmax提升的QC-LDPC码产生多个循环矩阵Z1,Z2,...,Zupper的多个最优值ri，0≤ri≤Zupper-1；将对应于多个循环矩阵Z1,Z2,...,Zupper所产生的多个最优值ri和针对最大长度Nmax提升的QC-LDPC码的矩阵保存在内存单元中。这些步骤仅可离线进行一次。该方法还包括从多个循环矩阵Z1,Z2,...,Zupper接收当前循环矩阵Zcurrent；从存储于内存单元中对应于当前循环矩阵Zcurrent的多个最优值ri选择当前最优值rcurrent；以及基于当前最优值rcurrent提升基矩阵，其中基矩阵的底标度提升计算如下：
Figure GDA0002113603210000021
其中E(Hupper)为基矩阵中针对最大循环矩阵大小的循环矩阵移位值；其中0≤rcurrent≤Zupper-1且不包括rcurrent＝1。因此，提供具有灵活长度和速率的QC-LDPC母码提升方法以用于对数据包进行编、解码。此方法提供具有长度和速率最大灵活性的内存高效QC-LDPC码表示。由于内存消耗和处理速度提高，因此总体代码性能也得到提高。
根据本发明第一方面的方法可以由根据本发明第二方面的计算机可读存储介质执行。根据本发明第一方面的方法的进一步特征或实施方案可以执行根据本发明的第三方面的用于QC-LDPC编、解码的装置和其不同实施形式的功能。
在根据第一方面的通过提升矩阵对数据包进行QC-LDPC编、解码的方法的第一实施方案中，产生多个循环矩阵Z1,Z2,...,Zupper的多个最优值ri还包括：构建多个奇偶校验矩阵族，每个族与对应于码长N1,N2,N3,...,Nk的多个值r1,r2,...,rk中的值r相对应；和基于多个奇偶校验矩阵的族，通过多参数过滤选择多个循环矩阵Z1,Z2,...,Zupper的多个最优值ri。在使用至少一个奇偶校验矩阵的情况下，可在性能下降最小且内存效率高的情况下表示代码集。
在根据第一方面的第一实施方案的通过提升矩阵对数据包进行QC-LDPC编、解码的方法的第二实施方案中，多参数过滤包括以下中的至少一个：外部信息度、ACE频谱、Tanner频谱界限、码距、码字的权重谱枚举数、陷波集权重枚举数、模拟结果。选择最佳r值的所有这些方式由于更好地考虑了多个参数而提供改进的过滤质量，且能实现选择用于提升过程中的最优r值。
在根据第一方面的第一或第二实施方案任一项的通过提升矩阵对数据包进行QC-LDPC编、解码的方法的第三实施方案中，使用以下公式执行构建多个奇偶校验矩阵族：Er(Hupper)＝E(Hupper)·rmodZupper。使用Er(Hupper)由于能选择r值以避免关键点而提供了额外灵活性。
本发明的第二方面涉及一种存储程序代码的计算机可读存储介质，该程序代码包括用于执行第一方面的方法或第一方面的其中一种实现方式的方法的指令。
本发明的第三方面涉及一种通过提升矩阵对数据包进行准循环低密度奇偶校验(quasi-cyclic low-density parity-check，QC-LDPC)编、解码的装置，提升矩阵通过对具有QC-LDPC码的基矩阵的底标度模块化提升而获得，该装置包括处理单元和内存单元，内存单元存储：基矩阵的最大长度Nmax和最大循环矩阵大小Zupper；针对最大长度Nmax提升的QC-LDPC码的矩阵；和对应于多个循环矩阵Z1,Z2,...,Zupper的多个最优值ri，多个最优值ri是基于针对基矩阵的最大长度Nmax和最大循环矩阵大小Zupper提升的QC-LDPC码而产生，其中Nmax＝Zupper*L，L为基矩阵中的列且0≤ri≤Zupper-1。处理单元用于：从多个循环矩阵Z1,Z2,...,Zupper接收当前循环矩阵Zcurrent；从存储于内存单元中对应于当前循环矩阵Zcurrent的多个最优值ri选择当前最优值rcurrent；以及基于当前最优值rcurrent提升基矩阵，其中基矩阵的底标度提升计算如下：
Figure GDA0002113603210000031
其中E(Hupper)为基矩阵中针对最大循环矩阵大小的循环矩阵移位值；其中0≤rcurrent≤Zupper-1且不包括rcurrent＝1。
在第三方面的通过提升矩阵对数据包进行QC-LDPC编、解码装置的第一种实现方式中，产生多个循环矩阵Z1,Z2,...,Zupper的多个最优值ri，包括：构建多个奇偶校验矩阵族，每个族与码长N1,N2,N3,...,Nk的多个值r1,r2,...,rk中的值r相对应；和基于奇偶校验矩阵的多个族，通过多参数滤波选择多个循环矩阵Z1,Z2,...,Zupper的多个最优值ri。
根据第三方面的第一种实现方式的通过提升矩阵对数据包进行QC-LDPC编、解码装置的第二种实现方式中，多参数滤波包括以下至少一种：外部信息度、ACE频谱、Tanner频谱界限、码距、码字的权重谱枚举数、陷波集权重枚举数、仿真结果。
在根据第三方面的第一或第二实施方案任一项的通过提升矩阵对数据包进行QC-LDPC编、解码的装置的第三实施方案中，处理单元还用于使用以下公式构建多个奇偶校验矩阵族：Er(Hupper)＝E(Hupper)·rmodZupper。
第一方面的所有实现方式可易于与第三方面的所有实现方式组合使用。
本发明的这些和其它方面将从下文描述的实施例中显而易见。
附图说明
为了更清楚地说明本发明实施例的技术特征，下面将简要介绍为描述实施例提供的附图。以下描述中的附图仅仅是本发明的一些实施例，这些实施例在不脱离权利要求限定的保护范围的情况下，可以进行修改。
图1为根据本发明实施例的通过提升矩阵对数据包进行QC-LDPC编、解码方法的流程图；
图2示出根据本发明产生的用于底标度模块化提升方法的提升值r；
图3示出由于r值变化使得关键点消除的示例；
图4为根据本发明实施例的通过提升矩阵对数据包进行QC-LDPC编、解码的装置的框图；
图5-7示出根据本发明的底标度提升与传统底标度提升的比较。
具体实施方式
图1示出根据本发明第一方面的通过提升矩阵对数据包进行QC-LDPC编、解码的方法100。提升矩阵通过对具有QC-LDPC码的基矩阵的底标度模块化提升得到。该方法从模块101开始，其中针对基矩阵的最大码长Nmax和最大循环矩阵大小Zupper提升QC-LDPC码。
Nmax＝Zupper*L， (1)
其中L为基矩阵中的一列。
在步骤102处，基于针对最大长度Nmax提升的QC-LDPC码产生多个循环矩阵Z1,Z2,...,Zupper的多个最优值ri，0≤ri≤Zupper-1。在步骤103处，将对应于多个循环矩阵Z1,Z2,...,Zupper所产生的多个最优值ri和针对最大长度Nmax提升的QC-LDPC码的矩阵保存在内存单元中。在步骤104处，从多个循环矩阵Z1,Z2,...,Zupper接收当前循环矩阵Zcurrent。接着，从存储于内存单元中对应于当前循环矩阵Zcurrent的多个最优值ri选择当前最优值rcurrent(步骤105)。最后，在步骤106处，基于当前最优值rcurrent提升基矩阵。基矩阵的底标度提升计算如下：
Figure GDA0002113603210000041
其中E(Hupper)为基矩阵中针对最大循环矩阵大小的循环矩阵移位值；其中0≤rcurrent≤Zupper-1且不包括rcurrent＝1。
根据本发明的用于QC-LDPC编、解码的方法可广泛用于例如密码术、数据传送和数据存储。
长度为N的(J,L)常规QC-LDPC码通常由以下奇偶校验矩阵定义：
Figure GDA0002113603210000051
其中1≤j≤J-1、1≤l≤L-1，且I(pj,l)表示通过使p×p单位矩阵I(0)循环地右移位pj,l个位置而获得的p×p循环置换矩阵，其中p＝N/L。
对于特定QC-LDPC码，将对应的“基矩阵”(“母矩阵”或原模图)定义为定义QC-LDPC码的循环移位矩阵：
Figure GDA0002113603210000052
常规QC-LDPC码对于不同列权重状况可变得非常规的掩码矩阵或零分块循环矩阵情况下的QC-LDPC常规代码可以定义为：
Figure GDA0002113603210000053
Figure GDA0002113603210000054
其中
Figure GDA0002113603210000055
为哈达马积(Hadamard Product)。
提升为在基矩阵(原模图)下的操作，通过使用该操作，可以获得类似基矩阵具有不同自同构或循环矩阵大小的代码。
通常，通过以下公式计算基矩阵的底标度提升：
Figure GDA0002113603210000056
其中zcurrent—循环矩阵的提升大小，
zupper—基矩阵的最大循环矩阵大小，
E(Hupper)—基矩阵中针对最大循环矩阵大小的循环矩阵移位值。
码长N，从zcurrent*VNprotograph到zupper*VNprotograph，在zcurrent:step:zupper之间具有一定累加步长，
其中VNprotograph为基矩阵中变量节点的数目。
根据本发明的方法使用直接从掩码矩阵(基矩阵或原模图)提升QC-LDPC的随机矩阵设计方法。
具有以H为单位的偶数长度2K的循环由2K个位置定义，使得：
1)通过仅交替地改变行的列来获得两个连续位置；
2)除第一位置和最末位置外，所有位置均不同。
路径的两个连续元素属于不同循环置换矩阵。因此，一连串的循环置换矩阵可定义为：
Figure GDA0002113603210000061
其中ia≠ia+1、ja≠ja+1，对于所有0≤a≤K-1。
由于循环的每个部分是1，因此参与循环的循环置换矩阵I(pi,j)不能为空。在使用单位矩阵的这些移位的情况下，循环的必要充分条件可以定义为：
Figure GDA0002113603210000062
图2说明产生用于底标度模块化提升方法的提升值r。为了使用底标度模块化方法产生提升值(针对灵活长度N1<N2<N3<N4<...<Nk<Nmax的代码)，使用针对最大长度Nmax提升的QC-LDPC。可以使用模拟取消、爬山、访客搜索、PEG、ACE+PEG或任何其它算法提升此矩阵。
Figure GDA0002113603210000063
底标度模块化提升的输入表示在L个变量节点(基矩阵中的列)和J奇偶校验(基矩阵中的行)情况下针对最大循环矩阵大小Zupper提升的QC-LDPC码：
Zupper*L＝Nmax。 (11)
循环矩阵大小如下，期望对此提升此基矩阵：Z1<Z2<...<Zk<Zupper，以使得长度Z1*L＝N1<Z2*L＝N2<Z3*L＝N3<Z4*L＝N4<...<Zupper*L＝Nmax。
底标度模块化提升的输出表示每个循环矩阵大小Z1,Z2,...,Zk的标度值r1,r2,...,rk。通过使用这些值，有可能使用公式(12)以快速方式针对每个码长N1,N2,N3,...,Nk产生代码。
接收针对最大码长提升的QC-LDPC码，且对于对应于具有长度N1,N2,N3,...,Nk的代码的每个值r1,r2,...,rk(与循环矩阵大小Z1,Z2,...,Zk相关)，使用公式(12)确定i奇偶校验矩阵。每个rcurrent都可在1...Zi-1范围内。在使用多参数筛选之后，基于以下各项选择最佳值r：外部信息度、ACE频谱、Tanner频谱界限、码距、码字的权重谱枚举数、陷波集权重谱枚举数、模拟结果，如在图2中通过ACE＝EMD分析所示。
此过程仅可离线进行一次，接着保存针对最大长度提升的矩阵以及r值。
在针对每个循环矩阵Z1,Z2,...,Zupper得到值ri之后，可使用以下公式构建针对每个长度N1,N2,N3,...,Nk的奇偶校验矩阵：
Er(Hupper)＝E(Hupper)·rmodzupper (12)
其中r为整数，1≤r≤zupper-1且GCD(r,zupper)＝1。
对于任一路径P，Er(Hupper)中的移位d′P等于E(Hupper)中同一路径的移位dP的r倍：
Figure GDA0002113603210000071
当GCD(r,zupper)＝1时，在dP≡0(modzupper)的同时，d′P≡0(modzupper)。
因此，E(Hupper)和E_r(Hupper)的循环结构是等效的。相比于经典的底标度提升方法，该方法提供了额外地自由度和灵活性。一般来说，可选择此r以避免恶性(关键)点且改进曲线图的质量，图3中呈现了使用r的变化的改进示例。
将公式(12)与基矩阵的经典底标度提升的公式(7)组合，可获得用于底标度提升的以下公式：
Figure GDA0002113603210000072
其中标度因子rcurrent为0…zupper-1的整数值，
CGD(rcurrent,zupper)＝1。
这增加了底标度提升的自由度和灵活性。
对于每个zcurrent，可以发现带来最佳可能质量的E(Hcurrent)的rcurrent。该方法可应用于任何QC-LDPC码，以得到灵活的长度特性。
图4说明通过提升矩阵对数据包进行QC-LDPC编、解码的装置200，该装置包括处理单元201和内存单元202。内存单元202存储：基矩阵的最大长度Nmax和最大循环矩阵大小Zupper；针对最大长度Nmax提升的QC-LDPC码的矩阵；和对应于多个循环矩阵Z1,Z2,...,Zupper的多个最优值ri。基于针对基矩阵的最大长度Nmax和最大循环矩阵大小Zupper提升的QC-LDPC码产生多个最优值ri。处理单元201用于：从多个循环矩阵Z1,Z2,...,Zupper接收当前循环矩阵Zcurrent；从存储于内存单元中对应于当前循环矩阵Zcurrent的多个最优值ri选择当前最优值rcurrent；以及基于当前最优值rcurrent提升基矩阵。
进一步参考图5-7提供根据本发明的底标度提升与传统底标度提升的比较。为方便比较，提升扩展非常规重复累加(extended irregular repeat-accumulate，EIRA)QC-LDPC基矩阵。将QC-LDPC设计成：
60 54 75 -1 69 38 -1 9 84 4 8 39 32 64 92 79 1 56 17 0 7 0 -1 -1
-1 73 -1 3 10 70 25 37 46 -1 47 46 44 56 55 81 43 59 62 53 0 0 0 -1
92 81 86 58 4 -1 66 -1 13 81 92 56 48 94 20 29 44 22 2 21 -1 -1 0 0
31 -1 83 71 -1 89 11 42 23 40 62 31 81 74 82 25 42 13 86 70 7 -1 -1 0
表1包含有基于循环数目对根据所提供方法的提升方法与传统底标度提升方法的比较。
Figure GDA0002113603210000081
Figure GDA0002113603210000091
表1
图5中提供基于循环矩阵大小zcurrent＝60、N＝1440情况下的提升的ACE谱的比较，其中提供在类似基矩阵下根据所提供方法的底标度模块化提升的ACE频谱(左边)和传统底标度提升的ACE频谱(右边)。
在图6中说明根据AWGN信道在最小和解码器15次迭代下同一基矩阵的传统底标度提升QC-LDPC和使用所提供方法提升的QC-LDPC的BER性能比较。在图7中说明根据AWGN信道在最小和解码器15次迭代下同一基矩阵的传统底标度提升QC-LDPC和使用所提供方法提升的QC-LDPC的FER性能比较。
使用本发明描述的底标度模块化提升方法，以下重复累加QC-LDPC码的两奇偶校验矩阵可设计成：
步长为4从28到2304的12×24的循环矩阵，步长为96、速率为0.5的长度672到55296
Figure DA00021136032166426
和
步长为4从4到2304的6×24的循环矩阵，步长为96、速率为0.75的长度96到55296
Figure DA00021136032166382
上文所有描述仅为本发明的实施方式，本发明所保护的范围并不仅限于此。所属领域的技术人员可易于进行任何变化或替换。因此，本发明的保护范围应受制于所附权利要求书的保护范围。

Claims (9)

1.一种通过提升矩阵对数据包进行准循环低密度奇偶校验QC-LDPC编、解码的方法，所述提升矩阵通过对具有QC-LDPC码的基矩阵的底标度模块化提升而获得，其特征在于，
所述方法包括：
针对所述基矩阵的最大码长Nmax和最大循环矩阵大小Zupper提升所述QC-LDPC码，Nmax＝Zupper*L，其中，L为所述基矩阵的列数；
基于针对最大长度Nmax提升的所述QC-LDPC码产生多个循环矩阵大小Z1,Z2,...,Zupper的多个最优值ri，1≤ri≤Zupper-1，1≤i≤upper，且ri，i为整数；
将对应于所述多个循环矩阵大小Z1,Z2,...,Zupper所产生的所述多个最优值ri和针对最大长度Nmax提升的所述QC-LDPC码的矩阵保存在内存单元中；
从所述多个循环矩阵大小Z1,Z2,...,Zupper接收当前循环矩阵大小Zcurrent；
从存储于所述内存单元中对应于所述当前循环矩阵大小Zcurrent的所述多个最优值ri选择当前最优值rcurrent；
基于所述当前最优值rcurrent提升所述基矩阵，其中，所述基矩阵的底标度提升计算如下：
Figure FDA0002706367320000011
其中，E(Hupper)为所述基矩阵中针对最大循环矩阵大小的循环矩阵移位值；
其中，0≤rcurrent≤Zupper-1且不包括rcurrent＝1，1≤current≤upper-1。
2.根据权利要求1所述的方法，其特征在于，产生所述多个循环矩阵大小Z1,Z2,...,Zupper的所述多个最优值ri还包括：
构建多个奇偶校验矩阵族，每个族与对应于码长N1,N2,N3,...,Nk的多个值r1,r2,...,rk中的值r相对应，1≤k≤upper-1，且k为整数；
基于所述多个所述奇偶校验矩阵的所述族，通过多参数过滤选择所述多个循环矩阵大小Z1,Z2,...,Zupper的所述多个最优值ri。
3.根据权利要求2所述的方法，其特征在于，所述多参数滤波包括以下至少一种：外部信息度、ACE频谱、Tanner频谱界限、码距、码字的权重谱枚举数、陷波集权重枚举数、模拟结果。
4.根据权利要求2-3任一项所述的方法，其特征在于，使用以下方程执行构建所述多个所述奇偶校验矩阵的所述族：
Er(Hupper)＝E(Hupper)·rmodZupper。
5.一种存储程序代码的计算机可读存储介质，其特征在于，所述程序代码包括指令，所述指令在计算机上执行时，使得所述计算机执行如权利要求1-4任一项所述的方法。
6.一种通过提升矩阵对数据包进行准循环低密度奇偶校验QC-LDPC编、解码的装置，所述提升矩阵通过对具有QC-LDPC码的基矩阵的底标度模块化提升获得，其特征在于，
所述装置包括处理单元和内存单元，
所述内存单元用于存储：
所述基矩阵的最大长度Nmax和最大循环矩阵大小Zupper，
针对最大长度Nmax提升的所述QC-LDPC码的矩阵；
对应于多个循环矩阵大小Z1,Z2,...,Zupper的多个最优值ri，所述多个最优值ri是基于针对所述基矩阵的最大长度Nmax和最大循环矩阵大小Zupper提升的所述QC-LDPC码而产生的，
其中，Nmax＝Zupper*L，L为所述基矩阵中的列，且1≤ri≤Zupper-1，1≤i≤upper，且ri，i为整数；
所述处理单元用于：
从所述多个循环矩阵大小Z1,Z2,...,Zupper接收当前循环矩阵大小Zcurrent；
从存储于所述内存单元中对应于所述当前循环矩阵大小Zcurrent的所述多个最优值ri选择当前最优值rcurrent；
基于所述当前最优值rcurrent提升所述基矩阵，其中，所述基矩阵的底标度提升计算如下：
Figure FDA0002706367320000021
其中，E(Hupper)为所述基矩阵中针对最大循环矩阵大小的循环矩阵移位值；
其中，0≤rcurrent≤Zupper-1且不包括rcurrent＝1，1≤current≤upper-1。
7.根据权利要求6所述的装置，其特征在于，产生所述多个循环矩阵大小Z1,Z2,...,Zupper的所述多个最优值ri包括：
构建多个奇偶校验矩阵族，每个族与对应于码长N1,N2,N3,...,Nk的多个值r1,r2,...,rk中的值r相对应，1≤k≤upper-1且k为整数；
基于所述多个所述奇偶校验矩阵的所述族，通过多参数过滤选择所述多个循环矩阵大小Z1,Z2,...,Zupper的所述多个最优值ri。
8.根据权利要求7所述的装置，其特征在于，所述多参数过滤包括以下中的至少一个：外部信息度、ACE频谱、Tanner频谱界限、码距、码字的权重谱枚举数、陷波集权重枚举数、模拟结果。
9.根据权利要求7-8任一项所述的装置，其特征在于，所述处理单元还用于使用以下方程构建所述多个所述奇偶校验矩阵的所述族：
Er(Hupper)＝E(Hupper)·rmodZupper。
CN201680090820.1A 2016-11-14 2016-11-14 可变长度准循环低密度奇偶校验qc-ldpc码的编、解码方法和装置 Active CN110024295B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/RU2016/000777 WO2018088923A1 (en) 2016-11-14 2016-11-14 Method and apparatus for encoding and decoding of variable length quasi-cyclic low-density parity-check, qc-ldpc, codes

Publications (2)

Publication Number Publication Date
CN110024295A CN110024295A (zh) 2019-07-16
CN110024295B true CN110024295B (zh) 2021-02-12

Family

ID=57851304

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680090820.1A Active CN110024295B (zh) 2016-11-14 2016-11-14 可变长度准循环低密度奇偶校验qc-ldpc码的编、解码方法和装置

Country Status (4)

Country Link
US (1) US10931310B2 (zh)
EP (1) EP3529899B1 (zh)
CN (1) CN110024295B (zh)
WO (1) WO2018088923A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108400831B (zh) * 2017-02-04 2021-06-08 华为技术有限公司 编码方法、通信方法及装置
CA3107510C (en) * 2018-07-26 2022-12-13 Guangdong Oppo Mobile Telecommunications Corp., Ltd. Signal transmission method, network device and terminal device
CN110611510B (zh) * 2019-09-17 2021-03-23 天地信息网络研究院(安徽)有限公司 一种二元ldpc短码构造方法及其构造装置、终端、存储介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101854228A (zh) * 2010-04-01 2010-10-06 华北电力大学（保定） 一种准循环低密度奇偶校验码的构造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7346832B2 (en) * 2004-07-21 2008-03-18 Qualcomm Incorporated LDPC encoding methods and apparatus
US7751491B2 (en) * 2006-06-29 2010-07-06 Nec Laboratories America, Inc. Code design method for repeat-zigzag Hadamard codes
EP2106635A2 (en) * 2007-01-24 2009-10-07 QUALCOMM Incorporated Ldpc encoding and decoding of packets of variable sizes
US20090049357A1 (en) * 2007-08-16 2009-02-19 Yeong-Luh Ueng Decoding Method for Quasi-Cyclic Low-Density Parity-Check Codes and Decoder for The Same
KR101445080B1 (ko) 2008-02-12 2014-09-29 삼성전자 주식회사 하이브리드 자동 반복 요구 방식을 사용하는 통신 시스템에서 신호 송신 방법 및 장치
US8433972B2 (en) * 2009-04-06 2013-04-30 Nec Laboratories America, Inc. Systems and methods for constructing the base matrix of quasi-cyclic low-density parity-check codes
US8910025B2 (en) * 2011-10-03 2014-12-09 Samsung Electronics Co., Ltd. Method and apparatus of QC-LDPC convolutional coding and low-power high throughput QC-LDPC convolutional encoder and decoder
US9100052B2 (en) * 2013-02-01 2015-08-04 Samsung Electronics Co., Ltd. QC-LDPC convolutional codes enabling low power trellis-based decoders
CN103795424B (zh) * 2014-02-25 2017-06-16 清华大学 一种基于qc‑ldpc的通信方法
US10523364B2 (en) * 2015-11-06 2019-12-31 Samsung Electronics Co., Ltd. Channel coding framework for 802.11AY and larger block-length LDPC codes for 11AY with 2-step lifting matrices and in-place property
WO2017091018A1 (en) * 2015-11-24 2017-06-01 Samsung Electronics Co., Ltd. Method and apparatus for channel encoding/decoding in a communication or broadcasting system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101854228A (zh) * 2010-04-01 2010-10-06 华北电力大学（保定） 一种准循环低密度奇偶校验码的构造方法

Also Published As

Publication number Publication date
EP3529899B1 (en) 2023-04-05
EP3529899A1 (en) 2019-08-28
CN110024295A (zh) 2019-07-16
US20190268021A1 (en) 2019-08-29
US10931310B2 (en) 2021-02-23
WO2018088923A1 (en) 2018-05-17

Similar Documents

Publication Publication Date Title
US11265014B2 (en) Method and apparatus for encoding and decoding LDPC codes
JP5559246B2 (ja) 可変サイズのパケットのｌｄｐｃ符号化及び復号化
CN110024294B (zh) 空间耦合准循环ldpc码的生成
CN110024295B (zh) 可变长度准循环低密度奇偶校验qc-ldpc码的编、解码方法和装置
Bazarsky et al. Design of non-binary quasi-cyclic LDPC codes by ACE optimization
WO2017105291A1 (en) Generalized quasi-cyclic ldpc convolutional codes for digital communication systems
CN110739976A (zh) 一种无短环qc-ldpc码的快速生成方法
CN112204888A (zh) 具有高效编码和良好误码平层特性的一类qc-ldpc码
Mitchell et al. Constructing good QC-LDPC codes by pre-lifting protographs
Tao et al. On the construction of QC-LDPC codes based on integer sequence with low error floor
Jiang et al. Modified PEG algorithm for large girth Quasi-cyclic protograph LDPC codes
Vangala et al. Improved multiple folded successive cancellation decoder for polar codes
Bocharova et al. A greedy search for improved QC LDPC codes with good girth profile and degree distribution
Liu Quasi-Cyclic LDPC Codes with Large Girth and Few Short Cycles
Ren et al. Low complexity construction for quasi-cyclic low-density parity-check codes by Progressive-Block Growth
Jing et al. Design of quasi‐cyclic low‐density parity check codes with large girth
Zhang et al. Achieving flexibility in LDPC code design by absorbing set elimination
Abdu-Aguye et al. Lowering the error floor of short-to-medium length LDPC codes using optimal low-correlated-edge density (OED) PEG Tanner graphs
Li et al. Construction of multiple-rate quasi-cyclic LDPC codes with girth eight
Ma et al. Hybrid construction of LDPC codes with (14, 8) Hamming code
Yin et al. Design of nonbinary LDPC cycle codes based on cycle entropy
CN115378440A (zh) 一种最小化短环数量的qc-ldpc码构造方法
Jiang et al. Design of non-binary quasi-cyclic LDPC codes based on multiplicative groups and Euclidean geometries
Choi et al. A good puncturing scheme for rate compatible low-density parity-check codes
Ma et al. Hybrid construction of LDPC codes of code length within 2,000 with (14, 8) extended Hamming code

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant