CN110012591B - 一种矩阵一体化集成装置及制造方法 - Google Patents

Abstract

本发明公开了一种矩阵一体化集成装置及其制备方法，属于多层电路模块领域，本发明基于省去N*N对射频端接头和2N个金属隔离腔体的前提下，创造性地实现了一维正交N*N射频隔离匹配互联结构，替代传统N*N射频端口隔离匹配互联。通过矩阵开关其中一半N*N个射频端口矩阵旋转90度与另外一半N*N个射频端口矩阵通过端口的N*N对盲插接头的对插，实现二维矩阵射频端口隔离匹配互联。相较于传统模式，本发明减少了功分器与开关间的转换金属接头，极大程度地减小了该集成开关装置的尺寸，改善了矩阵开关的性能，更便于焊接装备，成本很低，具有很强的实用价值，可操作性强。

Description

一种矩阵一体化集成装置及制造方法

技术领域

本发明涉及通信射频技术领域，尤其涉及一种利用PCB内嵌多路功分器的全交换矩阵一体化集成装置及其制备方法。

背景技术

射频矩阵开关全矩阵主要实现多天线与多接收机间的转换，通过控制电路开启与闭合，将多路输入设备传输的微波信号有选择性地传输到不同的输出设备上，实现点对多点的全交换传输。

全矩阵主要由功分器和开关两部分实现，其性能好坏将直接影响信号传输的性能指标。

在传统的矩阵开关中，N个1分N模块的N*N端口与另外的N个1分N模块的N*N端口射频隔离匹配互联。一个N*N射频端矩阵的任意单元ij与其转置矩阵的任意单元ji的实现射频隔离匹配互联，如图1所示。盲插接头对插困难，装配难度较大，且在具有不定公差的情况下极易损坏。因此，这种结构开关矩阵对工艺制造的精确度有极高的要求，也就导致了此开关矩阵的成本较高。

近年来出现的M×N全交换矩阵开关，将一份N功分器、一份M开关设计为独立模块，外端通过接头盲插或电缆实现射频隔离匹配互联，该方式用到大量的金属腔体、大量的接头导致整个全矩阵的体积大、价格高、生产装配复杂。

发明内容

本发明的目的在于解决上述现有技术存在的缺陷，提供一种矩阵一体化集成装置及制造方法。矩阵开关的特点是射频信号可以通过N个输入端，任意且等同的传输到N个输出端上，也就是，可以在任意时刻从N个输出端接收到N个输入端中任意端口的信号。

本发明采用如下技术方案：

一种矩阵一体化集成装置，用PCB基板内置带状功分器取代布置在PCB表面的大面积微带功分器，不仅节约空间尺寸，而且通过周围密布的通孔增强隔离，同时避免了PCB基板表面因功分器带来的隔腔困难。

将带状线功分器内置于PCB基板内层，且沿带状线两侧在叠压单元内等间距地布置大量通孔，从而与上下地板形成了独立的新型介质微型隔离腔体，将每个功分器单独隔离成腔。

将内埋在PCB基板内的每层带状线功分器与其上下介质、及两层位于介质另一端的金属地板看作一次叠压单元。相邻的叠压单元，在不影响介质微型隔离腔体的前提下，通过埋孔叠压在一起，相邻叠压单元的金属地板贴合相连，采用水平错位叠压的设计结构布置实现多次叠压成型。以减少带状线之间相互辐射，产生寄生影响。同时，通过矩阵开关其中一半N*N个射频端口矩阵旋转90度与另外一半N*N个射频端口矩阵通过端口的N*N对盲插接头的对插，实现二维矩阵射频端口隔离匹配互联，设计N个1分NWilkinson功分器实现N输入传输射频信号到N×N的端口处，解决了正交盲插不一致性，维修性等问题。

其次，采用新型的介质微型隔离腔体，大面积的金属地板可以使功分器的性能更稳定，极大程度减小了寄生。内层的带状线功分器与表层的开关元器件之间用盲孔相连接，并将盲孔布置在开关器件附近的焊圆盘中，取代传统的线缆接头，以实现互联，不仅减小焊接难度，而且极大程度减小装置的尺寸。同时，将功分器与开关间的转换金属接头完全省掉，大大减少了整个全矩阵的体积、重量及价格，以及装配时间。其次，本发明通过一体化集成，减少了传统矩阵开关的各通道一致性测试，减少了整体联调的难度。

通过多个4×4矩阵可以实现其他矩阵组合，如4×8、8×4、8×8、8×16等。通过加入适当的功分器对输入端进行正交分化，将射频输入信号等同地传输到特定的小矩阵中，再通过小矩阵的正交互连传输到对应的输出端口，最后，通过适当的开关对多个正交输出信号有选择地进行输出，即为最终输出信号。

本发明的有益效果：

本发明在省去了2N个金属隔离腔体和N×N对接头的前提下，利用介质微型隔离腔体，创造性的实现了一维矩阵的ij单元与转置矩阵的ji单元之间的射频隔离匹配互联。本发明在矩阵开关的体积重量、成本、制造周期等方面取得了巨大的进步。

本发明通过矩阵开关其中一半N*N个射频端口矩阵旋转90度与另外一半N*N个射频端口矩阵通过端口的N*N对盲插接头的对插，实现二维矩阵射频端口隔离匹配互联，N×N开关矩阵相较于传统矩阵开关，一维电路正交互联省去了2N个机械腔体，2N×N对盲插接头，体积和重量减少90％以上；省去了2N个1分N模块的装配调试时间和成本；省去了N个1分N模块和另外N个一分N模块正交模块的对位、装配、调试和测试。解决了正交盲插的不一致性，以及矩阵开关维修的复杂性等问题。

用PCB基板内置带状功分器取代大面积布置在PCB基板表面的微带功分器，不仅节约空间尺寸，而且通过周围密布的通孔增强隔离，减少了PCB基板表面隔腔的复杂性。其次，在内置多层多阶功分器时，采用PCB内部介质微型腔体，大面积地金属地板可以使功分器的性能更稳定。利用多段不同宽度的带状线进行阻抗变化，大大降低了能量损耗。内层的带状线功分器与表层的归一化电阻之间用盲孔相连接，不仅减小焊接难度，而且极大程度减小装置的尺寸。

本发明由FPGA控制模块、信号处理模块和内埋在基板内的多层带状线功分器模块，具有多层结构，表层PCB基板为信号处理模块和FPGA控制模块，包含对信号进行稳压、放大、滤波、衰减以及对各通道射频开关的选择、程控衰减的控制、电源的开关以及外部SPI通信的传输，中间叠层嵌入了多路带状线功分线路，实现了信号的点对多点传输，大大地节约空间，提高了信号传输的稳定性，并通过多段微带线间阻抗匹配，以及带状线周围密布的通孔，实现更好地通道间的隔离度。

由FPGA控制整个射频链路的各个通道之间切换和开关，保证了通信的可靠性，系统的稳定高，抗干扰能力强。

附图说明

图1为传统N×N全交换开关的连接图；

图2为一种矩阵一体化集成装置的PCB基板顶层图；

图3为一种矩阵一体化集成装置的PCB基板底层图；

图4为一种矩阵一体化集成装置的PCB基板的层分布图；

图5为一种矩阵一体化集成装置的PCB基板内层带状线功分器布线结构示意图。

图6为一种矩阵一体化集成装置的制作工艺流程图；

图7为叠压单元结构示意图；

图8为新型介质微型隔离腔体；

图9为多层叠压结构示意图。

图中，1-表层PCB基板、2-带状线功分器、3-金属地板、4-介质、5-通孔、6-埋孔。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

术语解释：

叠压单元：如图7所示，内埋在PCB基板内的每层带状线功分器与其两侧介质、及位于介质另一端的金属地板构成一次叠压单元。

新型介质微型隔离腔体：如图8所示，在一次叠压单元内，沿带状线两侧在介质上等间距地布置大量通孔，通孔上表面与上金属地板接触，下表面与下金属地板接触。这些通孔与上下地金属板形成了独立的新型介质微型隔离腔体，将每个功分器单独隔离成腔。

多次叠压成型：如图9所示，相邻叠压单元，在不影响介质微型隔离腔体的前提下，通过金属地板上埋孔叠压在一起，相邻叠压单元的金属地板贴合相连，采用水平错位叠压的设计结构布置，实现多次叠压成型。

实施例

本发明的一种矩阵一体化集成装置为多层结构，在表层PCB基板1上布置FPGA控制模块和信号处理模块中间层设置若干基板地层和若干水平错位布置的带状线功分器2，水平错位的带状线功分器2与基板地层交错布置，叠压成型结构；

本发明的一种矩阵一体化集成装置，是由信号处理模块、控制芯片模块和内埋在PCB基板内层的多路带状线耦合功分器构成。

本发明的层间布局的界面如图4所示，共分为6层，其中，PCB基板采用R04350B材料，PCB基板表面沉锡，其介电常数为3.66，所有介质层厚度均为0.508mm，铜线厚度0.035mm。

第一层布置信号处理芯片，如放大器、开关、衰减器、电源等。

诸如SPARTAN-6XC6SLX9控制芯片，及其他信号处理芯片，如放大器TQP3M9028、稳压管CLM-83-2W+、开关HMC8038LP4CE等，如图2-3所示。

第二层至第五层为带状线功分器2布线层，由于这两层有较多且密集的带状线，所以为了保证功分器的隔离度，在带状线四周布满通孔5。且在四分之一波长线处由金属化过孔连接至表层PCB基板上归一化电阻。

层与层之间设计为基板地层，主要是为了将高频信号与直流偏执隔离，防止信号串扰。

如图4所示，整个PCB基板共分为6层，因为需要解决好电磁干扰问题，所以要对该矩阵中的各个部件合理布局，尤其是带状线功分器2的布线方式，采用水平错位叠压成板的设计结构。

将内埋在PCB基板内的每层带状线功分器2与其上下两侧介质4、及位于介质4另一端的金属地板3看作一次叠压单元。沿带状线两侧在叠压单元内等间距地布置大量通孔5。

在不影响介质微型隔离腔体的前提下，通过埋孔6将多个叠压单元叠压在一起，相邻叠压单元的金属地板3贴合相连，采用水平错位叠压的设计结构布置可实现多次叠压成型。

如图5所示，在功分器的布线过程中，将带状线功分器2内置于PCB内层，并错位叠压，以减少带状线之间相互辐射寄生的影响。

同时，设计N个1分NWilkinson功分器实现N输入传输射频信号到N×N的端口处，解决了正交盲插的不一致性，维修性等问题。其次，应尽量地利用四分之一阻抗变换器实现阻抗匹配，恰当地选择匹配段的特征阻抗和长度，使所有的部分反射叠加结果为零。

如附图5中使用的是4个三级四路功分器，通过阶梯式多节结构来提高带宽，增强使用性。

如图6所示，一种矩阵一体化集成装置的制造方法，包括以下步骤：

步骤1.发料:依据PCB基板设计清单，确定符合PCB基板大小、PCB的材质、层别数目等，简单来说，即是为制作PCB准备所需之材料。

步骤2.内层板压干膜：干膜是一种能感光、显像、抗电镀、抗蚀刻的阻剂，是将光阻剂以热压方式贴附在清洁的板面上。水溶性干膜主要是由于其组成中含有机酸根，会与强碱反应使成为有机酸的盐,可被水溶掉,其组成水溶性干膜，以碳酸钠显像，用稀氢氧化钠剥膜而完成的显像动作。此步骤即将步骤1处理完之PCB表面“黏”上一层会进行光化学反应之水溶性干膜，可经感光以呈现PCB上所有线路等之原型。

步骤3.曝光：配合PCB制作底片经由计算机自动定位后进行曝光进而使板面之干膜因光化学反应而产生硬化，以利后来的蚀铜进行。

步骤4.内层板显影：将未受光的干膜以显影药水去掉，留已曝光干膜图案。

步骤5.酸性蚀刻：将裸露出来之铜进行蚀刻，而得到PCB之线路，如PCB基板内层的带状线和PCB基板表层的焊盘和走线。

步骤6.去干膜：此步骤再以药水洗去附着于铜板表面已硬化之干膜，整个PCB线路层至此已大致成型。

步骤7.AOI：以自动光学对位检修之机器，对照正确之PCB数据进行对位检测，以检测是否有断路等情形，若有这种情况再针对PCB情况进检修。

步骤8.黑化：此步骤是将检修完确认无误之PCB，以药水处理表面的铜，使铜面产生绒毛状，增加表面积，以利于两面PCB层之黏合。

步骤9.一次叠压：用热压合机器，对叠压单元以钢板重压，经一定时间后，达到所符合之厚度及确定完全黏合后，两个叠压单元的黏合工作至此才算完成。

步骤10.钻孔：对照工程数据输入计算机后，由计算机自动定位，换取不同尺寸之钻头进行钻孔。

步骤11.PTH：由于PCB内各层之间尚未导通，需在钻过之孔上镀上铜以进行层间导通，但层间的合成树脂不利于镀铜，必需让其表面产生薄薄一层之化学铜，再进行镀铜之反应，使达到PCB之功用需求。

步骤12.多次叠压：用热压合机器，对多个叠压单元按顺序以钢板重压，经一定时间后，达到所符合之厚度及确定完全黏合后，按照设计要求重复步骤10，完成盲孔的定位和钻孔，按照设计要求重复步骤11，至此，PCB基板的黏合工作才算完成。

步骤13.外层压膜：之前的处理经钻孔及通孔电镀后，内外层已连通，接下来即在制作外层线路以达电路板之完整。压膜同先前之压膜步骤，目的是为了制作PCB外层。

步骤14.外层曝光：同先前的步骤3曝光。

步骤15.外层显影：同先前之步骤4显影。

步骤16.线路蚀刻：将裸露出来的铜进行蚀刻，而得到PCB的线路，即形成外层线路成型。

步骤17.外层去干膜：此步骤再以药水洗去附着于铜板表面已硬化之干膜，整个PCB线路层至此已大致成型。

步骤18.喷涂：把适当浓度的绿漆均匀地喷涂在PCB板上，或者借由刮刀以及网版，将油墨均匀的涂布在PCB板上。

步骤19.S/M：用光将须保留绿漆的部份产生硬化，未曝到光的部份将会在显影的流程洗去。

步骤20.显像：用水洗去未经曝光硬化部分，留下硬化无法洗去之部分。将上好的绿漆烘烤干燥，并确定牢实的附着着PCB。

步骤21.印文字：按照设计要求通过合适的网板印上正确的文字，如料号、制造日期、零件位置、制造商以及客户名称等信息。

步骤22.喷锡：为了防止PCB裸铜面氧化并使其保持良好的焊锡性，板厂需对PCB进行表面处理，如HASL、OSP、化学浸银、化镍浸金……

步骤23.成型：用数控铣刀把大Panel的PCB板裁成所需要的尺寸。

步骤24.焊接：将设计所使用的所有元器件焊接在PCB基板的表面。

步骤25.单板测试：针对设计要求的性能对PCB基板做百分之百的电路性能测试，以确保其功能性符合规格。

步骤26.封盖前检验：依据外观检验规范和产品性能检查规范做百分之百检验。

步骤27.装配腔体：对符合性能指标的PCB基板装配对应腔体。

步骤28.整体测试：针对装腔完成的PCB基板做百分之百的电路性能测试，以确保其功能性符合规格。

步骤29.终检：依据外观检验规范和产品性能检查规范做百分之百检验。

本发明在省去2个N×N个射频端和2N个金属隔离腔体的前提下，创造性地实现了射频隔离匹配的正交互联结构。正交互联为N×N射频端口矩阵与另其转置矩阵互联，实现ij接头于ji接头的射频信号传输(1≤j，i≤N)。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (4)

1.一种矩阵一体化集成装置，为多层结构，在表层PCB基板上布置FPGA控制模块和信号处理模块，其特征在于，中间层设置若干基板地层和若干水平错位布置的带状线功分器，水平错位的带状线功分器与基板地层交错布置；

带状线功分器内埋在PCB基板内，所述带状线功分器与其两侧均设有的介质和金属地板一起构成一个叠压单元，且介质布置在内侧，金属地板布置在外侧；

在一个叠压单元内，带状线两侧的介质中，沿带状线两侧等间距地布置大量通孔，所有通孔与两侧的金属地板相连，并共同形成独立介质微型隔离腔体，将该腔体内带状线功分器单独隔离；

多个叠压单元水平错位布置，相邻叠压单元金属地板贴合相连，并利用在该金属地板中设置的埋孔叠压在一起，构成多层水平错位带状线功分器叠压成型结构。

2.根据权利要求1所述的一种矩阵一体化集成装置，其特征在于，表层PCB基板，具有机械金属腔体，用于将各通道的链路元件隔离分腔；

输入/输出口采用同轴线从外腔体表面连接至表层PCB基板各通道的微带线上；

中间层内，带状线通过盲孔与射频开关、电源开关相连，盲孔为布置在各射频开关、电源开关附近的焊盘中的盘中孔；

带状线上连接适当阻抗和长度特征的四分之一阻抗变换器，使所有带状线反射叠加结果为零。

3.根据权利要求1所述一种矩阵一体化集成装置，其特征在于，带状线在四分之一波长线处由金属化过孔连接至表层PCB基板上归一化电阻。

4.根据权利要求1所述一种矩阵一体化集成装置，其特征在于，信号处理模块包括对信号进行稳压、放大、滤波、衰减的模块以及对各通道射频开关、程控衰减的控制模块、电源的开关以及外部SPI通信传输模块。