CN110010605B - 存储器及其工作方法和形成方法 - Google Patents

存储器及其工作方法和形成方法 Download PDF

Info

Publication number
CN110010605B
CN110010605B CN201810007935.0A CN201810007935A CN110010605B CN 110010605 B CN110010605 B CN 110010605B CN 201810007935 A CN201810007935 A CN 201810007935A CN 110010605 B CN110010605 B CN 110010605B
Authority
CN
China
Prior art keywords
potential
memory
well region
ions
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810007935.0A
Other languages
English (en)
Other versions
CN110010605A (zh
Inventor
廖淼
潘梓诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
SMIC Advanced Technology R&D Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
SMIC Advanced Technology R&D Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, SMIC Advanced Technology R&D Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201810007935.0A priority Critical patent/CN110010605B/zh
Publication of CN110010605A publication Critical patent/CN110010605A/zh
Application granted granted Critical
Publication of CN110010605B publication Critical patent/CN110010605B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/411—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种存储器及其工作方法和形成方法，其中，所述存储器包括：衬底；位于所述衬底中的第一阱区，所述第一阱区中具有第一掺杂离子；位于所述第一阱区顶部表面的第二阱区，所述第二阱区中具有第二掺杂离子，所述第二掺杂离子与所述第一掺杂离子的导电类型相反；位于所述第二阱区表面的栅极结构；位于所述栅极结构一侧的第二阱区中的掺杂区，所述掺杂区中具有第三掺杂离子，所述第三掺杂离子的导电类型与所述第二掺杂离子的导电类型相反。所述存储器结构简单，集成度较高。

Description

存储器及其工作方法和形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种存储器及其工作方法和形成方法。
背景技术
随着信息技术的发展，存储信息量急剧增加。存储信息量的增加促进了存储器的飞速发展，同时也对存储器的性能提出了更高的要求。
由于静态存储器(SRAM)不需要刷新电路即能保存它内部存储的数据，功耗较小，使得SRAM的应用越来越广泛。传统的SRAM的存储单元一般由六个MOS晶体管或四个MOS晶体管组成，存储单元中MOS晶体管的数量较多，导致MOS晶体管的体积较大。为了减小存储器的体积，提高集成度，提出了一种单晶体管静态存储器(1T SRAM)。
然而，现有的单晶体管静态存储器的集成度仍然较低。
发明内容
本发明解决的问题是提供一种存储器及其工作方法和形成方法，能够提高存储器的集成度。
为解决上述问题，本发明提供一种存储器，包括：衬底；位于所述衬底中的第一阱区，所述第一阱区中具有第一掺杂离子；位于所述第一阱区顶部表面的第二阱区，所述第二阱区中具有第二掺杂离子，所述第二掺杂离子与所述第一掺杂离子的导电类型相反；位于所述第二阱区表面的栅极结构；位于所述栅极结构一侧的第二阱区中的掺杂区，所述掺杂区中具有第三掺杂离子，所述第三掺杂离子的导电类型与所述第二掺杂离子的导电类型相反。
可选的，所述第一掺杂离子为N型离子，所述第二掺杂离子为P型离子，所述第三掺杂离子为N型离子；或者，所述第一掺杂离子为P型离子，所述第二掺杂离子为N型离子，所述第三掺杂离子为P型离子。
可选的，所述存储器包括多个存储单元，所述存储单元包括：所述第一阱区、第二阱区、栅极结构和所述掺杂区。
可选的，还包括：位于相邻存储单元的第二阱区之间的隔离结构。
可选的，多个存储单元排列为存储阵列；所述存储器还包括：与所述栅极结构电连接的字线；与所述掺杂区电连接的位线；所述存储阵列中同一行的存储单元的栅极结构通过同一字线相互电连接；所述存储阵列中同一列的存储单元的掺杂区通过同一位线相互电连接。
相应的，本发明技术方案还提供一种存储器的工作方法，包括：提供存储器，所述第二阱区悬空；使所述第一阱区连接第一电位，所述第一电位使所述第一阱区与第二阱区之间的PN结反向偏置；对所述存储器进行写入操作，所述写入操作的方法包括：对所述掺杂区施加第二电位；对所述栅极结构施加第三电位，所述第三电位与第二电位的正负相同；所述写入操作之后，对所述存储器进行读取操作，所述读取操作的方法包括：对所述掺杂区施加第一读取电位，所述第一读取电位使掺杂区与第二阱区之间的PN结正向偏置；对所述栅极结构施加第二读取电位，所述第二读取电位与第一读取电位的正负相反；对所述掺杂区施加第一读取电位之后，对所述栅极结构施加第二读取电位之后，通过所述掺杂区中的读取电流获取读取数据。
可选的，所述第一掺杂离子为N型离子，所述第一电位大于零；或者，所述第一掺杂离子为P型离子，所述第一电位小于零。
可选的，当所述第一掺杂离子为N型离子时，所述第一电位为1.8V～2.2V；所述第二电位为0.7V～0.9V，所述第三电位为0.7V～0.9V；或者，所述第二电位为-0.55V～-0.45V，所述第三电位为-0.55V～-0.45V。
可选的，所述存储器包括多个存储单元，所述存储单元包括：所述第一阱区、第二阱区、栅极结构和所述掺杂区；多个存储单元排列为存储阵列；所述存储器还包括：与所述掺杂区电连接的位线；与所述栅极结构电连接的字线；所述存储阵列中同一行的存储单元的栅极结构通过同一字线相互电连接；所述存储阵列中同一列的存储单元的掺杂区通过同一位线相互电连接；所述字线包括第一字线和第二字线，所述第一字线连接进行写入操作的存储单元；所述位线包括第一位线和第二位线，所述第一位线连接进行写入操作的存储单元；对所述掺杂区施加第二电位的步骤包括：对所述第一位线施加第二电位；对所述栅极结构施加第三电位的步骤包括：对所述第一字线施加第三电位；所述写入操作还包括：对所述第二位线施加零电位，或使所述第二位线悬空；对所述第二字线施加零电位，或使所述第二字线悬空。
可选的，所述第一掺杂离子为N型离子，所述第一读取电位小于零，所述第二读取电位大于零；或者，所述第一掺杂离子为P型离子，所述第二读取电位小于零，所述第一读取电位大于零。
可选的，所述第一掺杂离子为N型离子；当所述第二电位大于零，所述第三电位大于零时，写入数据“1”；或者，所述第一掺杂离子为P型离子；当所述第二电位小于零，所述第三电位小于零时，写入数据“1”；获取所述读取数据的步骤包括：当所述读取电流大于预设电流时，所述读取数据为“1”；当所述读取电流小于预设电流时，所述读取数据为“0”。
可选的，当所述第一掺杂离子为N型离子时，所述第一读取电位为-0.55V～-0.45V；所述第二读取电位为0.7V～0.9V。
可选的，所述第一掺杂离子为N型离子；当所述第二电位小于零，所述第三电位小于零时，写入数据“1”；或者，所述第一掺杂离子为P型离子；当所述第二电位大于零，所述第三电位大于零时，写入数据“1”；获取所述读取数据的步骤包括：当所述读取电流小于预设电流时，所述读取数据为“1”；当所述读取电流大于预设电流时，所述读取数据为“0”。
可选的，所述存储器包括多个存储单元，所述存储单元包括：所述第一阱区、第二阱区、栅极结构和所述掺杂区；多个存储单元排列为存储阵列；所述存储器还包括：与所述掺杂区电连接的位线；与所述栅极结构电连接的字线；所述存储阵列中同一行的存储单元的栅极结构通过同一字线相互电连接；所述存储阵列中同一列的存储单元的掺杂区通过同一位线相互电连接；所述字线包括第三字线和第四字线，所述第三字线连接进行读取操作的存储单元；所述位线包括第三位线和第四位线，所述第三位线连接进行读取操作的存储单元；对所述掺杂区施加第一读取电位的步骤包括：对所述第三位线施加第一读取电位，所述第一读取电位使掺杂区和第二阱区之间的PN结正向偏置；对所述栅极结构施加第二读取电位的步骤包括：对所述第三字线施加第二读取电位，所述第二读取电位与第一读取电位的正负相反；所述读取操作的方法还包括：对所述第四字线施加零电位，或者使所述第四字线悬空；对所述第四位线施加零电位，或使所述第四位线悬空。
本发明技术方案还提供一种存储器的形成方法，包括：提供衬底；在所述衬底中形成第一阱区，所述第一阱区中具有第一掺杂离子；在所述第一阱区顶部表面形成第二阱区，所述第二阱区中具有第二掺杂离子，所述第二掺杂离子与所述第一掺杂离子的导电类型相反；在所述第二阱区表面形成栅极结构、以及位于所述栅极结构一侧的掺杂区，所述掺杂区中具有第三掺杂离子，所述第三掺杂离子与所述第二掺杂离子的导电类型相反。
可选的，在所述第二阱区表面形成栅极结构、以及位于所述栅极结构一侧的掺杂区之前，还包括：在所述第二阱区中形成隔离结构，所述隔离结构在垂直于所述衬底表面的方向上贯穿所述第二阱区；所述栅极结构与所述隔离结构接触，所述隔离结构和掺杂区分别位于所述栅极结构两侧。
可选的，在所述第二阱区表面形成栅极结构、以及位于所述栅极结构一侧的掺杂区的方法包括：在所述第二阱区表面形成栅极结构；以所述隔离结构和栅极结构为掩膜对所述第二阱区进行离子注入，在所述栅极结构一侧的第二阱区中形成掺杂区。
可选的，还包括：形成与所述栅极结构电连接的字线；形成与所述掺杂区电连接的位线。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的存储器中，在平行于所述衬底表面的方向上，所述存储器包括栅极结构和掺杂区，所述存储器的结构简单，从而在平行于所述衬底表面的方向上，所述存储器占据的面积较小，使所述存储器的集成度较高。
本发明技术方案提供的存储器的工作方法中，所述第二电位和第三电位的正负值相同时，所述栅极结构底部第二阱区反型形成反型层，且所述掺杂区与第二阱区之间的PN结反向偏置；或者所述栅极结构底部反型层消失，且所述掺杂区与第二阱区之间的PN结正向偏置。当所述栅极结构底部第二阱区中形成反型层，且所述掺杂区与第二阱区之间的PN结反向偏置时，所述底部的第二阱区中注入电荷；当所述栅极结构底部反型层消失，且所述掺杂区与第二阱区之间的PN结正向偏置时，释放所述第二阱区中的电荷。因此，所述存储器可以通过所述第二阱区中是否注入电荷来表示不同的存储状态，进而所述存储器能够存储数据“1”和“0”，实现存储功能。
在读取操作过程中，所述第一读取电位使掺杂区与第二阱区之间的PN结正向偏置，所述第二读取电位与第一读取电位的正负相反，则所述第二读取电位使所述栅极结构底部反型层宽度增加，使所述第二阱区的厚度减小，使掺杂区、反型层、第二阱区和第一阱区构成双极性晶体管。由于所述掺杂区与第二阱区之间的结正向偏置，则所述双极性晶体管导通，所述掺杂区具有读取电流。当进行写入操作过程中，向所述第二阱区中注入电荷，则读取操作过程中，所述第二阱区中注入的电荷的浓度较高，所述读取电流较大。反之，如果所述写入操作过程中，释放所述第二阱区中的电荷，则读取操作过程中，所述第二阱区中电荷的浓度较低，所述读取电流较小。因此，通过所述读取电流的大小，能够读取所述存储单元中存储的数据。
由于所述存储器在平行于所述衬底表面的方向上，所述存储器包括栅极结构和掺杂区，所述存储器的结构简单，从而能够提高存储器的集成度。
进一步，当所述第一掺杂离子为N型离子时，所述第二掺杂离子为P型离子，所述第三掺杂离子为N型离子。进行读取操作时，所述第一读取电位小于零，所述第二读取电位大于零，则所述栅极结构底部第二阱区反型，所述第二阱区厚度减小，所述掺杂区、反型层、第二阱区和第一阱区构成双极性晶体管。由于所述第一读取电位小于零，所述掺杂区和反型层中的电子进入第二阱区，由于所述第二阱区厚度较小，进入第二阱区的电子扩散进入第一阱区中，使所述双极性晶体管导通，在所述掺杂区中形成读取电流，根据所述读取电流能够获取所述存储器的存储数据。因此，当所述第一掺杂离子为N型离子时，所述存储器读取时主要的载流子的电子。由于电子具有较高的迁移速率，能够增加存储器的读取速度。
附图说明
图1是一种单晶体管静态存储器的结构示意图；
图2和图3是本发明的存储器一实施例的结构示意图；
图4至图7是本发明的存储器的工作方法一实施例中各步骤的结构示意图；
图8是本发明的存储器进行读取操作过程中的读取电流与第一读取电位之间的关系曲线图；
图9至图12是本发明的存储器的形成方法一实施例中各步骤的结构示意图。
具体实施方式
存储存在诸多问题，例如：存储器的体积较大，集成度较低。
现结合一种单晶体管静态存储器，分析现有技术的单晶体管静态存储器的集成度较低的原因：
图1是一种单晶体管静态存储器的结构示意图。
请参考图1，所述存储器包括多个存储单元，所述存储单元包括：衬底10，位于所述衬底10中的n阱13和p阱14，所述p阱14与n阱13沿垂直于衬底10表面的方向排列；位于所述p阱14表面的栅极结构15；连接所述栅极结构15的字线WL；位于所述栅极结构15两侧的源区11和漏区12，所述源区11和漏区12为n型离子掺杂区；连接所述源区的源线SL；连接所述漏区12的位线BL；连接所述n阱的阱线DNWL。
所述存储单元包括：栅极结构15以及分别位于所述栅极结构15两侧的源区11和漏区12。由于所述栅极结构15、源区11和漏区12的排列方向平行于所述衬底10表面，则所述存储单元占据的衬底10表面的面积为栅极结构15、源区11和漏区12沿平行于衬底10表面方向的截面面积之和，从而使所述存储单元的集成度较低。由于存储器包括大量的存储单元，导致所述存储器的集成度较低。
为解决所述技术问题，本发明提供了一种存储器，包括：第一阱区、第二阱区、位于所述第二阱区表面的栅极结构、以及位于所述栅极结构一侧的第二阱区中的掺杂区。所述存储器结构简单，集成度较高。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2和图3是本发明存储器一实施例的结构示意图。
请参考图2和图3，图2是图3中区域10沿21-22的剖视图，本实施例提供一种存储器，包括：衬底200；位于所述衬底200中的第一阱区211，所述第一阱区211中具有第一掺杂离子；位于所述第一阱区211顶部表面的第二阱区212，所述第二阱区212中具有第二掺杂离子，所述第二掺杂离子与所述第一掺杂离子的导电类型相反；位于所述第二阱区212表面的栅极结构201；位于所述栅极结构201一侧的第二阱区212中的掺杂区202，所述掺杂区202中具有第三掺杂离子，所述第三掺杂离子的导电类型与所述第二掺杂离子的导电类型相反。
在平行于所述衬底200表面的方向上，所述存储器包括栅极结构201和掺杂区202，所述存储器的结构简单，从而在平行于所述衬底200表面的方向上，所述存储器占据的面积较小，使所述存储器的集成度较高。
所述衬底包括：多个存储单元区以及位于相邻存储单元区之间的隔离区。
所述存储单元区用于形成存储单元；所述隔离区用于实现相邻存储单元区之间的电隔离。
所述存储器包括分别位于所述存储单元区的多个存储单元，所述存储单元包括：所述第一阱区211、第二阱区212、栅极结构201和所述掺杂区202。
所述存储单元还包括：位于所述隔离区的隔离结构230。
所述存储单元还包括：与所述栅极结构201电连接的字线WL；与所述掺杂区202电连接的位线BL；与所述第一阱区211电连接的阱线DNWL。
本实施例中，沿栅极结构201延伸方向上，所述栅极结构201横跨多个存储单元区，从而使沿栅极结构201延伸方向上的多个存储单元的栅极结构201相互连接。
具体的，所述存储器还包括：覆盖所述栅极结构201和掺杂区202的介质层(图中未示出)；位于所述介质层中的第一接触孔(图中未示出)，所述第一接触孔底部暴露出所述掺杂区202；位于所述第一接触孔中的第一插塞；位于所述介质层中的第二接触孔(图中未示出)；位于所述第二接触孔中的第二插塞(图中未示出)。
所述字线WL连接所述第二插塞(图中未示出)；所述位线BL连接所述第一插塞(图中未示出)。
所述字线WL用于通过所述第二插塞对栅极结构201施加电位；所述位线BL用于通过所述第一插塞对栅极结构201施加电位。
多个存储单元排列为存储阵列；所述存储阵列中同一行的存储单元的栅极结构201通过同一字线WL相互电连接；所述存储阵列中同一列的存储单元的掺杂区202通过同一位线BL相互电连接。
所述阱线DNWL用于为存储单元提供电源，从而防止所述存储器中存储的数据消失；所述位线BL和字线WL的组合用于选择进行写入操作或读取操作的存储单元。
通过控制栅极结构201和第二阱区212上的电压，可以使所述栅极结构201底部的第二阱区212中注入电荷，或者释放所述第二阱区212中的电荷。因此，所述存储器可以通过所述第二阱区212中是否注入电荷来表示不同的存储状态，进而存储数据“1”和“0”。
所述第一阱区211的电位用于使第二阱区212与第一阱区211形成的PN结反向偏置，从而能够抑制所述第二阱区212中电荷通过第一阱区211释放，进而防止存储数据的消失。
本实施例中，所述第一掺杂离子为N型离子；所述第二掺杂离子为P型离子；所述第三掺杂离子为N型离子。在其他实施例中，所述第一掺杂离子为P型离子；所述第二掺杂离子为N型离子；所述第三掺杂离子为P型离子。
本实施例中，当所述第二阱区212中注入空穴时，所述存储单元的存储的数据为“1”；当所述第二阱区212中不具有注入的空穴时，所述存储单元的存储的数据为“0”。
在其他实施例中，所述第一掺杂离子为N型离子，当所述第二阱区中注入空穴时，所述存储单元的存储的数据为“0”；当所述第二阱区中不具有注入的空穴时，所述存储单元的存储的数据为“1”；或者所述第一掺杂离子为P型离子，当所述第二阱区中注入电子时，所述存储单元的存储的数据为“0”；当所述第二阱区中不具有注入的电子时，所述存储单元的存储的数据为“1”；或者所述第一掺杂离子为P型离子，当所述第二阱区中注入电子时，所述存储单元的存储的数据为“1”；当所述第二阱区中不具有注入的电子时，所述存储单元的存储的数据为“0”。
本实施例中，向存储单元写入数据“1”的原理包括：在连接进行写入操作的存储单元的字线WL上施加正电位；在连接进行写入操作的存储单元的位线BL上施加正电位。通过所述字线WL和位线BL可以唯一确定进行写入的存储单元。当连接进行写入操作的存储单元的字线WL上施加正电位时，所述栅极结构201底部的第二阱区212反型形成反型层，同时向所述反型层底部的第二阱区212中注入空穴。由于在连接进行写入操作的存储单元的位线BL上施加正电位，则所述存储单元的掺杂区202和第二阱区212之间的PN结反向偏置，又由于第一阱区211和第二阱区212形成的PN结反向偏置，所述第二阱区212中注入的空穴被限制在所述第二阱区212中，从而使所述存储单元中写入数据“1”。
向存储单元写入数据“0”的过程为释放所述第二阱区212中电荷的过程，与擦除所述存储单元中数据“1”的过程相同。具体的，向存储单元写入数据“0”的原理包括：在连接进行写入操作的存储单元的字线WL上施加负电位；在连接进行写入操作的存储单元的位线BL上施加负电位。通过所述字线WL和位线BL可以唯一确定进行写入操作的存储单元。当所述连接进行写入操作的存储单元的字线WL上施加负电位时，所述栅极结构201底部的反型层消失，所述第二阱区212的厚度增加。由于在连接进行写入操作的存储单元的位线BL上施加负电位，则所述存储单元的掺杂区202和第二阱区212之间的PN结正向偏置，所述掺杂区202中的电子注入所述第二阱区212中。又由于所述第二阱区212的厚度较大，注入所述第二阱区212中的电子不容易扩散至所述第一阱区211中，因此，注入所述第二阱区212中的电子容易与第二阱区212中的空穴复合，从而使所述第二阱区212中的空穴浓度降低，使所述存储单元写入数据“0”。
所述存储器的读取过程包括：在连接所述存储单元的字线WL上施加正电位；在连接该存储单元的位线BL上施加负电位。通过所述字线WL和位线BL可以唯一确定进行读取的存储单元。在连接所述存储单元的字线WL上施加正电位，则所述栅极结构201底部反型层宽度增加，所述第二阱区212的厚度减小，从而使所述反型层、掺杂区202、第二阱区212和第一阱区211构成双极型晶体管。又由于连接所述存储单元的位线BL接负电位，所述掺杂区202与第二阱区212形成的PN结、以及反型层与第二阱区212形成的PN结正向偏置，所述双极性晶体管导通，从而所述位线BL中形成读取电流。
如果所述存储单元中存储的数据为“1”，所述存储单元的第二阱区212中的空穴浓度较高，且所述反型层中电子的浓度较高，反型层厚度较大，第二阱区212厚度较小，所述掺杂区202注入所述第二阱区212的电子容易穿过所述第二阱区212进入第一阱区211中形成读取电流，从而使得所述读取电流较大；反之，如果所述存储单元中存储的数据为“0”，所述读取电流较小。因此，通过对所述读取电流的分析，能够读取所述存储单元中存储的数据。
本实施例中，所述反型层、掺杂区202、第二阱区212和第一阱区211构成的双极型晶体管为NPN型晶体管。所述双极型晶体管导通的原理包括：所述掺杂区202和反型层中的电子进入第二阱区212，自所述掺杂区202和反型层进入第二阱区212的电子穿过所述第二阱区212，扩散进入第一阱区211中，使所述双极性晶体管导通，所述掺杂区202中形成读取电流，根据所述读取电流能够获取所述存储器的存储数据。因此，当所述第一掺杂离子为N型离子时，所述存储器读取时主要的载流子为电子。由于电子具有较高的迁移速率，能够增加存储器的读取速度。
同理，在其他实施例中，所述第一掺杂离子为P型离子；所述第二掺杂离子为N型离子；所述第三掺杂离子为P型离子。
当所述第二阱区中注入有电子时，所述存储单元存储的数据为“1”；当所述第二阱区中不存在注入的电子时，所述存储单元存储的数据为“0”。
向存储单元写入数据“1”的原理包括：在连接进行写入操作的存储单元的字线上施加负电位；在连接进行写入操作的存储单元的位线上施加负电位。通过所述字线和位线可以唯一确定进行写入的存储单元。当所述连接进行写入操作的存储单元的字线上施加负电位时，所述栅极结构底部的第二阱区反型形成反型层，同时向所述反型层底部的第二阱区中注入电子。由于在连接进行写入操作的存储单元的位线上施加负电位，则所述存储单元的掺杂区和第二阱区之间的PN结反向偏置，又由于第一阱区和第二阱区形成的PN结反向偏置，所述第二阱区中注入的电子被限制在所述第二阱区中，从而使所述存储单元中写入数据“1”。
向存储单元写入数据“0”的过程为释放所述第二阱区中电子的过程，与擦除所述存储单元中数据“1”的过程相同。具体的，向存储单元写入数据“0”的原理包括：在连接进行写入操作的存储单元的字线上施加正电位；在连接进行写入操作的存储单元的位线上施加正电位。通过所述字线和位线可以唯一确定进行写入的存储单元。当所述连接存储单元的字线上施加正电位时，所述栅极结构底部的反型层消失，所述第二阱区的厚度增加。由于在连接进行写入操作的存储单元的位线上施加正电位，则所述存储单元的掺杂区和第二阱区之间的PN结正向偏置，所述掺杂区中的空穴注入所述第二阱区中。又由于所述第二阱区的厚度较大，注入所述第二阱区中的空穴不容易扩散至所述第一阱区中，因此，注入所述第二阱区中的空穴容易与第二阱区中的电子复合，从而使所述第二阱区中的电子浓度降低，使所述存储单元写入数据“0”。
所述存储器的读取过程包括：在连接进行读取操作的存储单元的字线上施加负电位；在连接进行读取操作的存储单元的位线上施加正电位。通过所述字线和位线可以唯一确定进行读取的存储单元。在连接进行读取操作的存储单元的字线上施加负电位，则所述栅极结构底部反型层宽度增加，所述第二阱区的厚度减小，从而使所述反型层、掺杂区、第二阱区和第一阱区构成双极型晶体管。又由于连接进行读取操作的存储单元的位线接正电位，所述掺杂区与第二阱区之间的PN结、以及反型层与第二阱区之间的PN结正向偏置，所述双极性晶体管导通，从而所述位线中形成读取电流。
如果所述存储单元中存储的数据为“1”，所述存储单元的第二阱区212中的电子浓度较高，且所述反型层中空穴的浓度较高，从而使得所述读取电流较大；反之，如果所述存储单元中存储的数据为“0”，所述读取电流较小。因此，通过对所述读取电流的分析，能够读取所述存储单元中存储的数据。
综上，所述存储器能够实现数据写入与读取的功能，且所述存储单元的结构简单，从而能够减小所述存储单元的体积。由于存储器包含大量的存储单元，从而所述存储单元体积的减小，能够大大提高存储器的集成度。
本实施例中，所述衬底200为平面衬底，例如硅衬底、锗衬底或硅锗衬底。在其他实施例中，所述衬底还可以包括基底和位于所述基底上的鳍部；所述栅极结构横跨所述鳍部，且所述栅极结构覆盖所述鳍部部分侧壁和顶部表面；所述第二阱区位于所述鳍部中，所述第二阱区位于所述鳍部中，所述第一阱区位于鳍部和基底的一者或两者组合中。
所述栅极结构201包括：位于所述第二阱区212表面的栅介质层；位于所述栅介质层上的栅极；位于所述栅极侧壁表面的侧墙。
本实施例中，所述栅介质层的材料为氧化硅。所述栅极的材料为多晶硅、多晶锗或多晶硅锗。
在其他实施例中，所述栅介质层的材料可为高k介质材料。所述栅极的材料为金属。
本实施例中，所述侧墙的材料为氮化硅。
如果所述栅极结构201的宽度过小，在写入数据“1”的过程中，所述第二阱区212中空穴的浓度较低，当所述存储单元中存储的数据为“1”时，所述读取电流较小。当所述存储单元中存储的数据为“1”或“0”时，所述读取电流的差别较小，当读取过程受到噪声干扰，导致读取电流发生波动时，容易将存储器存储的“1”读取为“0”，从而发生读取错误，因此，导致所述存储器的静态噪声容量较低；如果所述栅极结构201的宽度过大，容易降低所述存储器的集成度，则所述栅极结构201的宽度应当根据实际应用过程对存储器抗噪声容量的要求和集成度的要求进行选择。
如果所述掺杂区202的掺杂浓度过低，容易降低所述掺杂区202中电子的浓度，从而在读取数据的过程中，自所述掺杂区202进入第二阱区212的电子较少，从而导致所述读取电流较小，所述存储器的灵敏度较低。因此应根据实际应用中对存储器灵敏度和工艺条件，合理设计所述掺杂区202中第三掺杂离子的浓度。
在掺杂区202的掺杂浓度一定的条件下，如果所述掺杂区202沿栅极结构201宽度方向上的尺寸过小，则所述掺杂区202中电子的含量较少，从而在读取过程中，注入第二阱区212中的电子的数量较小，从而容易减小读取电流，进而降低所述存储器的灵敏度；如果所述掺杂区202沿栅极结构201宽度方向上的尺寸过大，容易降低所述存储器的集成度。因此，所述掺杂区202沿栅极结构201宽度方向上的尺寸应当根据实际应用对存储器灵敏度和集成度的要求合理设计。
如果所述第一阱区211和第二阱区212接触面沿栅极结构201宽度方向上的尺寸过大，容易降低所述存储器在读取过程中，第一阱区211对电荷的收取能力，从而导致所述读取电流较小，进而降低所述存储器的灵敏度；如果所述第一阱区211和第二阱区212接触面沿栅极结构201宽度方向上的尺寸过大，容易降低所述存储器的集成度。具体的，本实施例中，所述第一阱区211和第二阱区212接触面沿栅极结构201宽度方向上的尺寸等于所述栅极结构201和掺杂区202沿栅极结构201宽度方向上的尺寸之和。
本实施例中，所述存储器还包括：位于相邻存储单元的第二阱区212之间的隔离结构230。
所述隔离结构230位于所述隔离区第二阱区中。
所述隔离结构230用于隔离相邻存储单元的第二阱区212，减小相邻存储单元的第二阱区212中存储的电荷之间的影响。
本发明实施例还提供一种存储器的工作方法。
请参考图4，提供存储器，所述第二阱区212悬空。
本实施例中的存储器与上一实施例中图2和图3所示的存储器相同，在此不做赘述。
继续参考图4，使所述第一阱区211连接第一电位V01，使所述第一阱区211与第二阱区212之间的PN结反向偏置。
所述第一电位V01使所述第一阱区211与第二阱区212之间的PN结反向偏置，从而能够防止所述第二阱区212中的电荷释放，从而减小漏电。
具体的，本实施例中，通过使所述阱线DNWL连接第一电位V01，从而使所述第一阱区211连接第一电位V01。
当对所述栅极结构201、所述掺杂区203上施加电位时，所述栅极结构201底部的第二阱区212中会注入电荷，或者释放所述第二阱区212中的电荷。因此，所述存储器可以通过所述第二阱区212中是否注入电荷来表示不同的存储状态，进而存储数据“1”和“0”。由于所述存储器在平行于所述衬底200表面的方向上，所述存储器包括栅极结构201和掺杂区202，所述存储器的结构简单，从而能够提高存储的集成度。
本实施例中，所述第一掺杂离子为N型离子。在其他实施例中，所述第一掺杂离子为P型离子。
本实施例中，所述第一电位V01用于使所述第一阱区211与第二阱区212之间的PN结反向偏置，则所述第一电位V01大于0。在其他实施例中，所述第一掺杂离子为P型离子，则所述第一电位小于0。
如果所述第一电位V01过小，不利于维持第一阱区211与第二阱区212之间的PN结反向偏置；如果所述第一电位V01过大，容易增加存储器的能耗。具体的，本实施例中，所述第一电位V01为1.8V～2.2V，例如2V。
请参考图5和图6，对所述存储器进行写入操作，所述写入操作的步骤包括：对所述掺杂区202施加第二电位V02；对所述栅极结构201施加第三电位V03，所述第三电位V03与第二电位V02的正负相同。
所述写入操作包括：写入数据“1”操作和写入数据“0”操作。
所述第二电位V02和第三电位V03的正负值相同时，所述栅极结构201底部第二阱区212反型形成反型层，且所述掺杂区202与第二阱区212之间的PN结反向偏置；或者所述栅极结构201底部反型层消失，且所述掺杂区202与第二阱区212之间的PN结正向偏置。当所述栅极结构201底部第二阱区212反型形成反型层，且所述掺杂区202与第二阱区212之间的PN结反向偏置时，所述底部的第二阱区212中注入电荷；当所述栅极结构201反型层消失，且所述掺杂区202与第二阱区212之间的PN结正向偏置时，释放所述第二阱区212中的电荷。因此，所述存储器可以通过所述第二阱区212中是否注入电荷来表示不同的存储状态，进而存储数据“1”和“0”。
具体的，本实施例中，当所述第二阱区212中注入空穴时，所述存储单元的存储的数据为“1”；当所述第二阱区212中不具有注入的空穴时，所述存储单元的存储的数据为“0”。
在其他实施例中，所述第一掺杂离子为N型离子，当所述第二阱区中注入空穴时，所述存储单元的存储的数据为“0”；当所述第二阱区中不具有注入的空穴时，所述存储单元的存储的数据为“1”。或者，所述第一掺杂离子为P型离子，当所述第二阱区中注入电子时，所述存储单元的存储的数据为“0”；当所述第二阱区中不具有注入的电子时，所述存储单元的存储的数据为“1”。或者，所述第一掺杂离子为P型离子，当所述第二阱区中注入电子时，所述存储单元的存储的数据为“1”；当所述第二阱区中不具有注入的电子时，所述存储单元的存储的数据为“0”。
本实施例中，向存储单元写入数据“1”的原理与上一实施例相同，在此不多做赘述。
本实施例中，当写入数据“1”时，所述第二电位V02大于0，且所述第三电位V03大于0。当写入数据“0”时，所述第二电位V02小于0，且所述第三电位V03小于0。在其他实施例中，所述所述第一掺杂离子为P型离子，当所述第二阱区中注入电子时，所述存储单元的存储的数据为“1”。当写入数据“0”时，则所述第二电位大于0，且所述第三电位大于0。当写入数据“1”时，所述第二电位小于0，且所述第三电位小于0。
需要说明的是，所述存储单元为多个，多个存储单元排列为存储阵列；所述存储阵列中同一行的存储单元的栅极结构201通过同一字线WL相互电连接；所述存储阵列中同一列的存储单元的掺杂区202通过同一位线BL相互电连接。
当对一个或多个存储单元进行写入操作时，所述字线WL包括第一字线和第二字线；所述第一字线连接进行写入操作的存储单元；所述位线BL包括第一位线和第二位线，所述第一位线连接进行写入操作的存储单元。
当对一个或多个存储单元进行写入操作时，对所述掺杂区202施加第二电位V02的步骤包括：对所述第一位线施加第二电位V02；对所述栅极结构201施加第三电位V03的步骤包括：对所述第一字线施加第三电位V03。
所述写入操作的方法还包括：对所述第二位线施加零电位0，或者使所述第二位线悬空；对所述第二字线施加零电位0，或者使所述第二字线悬空。
由于所述存储阵列中同一行的存储单元的栅极结构201通过同一位线BL相互电连接，同一列的存储单元的栅极结构201电绝缘；所述存储阵列中同一列的存储单元的掺杂区202通过同一位线WL相互电连接，同一行的存储单元的掺杂区202电绝缘，则由一组字线WL和位线BL可以唯一确定一个存储单元。
因此，当存储单元连接的字线WL或位线BL中的一者或两种的电位为零电位0或悬空时，所述存储单元的存储状态不变。因此，与电位均为正电位的字线WL和位线BL同时连接的存储单元写入数据“1”；与电位均为负电位的字线WL和位线BL同时连接的存储单元写入数据“0”。因此，通过所述位线BL和字线WL的电位能够选择进行写入操作的存储单元。
在写入数据“1”的过程中，如果所述第二电位V02过小，容易导致所述第二阱区202中注入的电荷扩散进入掺杂区202中，从而产生漏电流；如果所述第二电位V02过大，容易增加能耗。具体的，本实施例中，所述第二电位V02为0.7V～0.9V，例如0.8V。
在其他实施例中，所述第一掺杂离子为P型离子，当所述第二阱区中注入电子时，写入数据“1”。在写入数据“1”的过程中，所述第二电位小于0。具体的，所述第二电位为-0.45V～-0.55V，例如-0.5V。
在写入数据“1”的过程中，如果所述第三电位V03过小，容易导致所述第二阱区212中的电荷的浓度较低，从而导致读取“1”或“0”时，所述读取电流差距较小，从而容易出现读取误差；如果所述第三电位V03过大，容易增加写入“1”的能耗，且容易导致所述第二阱区212中的电荷的浓度过高，容易使擦除数据时的电位的绝对值过高，从而增加写入“0”的能耗。具体的，本实施例中，所述第三电位V03为0.7V～0.9V，例如0.8V。
在其他实施例中，所述第一掺杂离子为P型离子，当所述第二阱区中注入电子时，写入数据“1”。当写入数据“0”时，所述第三电位小于0。具体的，所述第三电位为-0.55V～-0.45V，例如-0.5V。
本实施例中，当写入数据“0”时，所述第二电位V02和第三电位V03均小于0。
当写入数据“0”时，如果所述第二电位V02的绝对值过小，不利于所述第二阱区212中电荷的释放，从而容易导致所述第二阱区212中的空穴浓度较高，从而容易导致读取“1”或“0”时，所述读取电流差距较小，从而容易出现读取错误；如果所述第二电位V02的绝对值过大，容易增加能耗。具体的，本实施例中，所述第二电位V02为-0.55V～-0.45V，例如-0.5V。
在其他实施例中，所述第一掺杂离子为P型离子，当使所述第二阱区中的电子释放时，写入数据“0”。在写入数据“0”的过程中，所述第二电位大于0。具体的，所述第二电位为0.7V～0.9V，例如0.8V。
如果所述第三电位V03的绝对值过小，不容易使反型层消失，从而不利于第二阱区212中电荷的释放；且导致所述第二阱区212的厚度较小，当写入数据“0”时，自所述掺杂区202进入所述第二阱区212的电子容易扩散进入第一阱区211中，从而不利于释放所述第二阱区212中的空穴；如果所述第三电位V03的绝对值过大，容易增加能耗。具体的，本实施例中，所述第三电位V03为-0.55V～-0.45V，例如-0.5V。
在其他实施例中，所述第一掺杂离子为P型离子，当使所述第二阱区中的电子释放时，写入数据“0”。在写入数据“0”的过程中，所述第三电位大于0。具体的，所述第三电位为0.7V～0.9V，例如0.8V。。
请参考图7，所述写入操作之后，对所述存储器进行读取操作，所述读取操作的步骤包括：对所述掺杂区202施加第一读取电位V11，使掺杂区202与第二阱区212之间的PN结正向偏置；对所述栅极结构201施加第二读取电位V12，所述第二读取电位V12与第一读取电位V11的正负相反；对所述掺杂区202施加第一读取电位V11之后，对所述栅极结构201施加第二读取电位V12之后，通过所述第二掺杂区202中的读取电流，获取读取数据。
所述第一读取电位V11使掺杂区202与第二阱区212之间的PN结正向偏置，所述第二读取电位V12与第一读取电位V11的正负相反，则所述第二读取电位V12使所述栅极结构201底部反型层宽度增加，使所述第二阱区212的厚度减小，使掺杂区202、反型层、第二阱区212和第一阱区211构成双极性晶体管。由于所述掺杂区202与第二阱区212之间的PN结正向偏置，则所述掺杂区202、第二阱区212、反型层和第一阱区211形成的双极性晶体管导通，所述掺杂区202具有读取电流。当进行写入操作过程中，向所述第二阱区212中注入电荷，则读取操作过程中，所述第二阱区212中注入的电荷的浓度较高，所述读取电流较大。反之，如果所述写入操作过程中，释放所述第二阱区212中的电荷，则读取操作过程中，所述第二阱区212中电荷的浓度较低，所述读取电流较小。因此，通过所述读取电流的大小，能够读取所述存储单元中存储的数据。
本实施例中，对所述存储器进行写入操作的原理参考上一实施例，在此不多做赘述。
当所述第一掺杂离子为N型离子时，所述第二掺杂离子为P型离子，所述第三掺杂离子为N型离子。进行读取操作时，所述栅极结构201底部第二阱区212反型，所述第二阱区212厚度减小，所述掺杂区202、反型层、第二阱区212和第一阱区211构成双极性晶体管。当所述双极性晶体管导通时，所述掺杂区202和反型层中的电子进入第二阱区212，由于所述第二阱区212厚度较小，进入第二阱区212的电子扩散进入第一阱区211中，使所述双极性晶体管导通，在所述掺杂区202中形成读取电流，根据所述读取电流能够获取所述存储器的存储数据。因此，当所述第一掺杂离子为N型离子时，所述存储器读取时主要的载流子的电子。由于电子具有较高的迁移速率，能够增加存储器的读取速度。
图8是本发明的存储器在读取操作过程中的读取电流与第一读取电位之间的关系曲线图；曲线a为当存储单元中存储的数据为“1”时，读取电流与第一读取电位之间的关系曲线图；曲线b为当存储单元中存储的数据为“0”时，读取电流与第一读取电位之间的关系曲线图。
由图8可见，本实施例中，当存储单元中存储的数据为“1”时的读取电流大于存储单元中存储的数据为“0”时的读取电流。因此，可以通过读取电流的值，获取读取存储单元中存储的数据。
本实施例中，所述第一掺杂离子为N型离子时，所述第二掺杂离子为P型离子，所述第三掺杂离子为N型离子。进行读取操作时，所述第一读取电位V11小于零，所述第二读取电位V12大于零，则所述栅极结构201底部第二阱区212反型形成反型层，所述第二阱区212厚度减小，所述掺杂区202、反型层、第二阱区212和第一阱区211构成NPN双极性晶体管。NPN型晶体管的载流子主要为电子，由于电子具有较高的迁移速率，能够增加存储器的读取速度。
本实施例中，通过所述字线WL和位线BL上的电位选择进行读取操作的存储单元。
所述字线WL包括：第三字线和第四字线，所述第三字线连接进行读取操作的存储单元；所述位线BL包括第三位线和第四位线，所述第三位线连接进行读取操作的存储单元的。
具体的，所述读取操作的方法包括：对所述第三位线施加第一读取电位V11，所述第一读取电位V11用于使掺杂区202和第二阱区212之间的PN结正向偏置；对所述第三字线施加第二读取电位V12，所述第二读取电位V12与第一读取电位V11的正负相反；对所述第四字线施加零电位0，或者使所述第四字线悬空；对所述第四位线施加零电位0，或者使所述第四位线悬空。
当所述字线WL和位线BL中的一者和两者的组合为零电位0或悬空时，连接该字线WL和改位线BL的存储单元的状态不发生变化。当连接同一存储单元的字线WL的电位大于0，且位线BL的电位小于0时，读取该存储单元存储的数据。
本实施例中，通过所述读取电流获取读取数据的方法包括：当所述读取电流大于预设电流时，读取数据为“1”；当所述读取电流小于预设电流时，读取数据为“0”。
在其他实施例中，所述第一掺杂离子为N型离子；当所述第二电位小于零，所述第三电位小于零时，写入数据“1”；当所述第二电位大于零，所述第三电位大于零时，写入数据“0”；获取所述读取数据的步骤包括：当所述读取电流小于预设电流时，所述读取数据为“1”；当所述读取电流大于预设电流时，所述读取数据为“0”。
或者，所述第一掺杂离子为P型离子；当所述第二电位小于零，所述第三电位小于零时，写入数据“1”；所述第二电位大于零，所述第三电位大于零时，写入数据“0”；获取所述读取数据的方法包括：当所述读取电流大于预设电流时，所述读取数据为“1”；当所述读取电流小于预设电流时，所述读取数据为“0”。
或者，所述第一掺杂离子为P型离子；当所述第二电位大于零，所述第三电位大于零时，写入数据“1”；所述第二电位小于零，所述第三电位小于零时，写入数据“0”；获取所述读取数据的方法包括：当所述读取电流小于预设电流时，所述读取数据为“1”；当所述读取电流大于预设电流时，所述读取数据为“0”。
本实施例中，所述第一掺杂离子为N型离子，则当所述第一读取电位V11为负电位时，所述第二读取电位V12为正电位时，对存储单元进行读取操作。
如果所述第一读取电位V11的绝对值过小，容易导致所述读取电流过小，从而降低所述存储器的灵敏度；如果所述第一读取电位V11的绝对值过大，容易增加能耗，且由图8可见，所述第一读取电位V11的绝对值过大时，所述存储单元存储的数据为“1”或“0”时的读取电流的差较小，从而容易出现读取错误。具体的，本实施例中，所述第一读取电位V11为-0.55V～-0.45V，例如-0.5V。
在其他实施例中，所述第一掺杂离子为P型离子，所述第一读取电位大于零，具体的，所述第一读取电位为0.7V～0.9V，例如0.8V。
如果所述第二读取电位V12的绝对值过小，容易导致所述反型层宽度过小，容易减小自反型层和掺杂区202进入第二阱区212的电荷，从而导致所述读取电流较小，降低存储器的灵敏度。如果所述第二读取电位V12的绝对值过大，容易增加能耗。具体的，本实施例中，所述第二读取电位V12为0.7V～0.9V，例如0.8V。在其他实施例中，所述第一掺杂离子为P型离子，所述第二读取电位V12小于零，具体的，所述第二读取电位为-0.55V～-0.45V，例如-0.5V。
图9至图12是本发明半导体结构的形成方法一实施例各个步骤的结构示意图。
请参考图9，提供衬底200。
所述衬底200包括多个存储单元区A以及位于相邻存储单元区A之间的隔离区B。各存储单元区A用于形成存储单元。
本实施例中，所述衬底200为平面衬底，例如硅衬底、锗衬底或硅锗衬底。在其他实施例中，所述包括：基底和位于所述基底上的鳍部。
所述隔离区B包围所述存储单元区A。
继续参考图9，在所述衬底200中形成第一阱区211，所述第一阱区211中具有第一掺杂离子；在所述第一阱区211顶部表面形成第二阱区212，所述第二阱区212中具有第二掺杂离子，所述第二掺杂离子与所述第一掺杂离子的导电类型相反。
通过第一离子注入工艺在所述衬底200中注入第一掺杂离子，形成第一阱区211；通过第二离子注入在所述衬底200中注入第二掺杂离子，形成第二阱区212，所述第二阱区212位于第一阱区211顶部表面。
所述第二阱区212与第一阱区211接触。
形成所述第一阱区211之后，形成所述第二阱区212。
本实施例中，所述第一掺杂离子为N型离子，例如磷离子或砷离子；所述第二掺杂离子为P型离子，例如硼离子或BF2 +离子。在其他实施例中，所述第一掺杂离子为P型离子，例如硼离子或BF2 +离子；所述第二掺杂离子为N型离子，例如磷离子或砷离子。
请参考图10，形成第一阱区211之后，在所述第二阱区212中形成隔离结构230，所述隔离结构230在垂直于所述衬底200表面方向上贯穿所述第二阱区212。
所述隔离结构230与后续形成的栅极结构接触，所述隔离结构230和后续形成的掺杂区分别位于栅极结构两侧。
所述隔离结构230还位于相邻的掺杂区202之间。
本实施例中，所述隔离结构230位于所述隔离区B的第二阱区212中。
形成所述隔离结构230的步骤包括：对所述隔离区B的第二阱区212进行刻蚀，在所述隔离区B第二阱区212中形成隔离凹槽；在所述隔离凹槽中形成隔离结构230。
所述隔离结构230的材料为氧化硅或氮氧化硅。
请参考图11，形成栅极结构201和掺杂区202，所述栅极结构201位于所述第二阱区212表面，所述掺杂区202位于所述栅极结构201一侧的第二阱区212中，所述掺杂区202中具有第三掺杂离子，所述第三掺杂离子与第二掺杂离子的导电类型相反。
形成所述栅极结构201和掺杂区202的步骤包括：在所述第二阱区212表面形成栅极结构201；以所述隔离结构230和栅极结构201为掩膜对所述第二阱区212进行离子注入，在所述栅极结构201一侧的第二阱区212中形成掺杂区202，所述掺杂区202和隔离结构230分别位于所述栅极结构201两侧。在其他实施例中，还可以通过外延生长工艺形成所述掺杂区。
所述栅极结构201包括位于所述第二阱区212表面的栅介质层；位于所述栅介质层表面的栅极；位于所述栅极侧壁表面的侧墙。
本实施例中，所述栅介质层的材料为氧化硅。所述栅极的材料为多晶硅、多晶锗或多晶硅锗。在其他实施例中，所述栅介质层的材料为高k介质材料；所述栅极的材料为金属，则形成所述栅极结构和掺杂区的工艺包括前栅工艺或后栅工艺。
本实施例中，所述侧墙的材料为氮化硅或氮氧化硅。
本实施例中，所述第二掺杂离子为P型离子，所述第三掺杂离子为N型离子，例如磷离子或砷离子。在其他实施例中，所述第二掺杂离子为N型离子，所述第三掺杂离子为P型离子，例如硼离子或BF2 +离子。
请参考图12，形成与所述栅极结构201电连接的字线(图中未示出)；形成与所述掺杂区202电连接的位线BL；形成与所述第一阱区211电连接的阱线(图中未示出)。
形成所述字线和位线BL之前还包括：形成覆盖所述栅极结构201和掺杂区202的介质层230；在所述介质层230中形成第一插塞221，所述第一插塞221贯穿所述介质层230，且与所述掺杂区202接触；在所述介质层230中形成第二插塞，所述第二插塞贯穿所述介质层230，且与所述栅极结构接触。
所述位线BL位于所述介质层230和所述第一插塞221表面；所述字线位于所述介质层230和所述第二插塞表面。
所述介质层230的材料为氧化硅或低k介质材料。
所述字线与所述位线BL不接触。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (13)

1.一种存储器的工作方法，其特征在于，包括：
提供存储器，所述存储器的第二阱区悬空；所述存储器包括：衬底；位于所述衬底中的第一阱区，所述第一阱区中具有第一掺杂离子；位于所述第一阱区顶部表面的第二阱区，所述第二阱区中具有第二掺杂离子，所述第二掺杂离子与所述第一掺杂离子的导电类型相反；位于所述第二阱区表面的栅极结构；位于所述栅极结构一侧的第二阱区中的掺杂区，所述掺杂区中具有第三掺杂离子，所述第三掺杂离子的导电类型与所述第二掺杂离子的导电类型相反；
使所述第一阱区连接第一电位，所述第一电位使所述第一阱区与第二阱区之间的PN结反向偏置；
对所述存储器进行写入操作，所述写入操作的方法包括：对所述掺杂区施加第二电位；对所述栅极结构施加第三电位，所述第三电位与第二电位的正负相同；
所述写入操作之后，对所述存储器进行读取操作，所述读取操作的方法包括：对所述掺杂区施加第一读取电位，所述第一读取电位使掺杂区与第二阱区之间的PN结正向偏置；对所述栅极结构施加第二读取电位，所述第二读取电位与第一读取电位的正负相反；对所述掺杂区施加第一读取电位之后，对所述栅极结构施加第二读取电位之后，通过所述掺杂区中的读取电流获取读取数据。
2.如权利要求1所述的存储器的工作方法，其特征在于，所述第一掺杂离子为N型离子，所述第二掺杂离子为P型离子，所述第三掺杂离子为N型离子；
或者，所述第一掺杂离子为P型离子，所述第二掺杂离子为N型离子，所述第三掺杂离子为P型离子。
3.如权利要求1所述的存储器的工作方法，其特征在于，所述存储器包括多个存储单元，所述存储单元包括：所述第一阱区、第二阱区、栅极结构和所述掺杂区。
4.如权利要求3所述的存储器的工作方法，其特征在于，所述存储器还包括：位于相邻存储单元的第二阱区之间的隔离结构。
5.如权利要求3所述的存储器的工作方法，其特征在于，多个存储单元排列为存储阵列；所述存储器还包括：与所述栅极结构电连接的字线；与所述掺杂区电连接的位线；所述存储阵列中同一行的存储单元的栅极结构通过同一字线相互电连接；所述存储阵列中同一列的存储单元的掺杂区通过同一位线相互电连接。
6.如权利要求1-5任一项所述的存储器的工作方法，其特征在于，所述第一掺杂离子为N型离子，所述第一电位大于零；
或者，所述第一掺杂离子为P型离子，所述第一电位小于零。
7.如权利要求1-5任一项所述的存储器的工作方法，其特征在于，当所述第一掺杂离子为N型离子时，所述第一电位为1.8V～2.2V；
所述第二电位为0.7V～0.9V，所述第三电位为0.7V～0.9V；或者，所述第二电位为-0.55V～-0.45V，所述第三电位为-0.55V～-0.45V。
8.如权利要求1-5任一项所述的存储器的工作方法，其特征在于，所述存储器包括多个存储单元，所述存储单元包括：所述第一阱区、第二阱区、栅极结构和所述掺杂区；多个存储单元排列为存储阵列；
所述存储器还包括：与所述掺杂区电连接的位线；与所述栅极结构电连接的字线；所述存储阵列中同一行的存储单元的栅极结构通过同一字线相互电连接；所述存储阵列中同一列的存储单元的掺杂区通过同一位线相互电连接；
所述字线包括第一字线和第二字线，所述第一字线连接进行写入操作的存储单元；所述位线包括第一位线和第二位线，所述第一位线连接进行写入操作的存储单元；对所述掺杂区施加第二电位的步骤包括：对所述第一位线施加第二电位；对所述栅极结构施加第三电位的步骤包括：对所述第一字线施加第三电位；
所述写入操作还包括：对所述第二位线施加零电位，或使所述第二位线悬空；对所述第二字线施加零电位，或使所述第二字线悬空。
9.如权利要求1-5任一项所述的存储器的工作方法，其特征在于，所述第一掺杂离子为N型离子，所述第一读取电位小于零，所述第二读取电位大于零；
或者，所述第一掺杂离子为P型离子，所述第二读取电位小于零，所述第一读取电位大于零。
10.如权利要求1-5任一项所述的存储器的工作方法，其特征在于，所述第一掺杂离子为N型离子；当所述第二电位大于零，所述第三电位大于零时，写入数据“1”；或者，所述第一掺杂离子为P型离子；当所述第二电位小于零，所述第三电位小于零时，写入数据“1”；
获取所述读取数据的步骤包括：当所述读取电流大于预设电流时，所述读取数据为“1”；当所述读取电流小于预设电流时，所述读取数据为“0”。
11.如权利要求10所述的存储器的工作方法，其特征在于，当所述第一掺杂离子为N型离子时，所述第一读取电位为-0.55V～-0.45V；所述第二读取电位为0.7V～0.9V。
12.如权利要求1-5任一项所述的存储器的工作方法，其特征在于，所述第一掺杂离子为N型离子；当所述第二电位小于零，所述第三电位小于零时，写入数据“1”；或者，所述第一掺杂离子为P型离子；当所述第二电位大于零，所述第三电位大于零时，写入数据“1”；
获取所述读取数据的步骤包括：当所述读取电流小于预设电流时，所述读取数据为“1”；当所述读取电流大于预设电流时，所述读取数据为“0”。
13.如权利要求1-5任一项所述的存储器的工作方法，其特征在于，所述存储器包括多个存储单元，所述存储单元包括：所述第一阱区、第二阱区、栅极结构和所述掺杂区；多个存储单元排列为存储阵列；
所述存储器还包括：与所述掺杂区电连接的位线；与所述栅极结构电连接的字线；所述存储阵列中同一行的存储单元的栅极结构通过同一字线相互电连接；所述存储阵列中同一列的存储单元的掺杂区通过同一位线相互电连接；
所述字线包括第三字线和第四字线，所述第三字线连接进行读取操作的存储单元；所述位线包括第三位线和第四位线，所述第三位线连接进行读取操作的存储单元；
对所述掺杂区施加第一读取电位的步骤包括：对所述第三位线施加第一读取电位，所述第一读取电位使掺杂区和第二阱区之间的PN结正向偏置；对所述栅极结构施加第二读取电位的步骤包括：对所述第三字线施加第二读取电位，所述第二读取电位与第一读取电位的正负相反；
所述读取操作的方法还包括：对所述第四字线施加零电位，或者使所述第四字线悬空；对所述第四位线施加零电位，或使所述第四位线悬空。
CN201810007935.0A 2018-01-04 2018-01-04 存储器及其工作方法和形成方法 Active CN110010605B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810007935.0A CN110010605B (zh) 2018-01-04 2018-01-04 存储器及其工作方法和形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810007935.0A CN110010605B (zh) 2018-01-04 2018-01-04 存储器及其工作方法和形成方法

Publications (2)

Publication Number Publication Date
CN110010605A CN110010605A (zh) 2019-07-12
CN110010605B true CN110010605B (zh) 2021-04-02

Family

ID=67164293

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810007935.0A Active CN110010605B (zh) 2018-01-04 2018-01-04 存储器及其工作方法和形成方法

Country Status (1)

Country Link
CN (1) CN110010605B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102971797A (zh) * 2010-02-07 2013-03-13 芝诺半导体有限公司 半导体存储元件–含导通之浮体晶体管，半导体存储元件–具有非永久性和永久性功能及操作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010077099A (ko) * 2000-01-31 2001-08-17 윤종용 자기 정렬된 웰 바이어스 영역을 갖는 모스 트랜지스터 및그 제조방법
DE10240436C1 (de) * 2002-09-02 2003-12-18 Infineon Technologies Ag Bitleitungsstruktur sowie Verfahren zu deren Herstellung
CN103247626A (zh) * 2013-05-02 2013-08-14 复旦大学 一种半浮栅器件及其制造方法
TWM484213U (zh) * 2013-11-18 2014-08-11 Hon Hai Prec Ind Co Ltd 電連接器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102971797A (zh) * 2010-02-07 2013-03-13 芝诺半导体有限公司 半导体存储元件–含导通之浮体晶体管，半导体存储元件–具有非永久性和永久性功能及操作方法

Also Published As

Publication number Publication date
CN110010605A (zh) 2019-07-12

Similar Documents

Publication Publication Date Title
US11985809B2 (en) Memory device having electrically floating body transistor
US11018136B2 (en) Method of maintaining the state of semiconductor memory having electrically floating body transistor
US9514803B2 (en) Semiconductor memory having electrically floating body transistor
US9019759B2 (en) Techniques for providing a semiconductor memory device
US8130548B2 (en) Semiconductor memory having electrically floating body transistor
US8174886B2 (en) Semiconductor memory having electrically floating body transistor
KR100887866B1 (ko) 측면 사이리스터 및 트래핑층을 포함하는 실리콘 온 절연체판독-기록 비휘발성 메모리
US20070164348A1 (en) Contactless uniform-tunneling separate p-well (cusp)non-volatile memory array architecture, fabrication and operation
GB2417131A (en) Semiconductor memory device
EP3252816A1 (en) Thyristor memory cell with gate in trench adjacent the thyristor
US4395723A (en) Floating substrate dynamic RAM cell with lower punch-through means
US20160379984A1 (en) Thyristor Memory Cell with Gate in Trench Adjacent the Thyristor
US4156289A (en) Semiconductor memory
US5010379A (en) Semiconductor memory device with two storage nodes
CN110047833B (zh) 存储器及其工作方法和形成方法
US11968822B2 (en) Memory device using semiconductor element
CN109994485B (zh) 包括z2-fet型存储器单元的存储器阵列
CN110010605B (zh) 存储器及其工作方法和形成方法
US11925013B2 (en) Memory device using pillar-shaped semiconductor element
US20220367681A1 (en) Semiconductor-element-including memory device
US8921898B1 (en) Device including an array of memory cells and well contact areas, and method for the formation thereof
WO2023037446A1 (ja) 半導体素子を用いたメモリ装置
CN108231776B (zh) 一种sram存储单元及其制造方法和电子装置
US4152779A (en) MOS ram cell having improved refresh time
US20220415901A1 (en) Method for manufacturing memory device using semiconductor element

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant