CN109997095B - 在多个阶段中实现存储器装置的功能 - Google Patents

在多个阶段中实现存储器装置的功能 Download PDF

Info

Publication number
CN109997095B
CN109997095B CN201780073188.4A CN201780073188A CN109997095B CN 109997095 B CN109997095 B CN 109997095B CN 201780073188 A CN201780073188 A CN 201780073188A CN 109997095 B CN109997095 B CN 109997095B
Authority
CN
China
Prior art keywords
energy storage
predetermined level
storage device
charged
volatile memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780073188.4A
Other languages
English (en)
Other versions
CN109997095A (zh
Inventor
A.摩尔宁-史密斯
A.莫卡努
Z.祖潘奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN109997095A publication Critical patent/CN109997095A/zh
Application granted granted Critical
Publication of CN109997095B publication Critical patent/CN109997095B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Power Sources (AREA)

Abstract

提供一种存储器装置，该存储器装置包含：非易失性存储器；耦合到非易失性存储器的能量存储器件；以及电力管理模块，该电力管理模块可配置成响应于能量存储器件被充电到至少第一预确定的水平，将非易失性存储器通电并且提供对非易失性存储器的读取访问。还提供包括存储器装置的计算装置。还提供一种方法，其中，将耦合到存储器装置的非易失性存储器的能量存储器件充电到至少第一预确定的水平。响应于将能量存储器件充电到至少第一预确定的水平，将非易失性存储器通电并且提供对非易失性存储器的读取访问。

Description

在多个阶段中实现存储器装置的功能
背景技术
固态驱动器(SSD)是将集成电路组合件用作非易失性存储器以持久存储数据的数据存储装置。SSD可耦合到诸如个人计算机或服务器的主机计算系统，其中，主机计算系统在SSD上实行输入/输出(I/O)操作，以及其中，I/O操作可包括将数据写入到SSD以及从SSD读取数据。
主机计算系统将电力提供给SSD，并且SSD可能经历电力故障，因为主机计算系统可能未能将电力提供给SSD。如果在SSD中发生电力故障，则备用蓄能器(诸如，电容器)可允许SSD在SSD完全停止运转之前，通过将输送中的数据(in-flightdata)持久存储在SSD的非易失性存储器中来保存输送中的数据，其中，输送中的数据可包括在SSD中发生电力故障之时尚未提交到SSD的非易失性存储器的写入。
附图说明
现在参考附图，其中，同样的参考编号通篇表示对应的部分：
图1说明示出用于存储器装置的通电和电力损耗处置的操作的图；
图2说明示出根据某些实施例的存储器装置的框图，其中，在多个阶段中实现存储器装置的功能；
图3说明示出根据某些实施例的电力损耗处置器的操作的各种模式的框图；
图4说明示出根据某些实施例，如何在多个阶段中实现存储器装置的功能的流程图；
图5说明示出根据某些实施例，如何在多个阶段中实现存储器装置的功能的流程图以及电力损耗处置器的操作的各种模式；以及
图6说明根据某些实施例，包括计算装置的系统的框图，该计算装置包括由非易失性存储器组成的存储器装置。
具体实施方式
在下文的描述中，对附图进行参考，附图形成本文的一部分并且说明若干实施例。要理解，可利用其它实施例，并且可进行结构改变和操作改变。
图1说明示出用于存储器装置的通电和电力损耗处置的操作的图100。存储器装置102可由电力管理模块104组成，电力管理模块104控制存储器装置102的通电，并且还处置存储器装置102中的电力损耗事件。如果发生对于存储器装置102的电力的损耗，则电力管理模块104可将电力从电容器108中存储的电荷供应到非易失性存储器106。
在存储器装置的通电(如经由参考标号110所示)期间，电力被施加(在框112)到存储器装置102，并且电容器108被完全充电(在框114)。一旦电容器108被完全充电，则非易失性存储器106被通电并且被配置，使得读取操作和写入操作可在非易失性存储器106上被实行(在框116)。
在存储器装置中的电力损耗处置(如经由参考标号118所示)期间，响应于确定已在存储器装置102中发生电力损耗(在框120)，在非易失性存储器106停止运转之前，完全充电的电容器108中存储的电荷用于将电力传送到非易失性存储器106，以将输送中的数据写入非易失性存储器106中(在框122)。“输送中的数据”指的是从主机计算系统发送到存储器装置102的写入，其中，写入尚未提交到存储器装置102的非易失性存储器106。“输送中的数据”也指的是进行中的并因此还未完成的任何写入。另外，“输送中的数据”还可指的是已被暂时缓存或高速缓存在易失性存储器中的数据，其被认为写回到主机计算系统，但还未提交到存储器装置102的非易失性存储器106。“输送中的数据”还可包括存储器装置102的易失性存储器中存储的数据管理结构。“输送中的数据”还可被称为“处于输送中的数据”或“处于输送中的写入”。
在存储器装置102的通电期间将电容器108完全充电的操作耗费相当长的时间，并且在此时间期间，不能使用非易失性存储器106。图2-6中描述的某些实施例提供如下机制：在实行存储器装置102中的电力损耗处置的同时，在没有将电容器108完全充电的情况下使用存储器装置102的非易失性存储器106。此类实施例允许在存储器装置102的通电期间早得多地使用存储器装置102的非易失性存储器106。
图2说明示出根据某些实施例耦合到主机202的存储器装置200的框图，其中，在多个阶段中实现存储器装置200的功能。存储器装置200可包含存储器板、SSD或包括非易失性存储器204的任何其它装置。在某些实施例中，非易失性存储器204可由一个或多个非易失性存储器芯片206、208组成。只要存储器装置200包括非易失性存储器204，如果存在任何输送中的数据，如果发生由主机202或某个其它装置提供的电力的损耗，该非易失性存储器204的输送中的数据需要被保留，则在备选实施例中，存储器装置200的其它配置是可能的。
虽然针对SSD来描述各种实施例，但实施例可应用于包含非易失性存储器的任何存储器装置。在一个实施例中，存储器装置是块可寻址存储器装置，诸如基于NAND或NOR技术的那些。存储器装置还可包括未来一代的非易失性装置，诸如三维交叉点存储器装置或其它字节可寻址的原位写入型(write-in-place)非易失性存储器装置。在一个实施例中，存储器装置可作为或可包括使用硫属玻璃的存储器装置、多阈值级NAND闪速存储器、NOR闪速存储器、单级或多级相变存储器(PCM)、电阻存储器、纳米线存储器、铁电晶体管随机存取存储器(FeTRAM)、结合忆阻器技术的磁阻随机存取存储器(MRAM)存储器或自旋转移矩(STT)-MRAM、基于自旋电子磁结存储器的装置或上面的任何的组合或其它存储器。存储器装置可指的是管芯本身和/或封装的存储器产品。
在某些实施例中，主机202可以是计算装置(例如，膝上型计算机、台式计算机、平板电脑、蜂窝电话、处理器、服务器、磁盘阵列或任何其它适合的计算装置)，以及存储器装置200可被包括在主机202的内部或可位于主机202外部。
存储器装置200包括开关210，开关210被安置在将电力从主机202供应到存储器装置200的电力线212中。电力线212由将电力从主机202传送到开关210的输入电力轨218以及将电力从开关210传送到非易失性存储器204的一个或多个源电力轨220组成。可存在输入电力轨218、电力线212以及源电力轨220的单个实例，或者可存在输入电力轨、电力线以及源电力轨的一个或多个实例(例如，在某些实施例中，多个输入电力轨可对多个源电力轨馈电)。在其中非易失性存储器204的多个非易失性存储器芯片206、208使用不同的电压的某些实施例中，多个源电力轨220可提供不同的电压。
如果电力从主机202损耗，则存储器装置200的电力管理模块214可使用存储器装置200中包括的能量存储器件216(例如，存储电荷的电容器)将备用电力供应到非易失性存储器204，使得存在的任何输送中的数据经由存储器装置200的受控停止运转被写入。能量存储器件216经由非易失性存储器204的输入电力模块217耦合到非易失性存储器204。电力管理模块214可在硬件、固件、软件或其中的任何组合中实现。电力管理模块214可包括通电应用222和电力损耗处置器224。在电力从主机202经由输入电力轨218而恢复到存储器装置200之后，通电应用222管理存储器装置200的通电。电力损耗处置器224处置如下情形：对存储器装置200的电力供应不是由主机202经由输入电力轨218来提供的，并且能量存储器件216中存储的电荷必须用于至少使非易失性存储器204的一个或多个源电力轨220停止运转，以及如果存储器装置200中存在输送中的数据，则将足够的电力供应到非易失性存储器204和其它组件以将此类输送中的数据写入非易失性存储器204中。
电力损耗处置器224可在受限模式226中或在综合模式228中操作。在受限模式226中，电力损耗处置器224使用来自能量存储器件216的(与综合模式228中所使用的电荷相比)相对少量的电荷使一个或多个源电力轨220停止运转，并且因为不存在输送中的数据，所以不需要将输送中的数据写入非易失性存储器204中。在综合模式228中，电力损耗处置器224使用来自能量存储器件216的(与受限模式226中使用的电荷相比)相对大量的电荷，以将输送中的数据写入非易失性存储器204中，并且还使到非易失性存储器204的一个或多个源电力轨220停止运转。
图3说明示出根据某些实施例的电力损耗处置器224的操作的各种模式的图300。水平轴示出从使电力从主机202经由输入电力轨218到存储器装置200的恢复开始的持续时间302。垂直轴示出电容器216或某个其它能量存储器件中存储的电荷304的量。
经由参考标号306所示的曲线指示在不同时间电容器216中存储的电荷。起初，当电力从主机202经由输入电力轨218被恢复到存储器装置200时，没有电荷被存储在电容器216中，并且在时间T1307，电容器216具有由C1308表示的电荷量，并且在稍后的时间点T2310，电容器216具有由C2312表示的电荷量。在某些实施例中，C1308是电容器216的总电荷容量的10％或更少，以及C2312是电容器216的总电荷容量的70％或更多。
图3(经由参考标号314)示出当电容器216被充电到至少水平C1时，则响应于存储器装置200中的电力损耗，电容器216中的电荷足以使非易失性存储器204的一个或多个源电力轨220停止运转。在这样的情形下，电力损耗处置器224可在受限模式226中起作用，而不是在综合模式228中起作用。
图3还(经由参考标号316)示出当电容器216被充电到至少水平C2312(其基本上高于C1水平)时，则响应于存储器装置200中的电力损耗，电容器216中的电荷足以使非易失性存储器204的一个或多个源电力轨220停止运转，并且还将输送中的数据写入到非易失性存储器204。在这样的情形下，电力损耗处置器224可在综合模式228中起作用。
因此，图3示出在电荷的第一预确定的水平C1308，电力损耗处置器224可在受限模式226中起作用，而不是在综合模式228中起作用。在电荷的较高的第二预确定的水平C2312，电力损耗处置器224可在综合模式228中起作用。在综合模式228中，电力损耗处置器224能够将输送中的数据写入到非易失性存储器204。
图4说明示出根据某些实施例，如何在存储器装置200的通电期间，在多个阶段中实现存储器装置200的功能的流程图400。图4中所示的操作可由电力管理模块214与存储器装置200中执行的其它模块组合来实行。
控制在框402开始，其中，电力由主机202施加到存储器装置200。控制继续进行框404，其中，电容器216开始充电。通电应用222(在406框)确定电容器216到水平C1308的充电是否完成。如果是这样(“是”分支407)，则通电应用222(在框408)确保电力经由一个或多个源电力轨220被传送到非易失性存储器204，以将非易失性存储器204通电并且提供对非易失性存储器204的读取访问。控制继续进行框410，其中，通电应用222将电力损耗处置器224设置成在受限模式226中操作。因为在电荷水平C1308(其作为在框410的电容器216的电荷水平)，仅相对少量的电荷被存储在电容器216中，所以电力损耗处置器224被设置成受限模式226，其中，在电力故障期间，没有输送中的数据被写入到非易失性存储器204。因为非易失性存储器204仍尚未被配置用于写入，所以不存在输送中的数据并且受限模式226适用于电力损耗处置器224。
电容器216(在412框)继续被充电，并且控制继续进行框414，其中，通电应用222确定电容器216到水平C2312的充电是否完成。如果是这样(“是”分支415)，则通电应用222(在框416)确保非易失性存储器204(除了读取访问(非易失性存储器204已经在框408中被配置用于读取访问)之外，还)被配置用于写入访问。因此，如果在框416之后存在电力故障，则可能存在必须被写入非易失性存储器204中的输送中的数据，并且在框418，通电应用222将电力损耗处置器224设置成在综合模式228中操作，在综合模式228中，输送中的数据被写入到非易失性存储器204。电容器216可(在框420)继续被充电并且一旦电容器216被完全充电(除非对于电容器216，水平C2是完全充电的状态)，则将电容器216维持在完全充电。
根据框406，如果电容器216尚未充电到水平C1(“否”分支422)，则控制返回到框404以便对电容器216进行额外充电。根据框414，如果电容器216尚未充电到水平C2(“否”分支424)，则控制返回到框412以便对电容器216进行额外充电。
因此，图4说明在第一阶段中，在电容器216已被充电到相对较低的水平C1308之后，非易失性存储器204上仅允许读取操作并且电力损耗处置器224被设置成在受限模式226中操作。仅当电容器216被充电到充分地足够高的水平(例如，水平C2312)(其中，电力损耗处置器224能够在综合模式228中操作，以将输送中的数据写入到非易失性存储器204)时，非易失性存储器204上才准许写入操作。
因此，在早期时刻T1307，非易失性存储器204对于读取操作是起作用的，以及在稍后的时刻T2310，非易失性存储器204对于读取操作和写入操作两者都是起作用的。这是对于图1中所示的系统的改进，在图1中，仅当电容器108被完全充电时，非易失性存储器106上才允许读取操作和写入操作，并且这可能不仅耗费比T1307更长的时间，还可能耗费比T2310更长的时间。在图2-4中所示的实施例中，与图1中所示的操作相比，更早地允许从存储器装置200的读取操作。
图5说明示出根据某些实施例，如何在多个阶段中实现存储器装置200的功能的流程图500以及电力损耗处置器224的操作的各种模式。图5中所示的操作可由电力管理模块214与存储器装置200中执行的其它模块组合来实行。
控制在框502开始，其中，耦合到存储器装置200的非易失性存储器204的能量存储器件216被充电到至少第一预确定的水平C1308。控制继续进行框504，其中，响应于将能量存储器件216充电到至少第一预确定的水平C1308，将非易失性存储器204通电并且提供对非易失性存储器204的读取访问。在框504，电力损耗处置器224被设置成受限模式226。
根据框504，控制继续进行框506，其中，能量存储器件216被充电到至少第二预确定的水平C2312，其中，第二预确定的水平C2312大于第一预确定的水平C1308。响应于将能量存储器件216充电到至少第二预确定的水平C2312，(在框508)提供对非易失性存储器204的写入访问。在框508，电力损耗处置器224被设置成综合模式228。
在框502、504、506、508中所示的操作由电力管理模块214的通电应用222来实行的同时，框510、512、514、516、518中所示的操作可由电力管理模块214的电力损耗处置器224并行地实行(经由参考标号520所示)。
在框510，由电力损耗处置器224对于存储器装置200的电力的损耗进行确定。无论电力损耗处置器224正在受限模式226中操作还是正在综合模式228中操作，电力损耗处置器224都(在框511)实行如下操作：断开开关210，将非易失性存储器204的源电力轨220从输入电力轨218断开连接，以使非易失性存储器204的源电力轨220停止运转。在某些实施例中，如果存在两个或更多个源电力轨220(即，存在不止一个源电力轨)，则按照被称为停止运转序列的序列，使两个或更多个源电力轨220停止运转。例如，如果存在包含第一源电力轨和第二源电力轨的两个源电力轨，则按照停止运转序列，使第一源电力轨停止运转，以及然后，使第二源电力轨停止运转。
如果能量存储器件216已被充电到至少第一预确定的水平C1308，但尚未被充电到第二预确定的水平C2312(经由参考标号512所示，其中，电力损耗处置器224正在受限模式226中操作)，则因为不存在输送中的数据，所以不需要将输送中的数据写入到非易失性存储器204(在框514)。如果能量存储器件216已被充电到至少第二预确定的水平C2312(经由参考标号516所示，其中，电力损耗处置器224正在综合模式228中操作)，则输送中的数据被写入到非易失性存储器204(在框518)。
应注意，当能量存储器件216已被充电到第一预确定的水平C1308时，能量存储器件216被部分充电，以及当能量存储器件216已被充电到第二预确定的水平C2312时，能量存储器件216被部分或完全充电。
因此，图1-5说明某些实施例，其中，存储器装置200的能量存储器件216在两个阶段中被充电。在第一阶段中，在能量存储器件216已被充电到相对较低的水平C1308之后，非易失性存储器204上仅允许读取操作，并且电力损耗处置器224被设置成在受限模式226中操作。在受限模式226中，因为仅允许读取操作并且不存在输送中的数据，所以不需要将任何输送中的数据写入到非易失性存储器204。仅当能量存储器件216被充电到充分地足够高的水平(例如，水平C2312)时，电力损耗处置器224才被设置成在综合模式228中操作。在综合模式228中，因为非易失性存储器204上准许写入操作并且这些写入操作可生成输送中的数据，所以电力损耗处置器224利用能量存储器件216中存储的电荷将任何输送中的数据写入到非易失性存储器204。
所描述的组件和/或操作可被实现为方法、设备或计算机程序产品，其使用标准的编程和/或工程技术来产生软件、固件、硬件或其中的任何组合。所描述的操作可被实现为“计算机可读存储介质”中维持的代码以用于在某些实施例中实现或者出于设计目的而进行存储器芯片的软件仿真，其中，处理器可从计算机存储可读介质读取代码和执行代码。计算机可读存储介质包括电子电路、存储材料、无机材料、有机材料、生物材料、外壳、壳体、涂层以及硬件中的至少一个。计算机可读存储介质可包含但不限于磁存储介质(例如，硬盘驱动器、软盘、磁带等等)、光存储设备(CD-ROM、DVD、光盘等等)、易失性和非易失性存储器装置(例如，EEPROM、ROM、PROM、RAM、DRAM、SRAM、闪速存储器、固件、可编程逻辑等等)、固态装置(SSD)等等。实现所描述的操作的代码还可被实现在硬件装置(例如，集成电路芯片、可编程门阵列(PGA)、专用集成电路(ASIC)等等)中实现的硬件逻辑中。更进一步，实现所描述的操作的代码可被实现在“传输信号”中，其中，传输信号可通过空间或者诸如光纤、铜线之类的传输介质传播。代码或逻辑在其中被编码的传输信号还可包含无线信号、卫星传输、无线电波、红外信号、蓝牙等等。计算机可读存储介质上嵌入的程序代码可作为传输信号从传送站或计算机传送到接收站或计算机。计算机可读存储介质并非仅仅由传输信号组成。本领域技术人员将认识到，可对此配置进行许多修改，以及制品可包含本领域中已知的适合的信息承载介质。
用于执行针对某些实施例的方面的操作的计算机程序代码可用一个或多个编程语言的任何组合来编写。流程图和/或框图中的框可由计算机程序指令来实现。
图6说明可包括计算装置的系统600的框图，其中，存储器装置(其按照图2-5中所示的存储器装置200的架构被设计)被包括在计算装置中。例如，在某些实施例中，系统600可以是如下计算机(例如，膝上型计算机、台式计算机、平板电脑、蜂窝电话或任何其它适合的计算装置)：在该计算机中具有存储器装置(其按照图2-5中所示的存储器装置200的架构被设计)。系统600可包括电路602，电路602可在某些实施例中至少包括处理器604。系统600还可包括存储器606(例如，按照图2-5中所示的架构的存储器装置200)和存储设备608(例如，按照图2-5中所示的架构的存储器装置200)。存储设备608可包括固态驱动器、磁盘驱动器或包括非易失性存储器装置(例如，EEPROM、ROM、PROM、闪存、固件、可编程逻辑等等)的其它驱动器或装置。存储设备608还可包括磁盘驱动器、光盘驱动器、磁带驱动器等等。存储设备608可包含内部存储装置、附加存储装置以及/或网络可访问存储装置。系统600可包括程序逻辑610，其包括可被加载到存储器606中并且由处理器604或电路602执行的代码612。在某些实施例中，包括代码612的程序逻辑610可被存储在存储设备608中。在某些其它实施例中，程序逻辑610可被实现在电路602中。因此，虽然图6示出程序逻辑610与其它元件分离，但程序逻辑610可被实现在存储器606和/或电路602中。系统600还可包括显示器614(例如，液晶显示器(LCD)、发光二极管(LED)显示器、阴极射线管(CRT)显示器、触屏显示器或任何其它适合的显示器)。系统600还可包括一个或多个输入装置616，诸如键盘、鼠标、操纵杆、触控板或任何其它适合的输入装置。在某些实施例中，显示器614可耦合到包含存储设备608和/或存储器606的存储器装置；网络接口618可通信地耦合到处理器604；以及电池620可通信地耦合到处理器604。还可在系统600中找到除了图6中所示的那些组件或装置以外的其它组件或装置。
某些实施例可针对用于由人或自动化处理来部署计算指令的、将计算机可读代码集成到计算系统中的方法，其中，使与计算系统组合的代码能够实行所描述的实施例的操作。
除非另有明确指定，否则术语“一实施例”、“实施例”、“若干实施例”、“该实施例”、“该若干实施例”、“一个或多个实施例”、“一些实施例”以及“一个实施例”意指“一个或多个(但并非所有的)实施例”。
除非另有明确指定，否则术语“包括”、“包含”、“具有”及其变化意指“包括但不限于”。
除非另有明确指定，否则项的所列举的列表并不暗示项中的任何项或所有项都是互斥的。
除非另有明确指定，否则术语“一个”(“a”或“an”)以及“该”意指“一个或多个”。
除非另有明确指定，否则彼此通信的装置不需要彼此持续通信。另外，彼此通信的装置可直接通信或者通过一个或多个中介间接通信。
具有彼此通信的若干组件的实施例的描述并不暗示要求所有此类组件。相反，描述各种可选的组件来说明广泛的各种可能的实施例。
此外，虽然可按相继的顺序来描述过程步骤、方法步骤、算法或诸如此类，但此类过程、方法和算法可配置成按交替的顺序工作。换言之，可被描述的步骤的任何序列或顺序都不一定指示步骤按该顺序实行的要求。本文所描述的过程的步骤可按任何实际顺序来实行。此外，一些步骤可同时实行。
当本文描述单个装置或产品时，将容易明白，不止一个装置/产品(不论它们是否合作)可代替单个装置/产品来使用。类似地，在本文描述不止一个装置或产品(不论它们是否合作)的情况下，将容易明白，单个装置/产品可代替不止一个装置或产品来使用，或者不同数量的装置/产品可替代所示数量的装置或程序来使用。备选地，装置的功能性和/或特征可由未被明确描述为具有此类功能性/特征的一个或多个其它装置来实施。因此，其它实施例不需要包括该装置本身。
可能已在图中说明的至少某些操作示出按某一顺序发生的某些事件。在备选实施例中，可按不同顺序实行、修改或移除某些操作。此外，步骤可被添加到上述逻辑并且仍符合所描述的实施例。此外，本文描述的操作可相继地发生，或者某些操作可并行地来处理。更进一步，操作可由单个处理单元或者由分布式处理单元来实行。
出于说明和描述的目的，已提出各种实施例的前文的描述。该描述并非意在穷举或限制于所公开的确切形式。鉴于上文的教导，许多修改和变化是可能的。
示例
下文的示例属于另外的实施例。
示例1是用于数据存储的存储器装置，该存储器装置包含：非易失性存储器；耦合到非易失性存储器的能量存储器件；以及电力管理模块，该电力管理模块可配置成响应于能量存储器件被充电到至少第一预确定的水平，将非易失性存储器通电并且提供对非易失性存储器的读取访问。
在示例2中，示例1的主题可包括当能量存储器件已被充电到第一预确定的水平时，能量存储器件被部分充电。
在示例3中，示例1的主题可包括电力管理模块还可配置成响应于能量存储器件被充电到至少第二预确定的水平，提供对非易失性存储器的写入访问。
在示例4中，示例3的主题可包括第二预确定的水平大于第一预确定的水平。
在示例5中，示例4的主题可包括电力管理模块还可配置成在能量存储器件已被充电到至少第一预确定的水平，但尚未被充电到第二预确定的水平时，响应于对于存储器装置的电力的损耗，使非易失性存储器的一个或多个源电力轨停止运转，并且其中，如果存在两个或更多个源电力轨，则停止运转序列用于使两个或更多个源电力轨停止运转。
在示例6中，示例4的主题可包括电力管理模块还可配置成在能量存储器件已被充电到至少第二预确定的水平时，响应于对于存储器装置的电力的损耗，使非易失性存储器的一个或多个源电力轨停止运转并且将输送中的数据写入到非易失性存储器，其中，如果存在两个或更多个源电力轨，则停止运转序列用于使两个或更多个源电力轨停止运转。
在示例7中，示例4的主题可包括当能量存储器件已被充电到第二预确定的水平时，能量存储器件被部分或完全充电。
示例8是用于数据存储的方法，其中，耦合到存储器装置的非易失性存储器的能量存储器件被充电到至少第一预确定的水平。响应于将能量存储器件充电到至少第一预确定的水平，将非易失性存储器通电并且提供对非易失性存储器的读取访问。
在示例9中，示例8的主题可包括当能量存储器件已被充电到第一预确定的水平时，能量存储器件被部分充电。
在示例10中，示例8的主题可包括响应于将能量存储器件充电到至少第二预确定的水平，提供对非易失性存储器的写入访问。
在示例11中，示例10的主题可包括第二预确定的水平大于第一预确定的水平。
在示例12中，示例11的主题可包括在能量存储器件已被充电到至少第一预确定的水平，但尚未被充电到第二预确定的水平时，响应于对于存储器装置的电力的损耗，使非易失性存储器的一个或多个源电力轨停止运转，其中，如果存在两个或更多个源电力轨，则停止运转序列用于使两个或更多个源电力轨停止运转。
在示例13中，示例11的主题可包括在能量存储器件已被充电到至少第二预确定的水平时，响应于对于存储器装置的电力的损耗，使非易失性存储器的一个或多个源电力轨停止运转并且将输送中的数据写入到非易失性存储器，其中，如果存在两个或更多个源电力轨，则停止运转序列用于使两个或更多个源电力轨停止运转。
在示例14中，示例10的主题可包括当能量存储器件已被充电到第二预确定的水平时，能量存储器件被部分或完全充电。
示例15是用于数据存储的计算装置，该计算装置包含：处理器；以及耦合到处理器的存储器装置，该存储器装置包含：非易失性存储器；耦合到非易失性存储器的能量存储器件；以及电力管理模块，该电力管理模块可配置成响应于能量存储器件被充电到至少第一预确定的水平，将非易失性存储器通电并且提供对非易失性存储器的读取访问。
在示例16中，示例15的主题可包括当能量存储器件已被充电到第一预确定的水平时，能量存储器件被部分充电。
在示例17中，示例15的主题可包括电力管理模块还可配置成响应于能量存储器件被充电到至少第二预确定的水平，提供对非易失性存储器的写入访问。
在示例18中，示例17的主题可包括第二预确定的水平大于第一预确定的水平。
在示例19中，示例18的主题可包括电力管理模块还可配置成在能量存储器件已被充电到至少第一预确定的水平，但尚未被充电到第二预确定的水平时，响应于对于存储器装置的电力的损耗，使非易失性存储器的一个或多个源电力轨停止运转，并且其中，如果存在两个或更多个源电力轨，则停止运转序列用于使两个或更多个源电力轨停止运转。
在示例20中，示例18的主题可包括电力管理模块还可配置成在能量存储器件已被充电到至少第二预确定的水平时，响应于对于存储器装置的电力的损耗，使非易失性存储器的一个或多个源电力轨停止运转并且将输送中的数据写入到非易失性存储器，并且其中，如果存在两个或更多个源电力轨，则停止运转序列用于使两个或更多个源电力轨停止运转。
在示例21中，示例17的主题可包括当能量存储器件已被充电到第二预确定的水平时，能量存储器件被部分或完全充电。
示例22是用于数据存储的计算装置，该计算装置包含：处理器；通信地耦合到处理器的显示器；通信地耦合到处理器的网络接口；以及耦合到处理器的存储器装置，该存储器装置包含：非易失性存储器；耦合到非易失性存储器的能量存储器件；以及电力管理模块，该电力管理模块可配置成响应于能量存储器件被充电到至少第一预确定的水平，将非易失性存储器通电并且提供对非易失性存储器的读取访问。
在示例23中，示例22的主题可包括电力管理模块还可配置成响应于能量存储器件被充电到至少第二预确定的水平，提供对非易失性存储器的写入访问。
在示例24中，示例23的主题可包括电力管理模块还可配置成在能量存储器件已被充电到至少第一预确定的水平，但尚未被充电到第二预确定的水平时，响应于对于存储器装置的电力的损耗，使非易失性存储器的一个或多个源电力轨停止运转，并且其中，如果存在两个或更多个源电力轨，则停止运转序列用于使两个或更多个源电力轨停止运转。
在示例25中，示例23的主题可包括电力管理模块还可配置成在能量存储器件已被充电到至少第二预确定的水平时，响应于对于存储器装置的电力的损耗，使非易失性存储器的一个或多个源电力轨停止运转并且将输送中的数据写入到非易失性存储器，并且其中，如果存在两个或更多个源电力轨，则停止运转序列用于使两个或更多个源电力轨停止运转。
示例26是用于数据存储的系统，该系统包含：用于将耦合到存储器装置的非易失性存储器的能量存储器件充电到至少第一预确定的水平的部件；以及用于响应于将能量存储器件充电到至少第一预确定的水平，将非易失性存储器通电并且提供对非易失性存储器的读取访问的部件。
上述任何系统和/或设备的所有可选特征还可针对上述方法或过程来实现，并且示例中的细节可在一个或多个实施例中的任何地方使用。另外，上述方法或过程的所有可选特征还可针对上述任何系统和/或设备来实现，并且示例中的细节可在一个或多个实施例中的任何地方使用。

Claims (31)

1.一种用于数据存储的存储器装置，所述存储器装置包含：
非易失性存储器；
耦合到所述非易失性存储器的能量存储器件；以及
电力管理模块，所述电力管理模块可配置成响应于所述能量存储器件被充电到至少第一预确定的水平的量，提供对所述非易失性存储器的读取访问，以及响应于所述能量存储器件被充电到至少第二预确定的水平的量，提供对所述非易失性存储器的写入访问，其中，所述第二预确定的水平大于所述第一预确定的水平。
2.如权利要求1所述的存储器装置，其中，当所述能量存储器件已被充电到所述第一预确定的水平时，所述能量存储器件被部分充电。
3.如权利要求1所述的存储器装置，其中，所述电力管理模块还可配置成在所述能量存储器件已被充电到至少所述第一预确定的水平，但尚未被充电到所述第二预确定的水平时，响应于对于所述存储器装置的电力的损耗，使所述非易失性存储器的一个或多个源电力轨停止运转，并且其中，如果存在两个或更多个源电力轨，则停止运转序列用于使所述两个或更多个源电力轨停止运转。
4.如权利要求1所述的存储器装置，其中，所述电力管理模块还可配置成在所述能量存储器件已被充电到至少所述第二预确定的水平时，响应于对于所述存储器装置的电力的损耗，使所述非易失性存储器的一个或多个源电力轨停止运转并且将输送中的数据写入到所述非易失性存储器，并且其中，如果存在两个或更多个源电力轨，则停止运转序列用于使所述两个或更多个源电力轨停止运转。
5.如权利要求1所述的存储器装置，其中，当所述能量存储器件已被充电到所述第二预确定的水平时，所述能量存储器件被部分或完全充电。
6.如权利要求1所述的存储器装置，其中，所述能量存储器件包含电容器。
7.一种用于数据存储的方法，所述方法包含：
将耦合到存储器装置的非易失性存储器的能量存储器件充电到至少第一预确定的水平的量；响应于将所述能量存储器件充电到至少所述第一预确定的水平的所述量，提供对所述非易失性存储器的读取访问；以及
响应于将所述能量存储器件充电到至少第二预确定的水平的量，提供对所述非易失性存储器的写入访问，其中，所述第二预确定的水平大于所述第一预确定的水平。
8.如权利要求7所述的方法，其中，当所述能量存储器件已被充电到所述第一预确定的水平时，所述能量存储器件被部分充电。
9.如权利要求7所述的方法，所述方法还包含：
在所述能量存储器件已被充电到至少所述第一预确定的水平，但尚未被充电到所述第二预确定的水平时，响应于对于所述存储器装置的电力的损耗，使所述非易失性存储器的一个或多个源电力轨停止运转，其中，如果存在两个或更多个源电力轨，则停止运转序列用于使所述两个或更多个源电力轨停止运转。
10.如权利要求7所述的方法，所述方法还包含：
在所述能量存储器件已被充电到至少所述第二预确定的水平时，响应于对于所述存储器装置的电力的损耗，使所述非易失性存储器的一个或多个源电力轨停止运转并且将输送中的数据写入到所述非易失性存储器，其中，如果存在两个或更多个源电力轨，则停止运转序列用于使所述两个或更多个源电力轨停止运转。
11.如权利要求7所述的方法，其中，当所述能量存储器件已被充电到所述第二预确定的水平时，所述能量存储器件被部分或完全充电。
12.如权利要求7所述的方法，其中，所述能量存储器件包含电容器。
13.一种用于数据存储的计算装置，所述计算装置包含：
处理器；以及
耦合到所述处理器的存储器装置，所述存储器装置包含：
非易失性存储器；
耦合到所述非易失性存储器的能量存储器件；以及
电力管理模块，所述电力管理模块可配置成响应于所述能量存储器件被充电到至少第一预确定的水平的量，提供对所述非易失性存储器的读取访问，以及响应于所述能量存储器件被充电到至少第二预确定的水平的量，提供对所述非易失性存储器的写入访问，其中，所述第二预确定的水平大于所述第一预确定的水平。
14.如权利要求13所述的计算装置，其中，当所述能量存储器件已被充电到所述第一预确定的水平时，所述能量存储器件被部分充电。
15.如权利要求13所述的计算装置，其中，所述电力管理模块还可配置成在所述能量存储器件已被充电到至少所述第一预确定的水平，但尚未被充电到所述第二预确定的水平时，响应于对于所述存储器装置的电力的损耗，使所述非易失性存储器的一个或多个源电力轨停止运转，并且其中，如果存在两个或更多个源电力轨，则停止运转序列用于使所述两个或更多个源电力轨停止运转。
16.如权利要求13所述的计算装置，其中，所述电力管理模块还可配置成在所述能量存储器件已被充电到至少所述第二预确定的水平时，响应于对于所述存储器装置的电力的损耗，使所述非易失性存储器的一个或多个源电力轨停止运转并且将输送中的数据写入到所述非易失性存储器，并且其中，如果存在两个或更多个源电力轨，则停止运转序列用于使所述两个或更多个源电力轨停止运转。
17.如权利要求13所述的计算装置，其中，当所述能量存储器件已被充电到所述第二预确定的水平时，所述能量存储器件被部分或完全充电。
18.如权利要求13所述的计算装置，其中，所述能量存储器件包含电容器。
19.一种用于数据存储的计算装置，所述计算装置包含：
处理器；
通信地耦合到所述处理器的显示器；
通信地耦合到所述处理器的网络接口；以及
耦合到所述处理器的存储器装置，所述存储器装置包含：
非易失性存储器；
耦合到所述非易失性存储器的能量存储器件；以及
电力管理模块，所述电力管理模块可配置成响应于所述能量存储器件被充电到至少第一预确定的水平的量，提供对所述非易失性存储器的读取访问，以及响应于所述能量存储器件被充电到至少第二预确定的水平的量，提供对所述非易失性存储器的写入访问，其中，所述第二预确定的水平大于所述第一预确定的水平。
20.如权利要求19所述的计算装置，其中，当所述能量存储器件已被充电到所述第一预确定的水平时，所述能量存储器件被部分充电。
21.如权利要求19所述的计算装置，其中，所述电力管理模块还可配置成在所述能量存储器件已被充电到至少所述第一预确定的水平，但尚未被充电到所述第二预确定的水平时，响应于对于所述存储器装置的电力的损耗，使所述非易失性存储器的一个或多个源电力轨停止运转，并且其中，如果存在两个或更多个源电力轨，则停止运转序列用于使所述两个或更多个源电力轨停止运转。
22.如权利要求20所述的计算装置，其中，所述电力管理模块还可配置成在所述能量存储器件已被充电到至少所述第一预确定的水平，但尚未被充电到所述第二预确定的水平时，响应于对于所述存储器装置的电力的损耗，使所述非易失性存储器的一个或多个源电力轨停止运转，并且其中，如果存在两个或更多个源电力轨，则停止运转序列用于使所述两个或更多个源电力轨停止运转。
23.如权利要求19所述的计算装置，其中，所述电力管理模块还可配置成在所述能量存储器件已被充电到至少所述第二预确定的水平时，响应于对于所述存储器装置的电力的损耗，使所述非易失性存储器的一个或多个源电力轨停止运转并且将输送中的数据写入到所述非易失性存储器，并且其中，如果存在两个或更多个源电力轨，则停止运转序列用于使所述两个或更多个源电力轨停止运转。
24.如权利要求19所述的计算装置，其中，所述能量存储器件包含电容器。
25.一种用于数据存储的系统，所述系统包含：
用于将耦合到存储器装置的非易失性存储器的能量存储器件充电到至少第一预确定的水平的量的部件；
用于响应于将所述能量存储器件充电到至少所述第一预确定的水平的所述量，提供对所述非易失性存储器的读取访问的部件；以及
用于响应于将所述能量存储器件充电到至少第二预确定的水平的量，提供对所述非易失性存储器的写入访问的部件，其中，所述第二预确定的水平大于所述第一预确定的水平。
26.如权利要求25所述的系统，其中，当所述能量存储器件已被充电到所述第一预确定的水平时，所述能量存储器件被部分充电。
27.如权利要求25所述的系统，所述系统还包含：
用于执行以下步骤的部件：在所述能量存储器件已被充电到至少所述第一预确定的水平，但尚未被充电到所述第二预确定的水平时，响应于对于所述存储器装置的电力的损耗，使所述非易失性存储器的一个或多个源电力轨停止运转，其中，如果存在两个或更多个源电力轨，则所述部件将停止运转序列用于使所述两个或更多个源电力轨停止运转。
28.如权利要求25所述的系统，所述系统还包含：
用于执行以下步骤的部件：在所述能量存储器件已被充电到至少所述第二预确定的水平时，响应于对于所述存储器装置的电力的损耗，使所述非易失性存储器的一个或多个源电力轨停止运转并且将输送中的数据写入到所述非易失性存储器，其中，如果存在两个或更多个源电力轨，则所述部件将停止运转序列用于使所述两个或更多个源电力轨停止运转。
29.如权利要求25所述的系统，其中，当所述能量存储器件已被充电到所述第二预确定的水平时，所述能量存储器件被部分或完全充电。
30.如权利要求25所述的系统，其中，所述能量存储器件包含电容器。
31.一种计算机可读介质，其上存储有指令，所述指令在执行时，使计算装置执行根据权利要求7至12中的任一项所述的方法。
CN201780073188.4A 2016-12-27 2017-11-28 在多个阶段中实现存储器装置的功能 Active CN109997095B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/391037 2016-12-27
US15/391,037 US9977478B1 (en) 2016-12-27 2016-12-27 Memory device and method with backup energy reservoir to write in-flight data in non-volatile memory
PCT/US2017/063531 WO2018125475A1 (en) 2016-12-27 2017-11-28 Enabling functions of a memory device in a plurality of phases

Publications (2)

Publication Number Publication Date
CN109997095A CN109997095A (zh) 2019-07-09
CN109997095B true CN109997095B (zh) 2023-06-27

Family

ID=62125422

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780073188.4A Active CN109997095B (zh) 2016-12-27 2017-11-28 在多个阶段中实现存储器装置的功能

Country Status (5)

Country Link
US (1) US9977478B1 (zh)
EP (1) EP3563214B1 (zh)
KR (1) KR102608610B1 (zh)
CN (1) CN109997095B (zh)
WO (1) WO2018125475A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11334141B2 (en) * 2020-01-31 2022-05-17 Dell Products L.P. System and method for dynamic power control based on a cache size in volatile memory

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5428620A (en) * 1991-05-09 1995-06-27 Fuji Photo Optical Co., Ltd. Data writing/reading device of camera
US6181602B1 (en) * 1998-05-29 2001-01-30 Stmicroelectronics S.R.L. Device and method for reading nonvolatile memory cells
JP2015191414A (ja) * 2014-03-28 2015-11-02 日本電気株式会社 制御装置、ディスクアレイ装置、及び制御方法、並びにコンピュータ・プログラム

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5254928A (en) * 1991-10-01 1993-10-19 Apple Computer, Inc. Power management system for battery powered computers
JP3511916B2 (ja) * 1998-11-17 2004-03-29 松下電器産業株式会社 記録再生装置
US6523128B1 (en) * 1999-08-31 2003-02-18 Intel Corporation Controlling power for a sleeping state of a computer to prevent overloading of the stand-by power rails by selectively asserting a control signal
US7525436B2 (en) * 2005-04-21 2009-04-28 University Of Pittsburgh-Of The Commonwealth System Of Higher Education Methods and apparatus for reducing power consumption of an active transponder
US7394714B2 (en) * 2006-09-07 2008-07-01 Taiwan Semiconductor Manufacturing Co., Ltd. Circuit implementation of a dynamic power supply for SRAM core array
US20090132762A1 (en) * 2007-11-16 2009-05-21 Sony Corporation Removable nonvolatile memory system with functional inhibition
US8495406B2 (en) 2009-03-09 2013-07-23 International Business Machines Corporation Apparatus for resuming a system from a power failure after the main power supply has recovered and prior to fully recharging the backup power supply by enabling the receiption of input/output commands by the cache memory at a rate proportational to the amount of charge on the backup power supply currently available
US8627117B2 (en) 2009-06-26 2014-01-07 Seagate Technology Llc Device with power control feature involving backup power reservoir circuit
US8680710B2 (en) * 2010-12-17 2014-03-25 Texas Instruments Incorporated Analog power sequencer and method
US8607089B2 (en) * 2011-05-19 2013-12-10 Intel Corporation Interface for storage device access over memory bus
WO2013054374A1 (en) 2011-10-12 2013-04-18 Hitachi, Ltd. Storage system, and data backup method and system restarting method of storage system
US9250676B2 (en) 2013-11-29 2016-02-02 Sandisk Enterprise Ip Llc Power failure architecture and verification
WO2015136655A1 (ja) * 2014-03-13 2015-09-17 株式会社日立製作所 ストレージシステム及び制御方法
US9350326B2 (en) * 2014-08-08 2016-05-24 Apple Inc. Voltage sampling scheme with dynamically adjustable sample rates
US9836108B2 (en) * 2014-09-10 2017-12-05 Toshiba Memory Corporation Memory system and controller
US20160349817A1 (en) 2015-05-29 2016-12-01 Intel Corporation Power protected memory with centralized storage

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5428620A (en) * 1991-05-09 1995-06-27 Fuji Photo Optical Co., Ltd. Data writing/reading device of camera
US6181602B1 (en) * 1998-05-29 2001-01-30 Stmicroelectronics S.R.L. Device and method for reading nonvolatile memory cells
JP2015191414A (ja) * 2014-03-28 2015-11-02 日本電気株式会社 制御装置、ディスクアレイ装置、及び制御方法、並びにコンピュータ・プログラム

Also Published As

Publication number Publication date
EP3563214B1 (en) 2022-02-09
EP3563214A4 (en) 2020-08-19
KR20190092384A (ko) 2019-08-07
CN109997095A (zh) 2019-07-09
KR102608610B1 (ko) 2023-12-04
US9977478B1 (en) 2018-05-22
WO2018125475A1 (en) 2018-07-05
EP3563214A1 (en) 2019-11-06

Similar Documents

Publication Publication Date Title
US9921916B2 (en) Management of power loss in a memory device
KR102177315B1 (ko) 플러시 제어 로직을 포함하는 입출력 인터셉터 로직, 및 그 입출력 인터셉터 로직을 이용하여 컴퓨터로 구현되는 방법
KR102462305B1 (ko) 고체 상태 드라이브의 판독 성능을 개선시키는 방법 및 장치
US10504565B2 (en) Power management integrated circuit with dual power feed
US10389380B2 (en) Efficient data path architecture for flash devices configured to perform multi-pass programming
US20120203959A1 (en) Non-volatile memory, system including the same, and method of programming the same
EP3382565A1 (en) Selective noise tolerance modes of operation in a memory
EP3705979B1 (en) Ssd restart based on off-time tracker
US9965400B2 (en) Memory management method, memory control circuit unit and memory storage device
US10430108B2 (en) Concurrent copying of first and second subsets of pages from media such as SLC NAND to media such as QLC or MLC NAND for completion of copying of data
US10032494B2 (en) Data processing systems and a plurality of memory modules
CN105389269A (zh) 数据存储装置、包括其的数据处理系统及其操作方法
US20190095110A1 (en) Relocating or aborting a block of data by a host, based on media policies managed by a storage device
US20180341576A1 (en) Memory system and operation method thereof
US10318205B2 (en) Managing data using a number of non-volatile memory arrays
US20230099202A1 (en) Ssd with reduced secure erase time and endurance stress
US10649840B2 (en) Data storage device performing recovery operation after sudden power-off and operating method thereof
US20220107733A1 (en) Multiple tier storage deployment management engine
CN109997095B (zh) 在多个阶段中实现存储器装置的功能
US20180181323A1 (en) Storing a plurality of contexts in a single band in a non-volatile memory device
TWI688864B (zh) 儲存設備及儲存方法
KR20170132483A (ko) 메모리 장치의 구동 방법
EP4020220A1 (en) Utilizing nand buffer for dram-less multilevel cell programming
US10474582B2 (en) NAND flash storage device and methods using non-NAND storage cache
US20180267708A1 (en) Memory system and operating method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant