CN109979996B - 一种半金属/半导体肖特基结及其制备方法和肖特基二极管 - Google Patents

一种半金属/半导体肖特基结及其制备方法和肖特基二极管 Download PDF

Info

Publication number
CN109979996B
CN109979996B CN201910237587.0A CN201910237587A CN109979996B CN 109979996 B CN109979996 B CN 109979996B CN 201910237587 A CN201910237587 A CN 201910237587A CN 109979996 B CN109979996 B CN 109979996B
Authority
CN
China
Prior art keywords
layer
metal
semi
semiconductor
gaas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910237587.0A
Other languages
English (en)
Other versions
CN109979996A (zh
Inventor
芦红
丁元丰
张克冬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University
Original Assignee
Nanjing University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University filed Critical Nanjing University
Priority to CN201910237587.0A priority Critical patent/CN109979996B/zh
Publication of CN109979996A publication Critical patent/CN109979996A/zh
Priority to PCT/CN2020/080341 priority patent/WO2020192569A1/en
Application granted granted Critical
Publication of CN109979996B publication Critical patent/CN109979996B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28581Deposition of Schottky electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47Schottky barrier electrodes
    • H01L29/475Schottky barrier electrodes on AIII-BV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204Diodes
    • H01L29/66212Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及电子材料技术领域,具体涉及一种半金属/半导体肖特基结及其制备方法和肖特基二极管。本发明提供的半金属/半导体肖特基结,包括半导体层和半金属层,所述半导体层和半金属层之间形成肖特基接触;其中,形成所述半金属层的化合物为稀土元素与VA族元素组成的化合物。本发明提供的半金属/半导体肖特基结中半导体层和半金属层的界面热稳定性良好,基于所述半金属/半导体肖特基结的肖特基二极管,理想因子约为1.05,噪声等效功率可降低至pW/Hz1/2甚至亚pW/Hz1/2量级,具有更灵敏的探测性能。

Description

一种半金属/半导体肖特基结及其制备方法和肖特基二极管
技术领域
本发明涉及电子材料技术领域,具体涉及一种半金属/半导体肖特基结及其制备方法和肖特基二极管。
背景技术
肖特基二极管广泛应用于高速集成电路和微波技术等领域,其非线性特性可以应用于高频探测以及谐波产生。理想情况下,符合热电子发射理论的肖特基二极管的电流-电压特性为
Figure BDA0002008676730000011
Figure BDA0002008676730000012
其中,Is为反向饱和电流,q为电荷量(对于电子为-e,对于空穴为e),V为肖特基结上的外加偏压,k为玻尔兹曼常数,T为温度,A为结面积,A*为有效理查逊常数,ΦB为肖特基势垒。
在实际情况下,考虑到其他电流形成机制,如复合电流和隧穿电流,则表达式修正为
Figure BDA0002008676730000013
其中,n为理想因子。
肖特基二极管的核心部分是金属与半导体接触形成的肖特基结,其中,常用的金属有金(Au)、铝(Al)、镍(Ni)、铂(Pt)、铜(Cu)等。但是,目前大部分肖特基二极管的理想因子一般大于1.1,噪声等效功率(NEP)一般为几十到几百pW/Hz1/2量级。因为传统金属和半导体材料性质上的差异,导致金属和半导体界面的热稳定性较差,容易形成缺陷、发生界面扩散和界面反应,从而降低了界面质量。
发明内容
本发明的目的在于提供一种半金属/半导体肖特基结及其制备方法和肖特基二极管,本发明提供的半金属/半导体肖特基结中半导体层和半金属层的界面热稳定性良好,基于所述半金属/半导体肖特基结的肖特基二极管,理想因子约为1.05,噪声等效功率可降低至pW/Hz1/2甚至亚pW/Hz1/2量级,具有更灵敏的探测性能。
为了实现上述发明目的,本发明提供以下技术方案:
本发明提供了一种半金属/半导体肖特基结,包括半导体层和半金属层,所述半导体层和半金属层之间形成肖特基接触;其中,形成所述半金属层的化合物包括稀土元素与VA族元素组成的化合物。
优选地,形成所述半金属层的化合物中,稀土元素包括Er、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Tm、Yb、Lu、Y或Sc。
优选地,形成所述半金属层的化合物中,VA族元素包括P、As、Sb或Bi。
优选地,形成所述半金属层的化合物包括ErAs、ErSb、GdAs、GdSb、SmAs、SmSb、HoAs、HoSb、EuAs、EuSb、YbAs或YbSb。
优选地,所述半导体层为非掺杂半导体层或掺杂半导体层。
优选地,形成所述非掺杂半导体层的化合物包括IIIA族元素和VA族元素组成的化合物;IIIA族元素包括Al、Ga和In中的一种或几种,VA族元素包括P、As、Sb和Bi中的一种或几种。
优选地,形成所述掺杂半导体层的化合物包括IIIA族元素和VA族元素组成的化合物,其中,掺杂源包括Si、Te、Be或C;IIIA族元素包括Al、Ga和In中的一种或几种,VA族元素包括P、As、Sb和Bi中的一种或几种。
本发明提供了上述技术方案所述半金属/半导体肖特基结的制备方法,采用分子束外延法在衬底上全外延生长得到半金属/半导体肖特基结。
本发明提供了一种肖特基二极管,包括底部电极和依次叠层设置的衬底、重掺杂缓冲层、半导体层、半金属层、保护层以及顶部电极,其中,所述底部电极和重掺杂缓冲层之间形成欧姆接触,所述保护层与半金属层之间形成欧姆接触,所述半导体层和半金属层形成上述技术方案所述半金属/半导体肖特基结。
优选地,形成所述保护层的材料包括金属Al、Mo、W或Ta。
本发明提供了一种半金属/半导体肖特基结,包括半导体层和半金属层,所述半导体层和半金属层之间形成肖特基接触;其中,形成所述半金属层的化合物为稀土元素与VA族元素组成的化合物(本发明中简称为RE-VA族化合物)。本发明提供的半金属/半导体肖特基结采用半金属性质的RE-VA族化合物替代传统金属,其与形成半导体层的化合物具有较好的兼容性,晶格失配较小,易于形成低缺陷密度、热稳定性良好的界面;且二者对称性匹配,RE-VA族化合物可以浸润(wetting)半导体层的表面,进而形成高质量的半金属/半导体肖特基结。基于所述半金属/半导体肖特基结的肖特基二极管,理想因子约为1.05,噪声等效功率可降低至pW/Hz1/2甚至亚pW/Hz1/2量级,具有更灵敏的探测性能。
本发明提供了所述半金属/半导体肖特基结的制备方法,具体是采用分子束外延法在衬底上全外延生长得到半金属/半导体肖特基结。本发明采用分子束外延法制备半金属/半导体肖特基结,RE-VA族化合物可以在超高真空条件下原位外延在半导体层上,降低了界面氧化物形成的可能性,有利于提高界面质量,得到高质量的半金属/半导体肖特基结;且制备方法操作简单,易于实施。
附图说明
图1为本发明中半金属/半导体肖特基结的结构示意图;
图2为本发明中肖特基二极管的结构示意图;
图3为实施例1所得材料的XRD图;
图4为实施例1所得材料中ErAs/GaAs界面的高分辨透射电子显微镜图。
具体实施方式
本发明提供了一种半金属/半导体肖特基结,包括半导体层和半金属层,所述半导体层和半金属层之间形成肖特基接触;其中,形成所述半金属层的化合物包括稀土元素与VA族元素组成的化合物。
在本发明中,形成所述半金属层的化合物包括稀土元素与VA族元素组成的化合物(即RE-VA族化合物),所述RE-VA族化合物中,稀土元素(RE)优选包括Er、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Tm、Yb、Lu、Y或Sc,更优选为Er、Gd或Sm;VA族元素优选包括P、As、Sb或Bi,更优选为As或Sb;具体的,所述RE-VA族化合物优选包括ErAs、ErSb、GdAs、GdSb、SmAs、SmSb、HoAs、HoSb、EuAs、EuSb、YbAs或YbSb,更优选为ErAs或ErSb。
在本发明中,所述半导体层优选为非掺杂半导体层或掺杂半导体层。在本发明中,所述非掺杂指的是非人为的对半导体层进行掺杂,掺杂指的是人为的对半导体层进行掺杂。
在本发明中,形成所述非掺杂半导体层的化合物优选包括IIIA族元素和VA族元素组成的化合物(本发明中简称为IIIA-VA族化合物),所述IIIA-VA族化合物中,IIIA族元素优选包括Al、Ga和In中的一种或几种,VA族元素优选包括P、As、Sb和Bi中的一种或几种,更优选包括As和/或Sb;具体的,所述IIIA-VA族化合物优选包括AlAs、AlSb、GaAs、GaSb、InAs和InSb中的一种,或者包括由至少两种这些化合物(即AlAs、AlSb、GaAs、GaSb、InAs和InSb)形成的多元化合物或数字合金(digital alloy),具体的如所述多元化合物和数字合金的化学式可以为In1-x-yGaxAlyAs(0<x<1,0<y<1)或AlxGa1-xSb(0<x<1)。在本发明中,所述数字合金具体是指由若干种极薄的半导体层组成的超晶格,例如AlSb和GaSb,这两种材料以几个原子层的厚度交替设置,整体可以看作一种具有均匀组分的合金,若AlSb的厚度为a,GaSb的厚度为b,x=a/(a+b),则其化学式为AlxGa1-xSb。
在本发明中,形成所述掺杂半导体层的化合物优选包括IIIA族元素和VA族元素组成的化合物,其中,掺杂源优选包括Si、Te、Be或C;IIIA族元素优选包括Al、Ga和In中的一种或几种,VA族元素优选包括P、As、Sb和Bi中的一种或几种。在本发明中,所述掺杂半导体层即在非掺杂半导体层基础上掺杂了掺杂源;其中,形成掺杂半导体层的IIIA-VA族化合物的具体种类的选择范围优选与形成非掺杂半导体层的IIIA-VA族化合物一致,在此不再进行赘述;所述掺杂半导体层中掺杂源的含量优选不高于1×1017cm-3
本发明提供了上述技术方案所述半金属/半导体肖特基结的制备方法,具体是采用分子束外延法在衬底上全外延生长得到半金属/半导体肖特基结(如图1所示,在衬底上外延生长由半导体层和半金属层形成的半金属/半导体肖特基结)。本发明采用全外延的方法制备半金属/半导体肖特基结,不需要借助其他镀膜技术也不需要样品转移,有利于提高半金属/半导体肖特基结的界面质量。在本发明中,本领域技术人员可以根据实际需要确定制备过程中各相关参数,具体的,会结合后续肖特基二极管进行详细说明。
本发明提供了一种肖特基二极管,如图2所示,包括底部电极和依次叠层设置的衬底、重掺杂缓冲层、半导体层、半金属层、保护层以及顶部电极,其中,所述底部电极和重掺杂缓冲层之间形成欧姆接触,所述保护层与半金属层之间形成欧姆接触,所述半导体层和半金属层形成上述技术方案所述半金属/半导体肖特基结。
本发明提供的肖特基二极管包括衬底。本发明对于所述衬底没有特殊的限定,采用本领域技术人员熟知的衬底即可,具体如GaAs衬底或InP衬底。在本发明中,所述衬底在使用前优选进行去氧化处理,所述去氧化处理过程中,衬底的表面温度优选为550~650℃,去氧化处理的时间优选为10~20min;本发明在高温条件下进行去氧化处理,能够有效去除衬底表面的氧化物,有利于获得高质量的半金属/半导体肖特基结。
本发明提供的肖特基二极管包括设置在衬底上的重掺杂缓冲层。在本发明中,所述重掺杂缓冲层能够与底部电极之间形成欧姆接触,保证肖特基二极管能够实现相应的功能;同时还能够为半金属/半导体肖特基结的生长提供平整的表面,有利于获得高质量的半金属/半导体肖特基结。
本发明优选根据衬底的种类选择重掺杂缓冲层的主体材料,具体的,当采用GaAs衬底时,则重掺杂缓冲层的主体材料优选为GaAs;当采用InP衬底时,则重掺杂缓冲层的主体材料优选为In0.53Ga0.47As或In0.52Al0.48As。本发明优选根据载流子的类型选择重掺杂缓冲层中掺杂源的种类,具体的,当载流子为n型(电子)时,掺杂源优选为Si或Te;当载流子为p型(空穴)时,掺杂源优选为Be或C。在本发明中,所述重掺杂缓冲层中掺杂源的含量优选不低于1×1018cm-3
本发明提供的肖特基二极管包括依次叠层设置在重掺杂缓冲层上的半导体层和半金属层,所述半导体层和半金属层形成上述技术方案所述半金属/半导体肖特基结。在本发明中,所述肖特基二极管中的半导体层和半金属层优选与上述技术方案所述半金属/半导体肖特基结一致,在此不再进行赘述。
在本发明中,所述肖特基二极管优选还包括浓度梯度层,所述浓度梯度层设置在所述重掺杂缓冲层和半导体层之间,所述浓度梯度层中掺杂源的含量优选小于重掺杂缓冲层的掺杂源含量,且大于半导体层的掺杂源含量(半导体层的掺杂源含量即为0~1×1017cm-3),能够起到过渡作用即可;本发明对于所述浓度梯度层的主体材料和掺杂源种类没有特殊限定,可以与重掺杂缓冲层一致,也可以不一致。
本发明对于所述保护层的材质没有特殊的限定,采用本领域技术人员熟知的材质即可;在本发明中,形成所述保护层的材料优选包括金属Al、Mo、W或Ta;所述保护层能够保护半金属层不被氧化。
本发明对于所述底部电极和顶部电极的材质没有特殊的限定,采用本领域技术人员熟知的材质即可;在本发明中,形成所述底部电极和顶部电极的材料优选包括金属Al、Au、Pt或Ti/Pt/Au复合多层金属材料。
在本发明中,肖特基二极管中各层的厚度没有特殊限定,根据实际需要选择合适的厚度即可;具体的,所述重掺杂缓冲层的厚度优选为50~150nm;所述浓度梯度层的厚度优选<500nm;所述半导体层的厚度优选为1~1000nm;所述半金属层的厚度优选为1~200nm;所述保护层的厚度优选为50~100nm。
在本发明中,所述肖特基二极管的制备方法优选包括以下步骤:
采用分子束外延法在衬底上制备得到含有重掺杂缓冲层、半导体层、半金属层和保护层的材料,其中,所述半导体层和半金属层形成的半金属/半导体肖特基结为上述技术方案所述半金属/半导体肖特基结,所述保护层与半金属层之间形成欧姆接触;采用光刻法确定电极的位置,刻蚀深度至所得材料的重掺杂缓冲层;采用蒸镀法在保护层上制备顶部电极;在刻蚀出的重掺杂缓冲层上制备底部电极,形成台面结构,并使底部电极和重掺杂缓冲层之间形成欧姆接触,得到肖特基二极管。
在本发明中,当所述肖特基二极管中包括浓度梯度层时,所述浓度梯度层优选是通过分子束外延法制备得到。
本发明对于制备肖特基二极管所用分子束外延法的具体操作方式没有特殊的限定,采用本领域技术人员熟知的方式即可;具体的,外延生长所述重掺杂缓冲层和浓度梯度层的温度独立地优选为500~600℃,背景真空度独立地优选为1×10-7~1×10-10torr,生长速率独立地优选为0.8~1.2μm/h;外延生长所述半导体层的温度优选为500~600℃,背景真空度优选为1×10-7~1×10-10torr,生长速率优选为0.8~1.2μm/h;外延生长所述半金属层的温度优选为400~500℃,背景真空度优选为1×10-7~1×10-10torr,生长速率优选为20~200nm/h;外延生长所述保护层的温度优选<100℃,背景真空度优选为5×10-10Torr以下,生长速率优选为20~200nm/h。
本发明对于所述光刻法和蒸镀法的具体操作方式没有特殊的限定,采用本领域技术人员熟知的方式即可。
在本领域中,二极管中的噪声主要来源于半金属层与半导体层之间的界面,界面处的缺陷形成的缺陷能级如果在费米能级附近,在二极管运行过程中会不断释放或捕获电子,形成充放电流,进而形成噪声。理想情况下,根据热电子发射理论得到的电压-电流关系中,理想因子n=1,类似地,这些缺陷会引入其他形式的电流,如隧穿电流和复合电流,造成理想因子n>1。而本发明中,半金属/半导体肖特基结中半金属层采用了RE-VA族化合物,因其能带发生重叠从而比半导体具有更多的自由电子,具有金属性质,与传统的金属材料(如Al、Au)相比,RE-VA族化合物(如ErAs、ErSb、GdAs、SmSb等)为NaCl晶体结构,与IIIA-VA族化合物的晶格常数相近[如ErAs
Figure BDA0002008676730000072
和GaAs
Figure BDA0002008676730000071
],对称性匹配,浸润性较好,有利于形成晶格匹配界面清晰的单晶薄膜;传统的金属材料与IIIA-VA族半导体材料性质差异较大,多形成岛状的多晶结构,在界面处容易存在互扩散等问题,导致界面质量差;同时,本发明中RE-VA族半金属层与IIIA-VA族半导体层的生长条件的兼容性较好(生长温度约为400~600℃),采用分子束外延技术,在超高真空(10-7~10-10torr)条件下将半金属层原位外延生长于半导体层上,这种全外延的制备方法可以避免半导体层表面接触空气形成氧化物,有利于减少界面处的悬挂键、偏析相等缺陷,获得平整的共格界面;而传统的工艺中多采用非外延手段(如蒸镀、溅射等),界面处会形成很多缺陷,尤其是界面氧化物,导致界面质量差。
在本发明中,半金属/半导体肖特基结中半金属层采用了RE-VA族化合物,使半金属/半导体肖特基结具有很高的界面质量,能够大幅度减少界面缺陷,从而提高了调控肖特基势垒的能力;另外,通过调节半导体层的组成、终止面的类型(所述终止面指半导体层生长结束时的原子面,终止面的类型是指其组成和晶面结构)以及半导体层中掺杂源的种类和浓度等因素,也可以调控肖特基势垒高度,进而能够使肖特基二极管适应不同环境需要。
下面将结合本发明中的实施例,对本发明中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例1
(1)对(001)晶面的GaAs衬底进行去氧化处理15min,去氧处理过程中,GaAs衬底的表面温度为600℃;
(2)采用分子束外延法,于背景真空度为1×10-7~1×10-8torr、580℃条件下在GaAs衬底上外延生长GaAs半导体层(为非掺杂半导体层,即不含掺杂源),厚度为100nm,生长速率为1μm/h;
(3)以30℃/min的降温速率将所得材料的温度降低到455℃,在背景真空度为1×10-7~1×10-8torr条件下,采用分子束外延法在所述GaAs半导体层上外延生长ErAs半金属层,厚度为125nm,生长速率为170nm/h;
(4)以30℃/min的降温速率将所得材料的温度降低到50℃,在背景真空度为5×10-10Torr以下时,采用分子束外延法在ErAs半金属层表面外延生长金属Al保护层,厚度为80nm,生长速率为160nm/h。
对本实施例所得材料进行XRD表征,结果如图3所示。由图3可知,所得材料实现了半金属/半导体肖特基结所需的ErAs/GaAs异质结构;通过分子束外延金属Al保护层,可以有效的防止ErAs半金属层被氧化;ErAs半金属层和金属Al保护层均为高质量的单晶薄膜。
图4为本实施例所得材料中ErAs/GaAs界面的高分辨透射电子显微镜图。由图4可知,GaAs与ErAs之间可以形成清晰的平整界面,且晶格在界面处共格。
实施例2
(1)对(001)晶面的GaAs衬底进行去氧化处理(GaAs衬底的表面温度为600℃,处理时间为15min)后,采用分子束外延法,于背景真空度为1×10-7~1×10-8torr、580℃条件下,以GaAs衬底为基准,依次外延生长GaAs重掺杂缓冲层(厚度为100nm)、GaAs浓度梯度层(厚度为300nm),生长速率为1μm/h,掺杂源为Si,所述GaAs重掺杂缓冲层中掺杂源的含量为1×1018cm-3,GaAs浓度梯度层中掺杂源的含量为5×1017cm-3
(2)采用分子束外延法,于背景真空度为1×10-7~1×10-8torr、580℃条件下在GaAs浓度梯度层上外延生长GaAs半导体层(为掺杂半导体层,掺杂源为Si,掺杂源的含量为1×1017cm-3),厚度为100nm,生长速率为1μm/h;
(3)以30℃/min的降温速率将所得材料的温度降低到455℃,在背景真空度为1×10-7~1×10-8torr条件下,采用分子束外延法在所述GaAs半导体层上外延生长ErAs半金属层,厚度为125nm,生长速率为170nm/h;
(4)以30℃/min的降温速率将所得材料的温度降低到50℃,在背景真空度为5×10-10Torr以下时,采用分子束外延法在ErAs半金属层表面外延生长金属Al保护层,厚度为80nm,生长速率为160nm/h;
(5)采用光刻法确定电极的位置,刻蚀深度至所得材料的GaAs重掺杂缓冲层;采用蒸镀法在金属Al保护层上制备顶部电极(材质为Au),在刻蚀出的GaAs重掺杂缓冲层上制备底部电极(材质为Au),形成台面结构,并使底部电极和GaAs重掺杂缓冲层之间形成欧姆接触,得到肖特基二极管。
本实施例制备的肖特基二极管中,半金属/半导体肖特基结中半金属层采用了RE-VA族化合物,为NaCl晶体结构,与IIIA-VA族化合物的晶格常数相近,对称性匹配,浸润性好,有利于形成晶格匹配界面清晰的单晶薄膜;同时,RE-VA族半金属层与IIIA-VA族半导体层的生长条件的兼容性较好,采用分子束外延技术,在超高真空条件下将半金属层原位外延生长于半导体层上,可以避免半导体层表面接触空气形成氧化物,有利于减少界面处的悬挂键、偏析相等缺陷,获得平整的共格界面,界面质量好。因此,本实施例制备的基于所述半金属/半导体肖特基结的肖特基二极管,理想因子约为1.05,噪声等效功率可降低至pW/Hz1/2甚至亚pW/Hz1/2量级,具有更灵敏的探测性能。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。

Claims (1)

1.一种半金属/半导体肖特基二极管的制备方法,其特征在于,
半金属/半导体肖特基二极管的结构为,底部电极和依次叠层设置的衬底、重掺杂缓冲层、半导体层、半金属层、保护层以及顶部电极,其中,所述底部电极和重掺杂缓冲层之间形成欧姆接触,所述保护层与半金属层之间形成欧姆接触,所述半导体层和半金属层形成所述半金属/半导体肖特基结;形成所述保护层的材料包括金属Al、Mo、W或Ta;采用分子束外延法在衬底上全外延生长得到半金属/半导体肖特基结;具体步骤如下:
(1)对(001)晶面的GaAs衬底进行去氧化处理,GaAs衬底的表面温度为600℃,处理时间为15min后,采用分子束外延法,于背景真空度为1×10-7~1×10-8torr、580℃条件下,以GaAs衬底为基准,依次外延生长厚度为50-150nm的GaAs重掺杂缓冲层、厚度为300nm的GaAs浓度梯度层,生长速率为1μm/h,掺杂源为Si,所述GaAs重掺杂缓冲层中掺杂源的含量为1×1018cm-3,GaAs浓度梯度层中掺杂源的含量为5×1017cm-3
(2)采用分子束外延法,于背景真空度为1×10-7~1×10-8torr、580℃条件下,在GaAs浓度梯度层上外延生长GaAs半导体层,GaAs半导体层为掺杂半导体层,掺杂源为Si,掺杂源的含量为1×1017cm-3,厚度为1-1000nm,生长速率为0.8-1.2μm/h;
(3)以30℃/min的降温速率将所得材料的温度降低到455℃,在背景真空度为1×10-7~1×10-8torr条件下,采用分子束外延法在所述GaAs半导体层上外延生长ErAs半金属层,厚度为1-200nm,生长速率为20-200nm/h;
(4)以30℃/min的降温速率将所得材料的温度降低到50℃,在背景真空度为5×10- 10Torr以下时,采用分子束外延法在ErAs半金属层表面外延生长金属Al保护层,厚度为50-100nm,生长速率为20-200nm/h;
(5)采用光刻法确定电极的位置,刻蚀深度至所得材料的GaAs重掺杂缓冲层;采用蒸镀法在金属Al保护层上制备顶部Au电极,在刻蚀出的GaAs重掺杂缓冲层上制备底部Au电极,形成台面结构,并使底部电极和GaAs重掺杂缓冲层之间形成欧姆接触,得到肖特基二极管。
CN201910237587.0A 2019-03-27 2019-03-27 一种半金属/半导体肖特基结及其制备方法和肖特基二极管 Active CN109979996B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910237587.0A CN109979996B (zh) 2019-03-27 2019-03-27 一种半金属/半导体肖特基结及其制备方法和肖特基二极管
PCT/CN2020/080341 WO2020192569A1 (en) 2019-03-27 2020-03-20 Schottky-type heterojunction structure, method of making the same and schottky barrier diode device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910237587.0A CN109979996B (zh) 2019-03-27 2019-03-27 一种半金属/半导体肖特基结及其制备方法和肖特基二极管

Publications (2)

Publication Number Publication Date
CN109979996A CN109979996A (zh) 2019-07-05
CN109979996B true CN109979996B (zh) 2022-03-18

Family

ID=67080924

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910237587.0A Active CN109979996B (zh) 2019-03-27 2019-03-27 一种半金属/半导体肖特基结及其制备方法和肖特基二极管

Country Status (2)

Country Link
CN (1) CN109979996B (zh)
WO (1) WO2020192569A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109979996B (zh) * 2019-03-27 2022-03-18 南京大学 一种半金属/半导体肖特基结及其制备方法和肖特基二极管
CN117497601B (zh) * 2023-12-28 2024-05-07 深圳天狼芯半导体有限公司 平面型碳化硅晶体管的结构、制造方法及电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102113122A (zh) * 2008-08-06 2011-06-29 佳能株式会社 整流器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5847437A (en) * 1996-12-23 1998-12-08 National Science Council Rare-earth element-doped III-V compound semiconductor schottky diodes and device formed thereby
TW367626B (en) * 1997-11-26 1999-08-21 Nat Science Council Schottky structure with rare earth composite layer and manufacturing method thereof
WO2011115891A2 (en) * 2010-03-15 2011-09-22 University Of Florida Research Foundation Inc. Graphite and/or graphene semiconductor devices
US8805147B2 (en) * 2011-05-17 2014-08-12 Canon Kabushiki Kaisha Waveguide, apparatus including the waveguide, and method of manufacturing the waveguide
US9431529B2 (en) * 2014-09-08 2016-08-30 Samsung Electronics Co., Ltd. Confined semi-metal field effect transistor
CN107065058B (zh) * 2017-04-21 2019-03-22 南京大学 用作太赫兹和红外光偏振调制的薄膜材料及其制备方法
CN108899389A (zh) * 2018-06-19 2018-11-27 复旦大学 一种石墨烯基紫外至近红外InGaAs探测器芯片
CN109979996B (zh) * 2019-03-27 2022-03-18 南京大学 一种半金属/半导体肖特基结及其制备方法和肖特基二极管

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102113122A (zh) * 2008-08-06 2011-06-29 佳能株式会社 整流器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Growth of semimetallic ErAs films epitaxially embedded in GaAs;Adam M. Crook等;《Proc. SPIE 8106, Nanoepitaxy: Materials and Devices III》;20110916;全文 *
Interface atomic structure of epitaxial ErAs layers on (001) In0.53Ga0.47As and GaAs;Dmitri O. Klenov等;《 Applied Physics Letters》;20050606;第86卷;全文 *

Also Published As

Publication number Publication date
WO2020192569A1 (en) 2020-10-01
CN109979996A (zh) 2019-07-05

Similar Documents

Publication Publication Date Title
Sakurai et al. Highly effective activation of Mg-implanted p-type GaN by ultra-high-pressure annealing
Ye et al. Na-doped ZnO nanorods fabricated by chemical vapor deposition and their optoelectrical properties
Yang et al. High reverse breakdown voltage Schottky rectifiers without edge termination on Ga2O3
JP5565895B2 (ja) 半導体装置
CN109979996B (zh) 一种半金属/半导体肖特基结及其制备方法和肖特基二极管
Liang et al. Heavy Mg-doping of (Al, Ga) N films for potential applications in deep ultraviolet light-emitting structures
Nuese et al. The preparation and properties of vapor-grown In 1− x Ga x P
Bhat et al. Substrate nitridation induced modulations in transport properties of wurtzite GaN/p-Si (100) heterojunctions grown by molecular beam epitaxy
JP2017532755A (ja) 化合物半導体デバイスのためのエピタキシャル金属の遷移金属窒化物層
Singh et al. Analysis of current transport mechanisms in sol-gel grown Si/ZnO heterojunction diodes in high temperature environment
Singh et al. Performance analysis of Schottky diodes based on Bi doped p-ZnO thin films
Wang et al. Molecular beam epitaxial GaAs‐Al x Ga1‐x As heterostructures for metal semiconductor field effect transistor applications
US20110287626A1 (en) Ohmic electrode and method of forming the same
CN114792736A (zh) 一种基于半金属/半导体异质结构的肖特基二极管
Sitaputra et al. Defect induced mobility enhancement: Gadolinium oxide (100) on Si (100)
Bao et al. Epitaxial Bi∕ GaAs (111) diodes via electrodeposition
Guo et al. Electrical tailoring of the photoluminescence of silicon-vacancy centers in diamond/silicon heterojunctions
EP3906586B1 (en) Ingan-based led epitaxial wafer and fabrication method thereof
CN113853685A (zh) 肖特基二极管及其制备方法
CN216902957U (zh) 一种基于半金属/半导体异质结构的肖特基二极管
Vengalis et al. Growth and Investigation of Heterostructures Based on Multiferroic BiFeO_3
JP6856193B2 (ja) ショットキーバリアダイオードの製造方法
WO2022130560A1 (ja) ヘテロ接合バイポーラトランジスタ
Bilousov et al. Metal catalyzed porous n-type GaN layers: low resistivity ohmic contacting and single-step MgO/GaN diode formation
Fan et al. In situ grown single crystal aluminum as a nonalloyed ohmic contact to n-ZnSe by molecular beam epitaxy

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant