CN109979384B - 像素驱动电路、像素电路、显示装置及像素驱动方法 - Google Patents

Abstract

本申请提供了一种像素驱动电路、像素电路、显示装置及像素驱动方法。该像素驱动电路包括：驱动模块、第一开关模块、第二开关模块、第一电荷存储模块和第二电荷存储模块；驱动模块的控制端、第一端、第二端分别与第一节点、第二节点、第三节点电连接；第一开关模块的控制端、第一端、第二端分别与第一扫描信号线、第一数据信号线、第一节点电连接；第二开关模块的控制端、第一端、第二端分别与发光控制信号线、第一电压端、第二节点电连接。本申请对驱动模块的特性偏差进行补偿，并具有较好的补偿效果，可降低该特性偏差对显示亮度的影响，使显示亮度更加稳定、均一性更佳，从而改善显示画面的显示质量。

Description

像素驱动电路、像素电路、显示装置及像素驱动方法

技术领域

本申请涉及显示技术领域，具体而言，本申请涉及一种像素驱动电路、像素电路、显示装置及像素驱动方法。

背景技术

OLED(Organic Light-Emitting Diode，有机发光二极管)屏以其轻薄、可绕性、色彩绚丽、对比度高、响应速率快等优势，受到了广泛的关注，有成为下一代显示的代表，逐渐替代LCD(Liquid Crystal Display，液晶显示器)屏的趋势。

现有技术中，通常采用驱动晶体管产生的驱动电流来驱动OLED器件，驱动电流的值可决定OLED器件所产生的亮度，驱动电流的大小与驱动晶体管自身的特性(如阈值电压)有关。然而由于晶体管的制程因素，驱动晶体管的特性往往会发生偏移，导致显示装置亮度显示不均。

发明内容

本申请针对现有方式的缺点，提出一种像素驱动电路、像素电路、显示装置及像素驱动方法，用以解决现有技术存在驱动晶体管的特征发生偏差进而导致显示亮度不均的技术问题。

第一方面，本申请实施例提供了一种像素驱动电路，包括：驱动模块、第一开关模块、第二开关模块、第一电荷存储模块和第二电荷存储模块；

驱动模块的控制端、第一端、第二端分别与第一节点、第二节点、第三节点电连接；

第一开关模块的控制端、第一端、第二端分别与第一扫描信号线、第一数据信号线、第一节点电连接；

第二开关模块的控制端、第一端、第二端分别与发光控制信号线、第一电压端、第二节点电连接；

第一电荷存储模块的第一端与第二数据信号线电连接，第一电荷模块的第二端和第二电荷模块的第一端均与第二节点电连接，第二电荷模块的第二端与第一节点电连接；

第三节点与像素驱动电路之外的发光元件电连接。

第二方面，本申请实施例提供了一种像素电路，包括：发光元件和本申请实施例第一方面提供的像素驱动电路；

发光元件的两端分别与像素驱动电路的第三节点和第二电压端电连接。

第三方面，本申请实施例提供了一种显示装置，包括本申请实施例第二方面提供的像素电路。

第四方面，本申请实施例提供了一种像素驱动方法，应用于本申请实施例第一方面提供的像素驱动电路，像素驱动方法包括：

在第一阶段，像素驱动电路中的第一开关模块和第二开关模块分别导通，将基准电压和电源电压分别输出至第一节点和第二节点；

在第二阶段，第一开关模块保持导通状态，第二开关模块关断，第一节点保持基准电压，第二节点的电压由基准电压下降至补偿电压；

在第三阶段，第一开关模块保持导通状态，第二开关模块保持关断状态，第一节点保持基准电压，像素驱动电路中的第一电荷存储模块将第二节点的电压转变为第一电压；

在第四阶段，第二开关模块导通，将电源电压输出至第二节点，第一开关模块关断，使得第一节点的电压变为第二电压，像素驱动电路中的驱动模块输出驱动电流至像素驱动电路之外的发光元件。

本申请实施例提供的技术方案，至少具有如下有益效果：

本申请实施例将第一开关模块和第二开关模块分别与第一扫描信号线和发光控制信号线电连接，第一电荷存储模块与第二数据信号线电连接，可通过两个开关模块的通断以及第一电荷存储模块和第二电荷存储模块的存储和释放向与驱动模块所连接的两个节点输入相应的信号，进而实现对驱动模块的特性偏差的补偿，并具有较好的补偿效果，可降低该特性偏差对显示亮度的影响，使显示亮度更加稳定、均一性更佳，从而改善显示画面的显示质量。

本申请附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本申请的实践了解到。

附图说明

本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：

图1为本申请实施例提供的一种像素电路的结构示意图；

图2为本申请实施例提供的另一种像素电路的结构示意图；

图3为本申请实施例提供的一种像素驱动方法的流程示意图；

图4为本申请实施例提供的一种像素驱动电路的控制信号的时序示意图。

图中：

1为驱动模块，2为第一开关模块，3为第二开关模块，4为第一电荷存储模块，5为第二电荷存储模块，6为初始化模块；

T1为第一晶体管(也即驱动晶体管)，T2为第二晶体管，T3-第三晶体管，T4-第四晶体管，C1为第一电容，C2为第二电容，F为发光元件；

SCAN1为第一扫描信号线，SCAN2为第二扫描信号线，Ref为第一数据信号线，DL为第二数据信号线，EM为发光控制信号线；

VDD为第一电压端，VSS为第二电压端，Init为初始电压端；

Vref为第一数据信号线或第二数据信号线的基准电压，Vdata为第二数据信号线的数据电压；

N1为第一节点，N2为第二节点，N3为第三节点；

t1为控制信号的第一阶段，t2为控制信号的第二阶段，t3为控制信号的第三阶段，t4为控制信号的第四阶段。

具体实施方式

下面详细描述本申请，本申请实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。此外，如果已知技术的详细描述对于示出的本申请的特征是不必要的，则将其省略。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能解释为对本申请的限制。

本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本申请所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。

本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本申请的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。

本申请的发明人进行研究发现，由于晶体管的制程因素，驱动晶体管的特性往往会发生偏移。例如，在TFT(Thin Film Transistor，薄膜晶体管)的制备过程中，通常采用LTPS(Low Temperature Poly Silicon，低温多晶硅)为沟道来制备TFT，但由于LTPS TFT需要进行掺杂后才具有N或P型的半导体特性，所以需要对LTPS进行掺杂(离子注入)，由于离子注入和LTPS的ELA(Excimer Laser Annealing，准分子激光退火)过程(单晶转变为多晶的过程需要进行ELA)中会导致TFT特性(如阈值电压Vth)发生偏差等，故需要进行特性偏差的补偿(如Vth补偿)。

本申请的发明人还发现，为了实现补偿，现有的像素电路通常采用7T1C或6T2C的电路结构，然而这种电路结构中的TFT数量过多，不利于提升PPI(Pixels Per Inch，像素密度即每英寸的像素数目)，且7T1C的电路还存在IR Drop(电阻压降)问题。

本申请提供的像素驱动电路、像素电路、显示装置及像素驱动方法，旨在解决现有技术的如上技术问题。

下面以具体地实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例中不再赘述。下面将结合附图，对本申请的实施例进行描述。

本申请实施例提供了一种像素驱动电路，图1示出了该像素驱动电路的结构及其与发光元件的连接示意图，如图1所示，该像素驱动电路包括：驱动模块1、第一开关模块2、第二开关模块3、第一电荷存储模块4和第二电荷存储模块5。

驱动模块1的控制端、第一端、第二端分别与第一节点N1、第二节点N2、第三节点N3电连接；第一开关模块2的控制端、第一端、第二端分别与第一扫描信号线SCAN1、第一数据信号线Ref、第一节点N1电连接；第二开关模块3的控制端、第一端、第二端分别与发光控制信号线EM、第一电压端VDD、第二节点N2电连接；第一电荷存储模块4的第一端与第二数据信号线DL电连接，第一电荷存储模块4的第二端和第二电荷存储模块5的第一端均与第二节点N2电连接，第二电荷存储模块5的第二端与第一节点N1电连接；第三节点N3与像素驱动电路之外的发光元件F电连接。

上述驱动模块1可产生驱动电流以驱动发光元件F发光，第一开关模块2可对驱动模块1的阈值电压进行补偿，第二开关模块3可对发光元件F进行控制，其具体原理可参照后续的方法内容，此处不作赘述。

本申请实施例提供的像素驱动电路可对驱动模块1的特性偏差进行补偿，并具有较好的补偿效果，可降低该特性偏差的对显示亮度的影响，使显示亮度更加稳定、均一性更佳，从而改善显示画面的显示质量。

可选的，如图1所示，驱动模块1包括第一晶体管T1，第一晶体管T1的控制极、第一极、第二极分别作为驱动模块1的控制端、第一端、第二端，分别与第一节点N1、第二节点N2、第三节点N3电连接。

可选的，如图1所示，第一开关模块2包括第二晶体管T2，第二晶体管T2的控制极、第一极、第二极分别作为第一开关模块2的控制端、第一端、第二端，分别与第一扫描信号线SCAN1、第一数据信号线Ref、第一节点N1电连接。

可选的，如图1所示，第二开关模块3包括第三晶体管T3，第三晶体管T3的控制极、第一极、第二极分别作为第二开关模块3的控制端、第一端、第二端，分别与发光控制信号线EM、第一电压端VDD、第二节点N2电连接。

可选的，第一晶体管T1、第二晶体管T2和第三晶体管T3均为薄膜晶体管TFT；第一晶体管T1、第二晶体管T2和第三晶体管T3的控制极均为薄膜晶体管TFT的栅极；第一晶体管T1、第二晶体管T2和第三晶体管T3的第一极均为薄膜晶体管TFT的源极或漏极，第一晶体管T1、第二晶体管T2和第三晶体管T3的第二极均为与所属晶体管的第一极相对应的漏极或源极。

可选的，如图1所示，第一电荷存储模块4包括第一电容C1，第二电荷存储模块5包括第二电容C2；第一电容C1的第一端与第二数据信号线DL电连接；第一电容C1的第二端和第二电容C2的第一端均与第二节点N2电连接；第二电容C2的第二端与第一节点N1电连接。

基于上述内容，本申请实施例提供的像素驱动电路可形成3T2C的电路结构，相对现有的7T1C或6T2C的电路结构，本申请实施例的电路结构可明显节省4个或3个TFT，从而有助于提升PPI。

可选的，本申请实施例提供的像素驱动电路还包括如图2所示的初始化模块6；该初始化模块6的控制端、第一端、第二端分别与第二扫描信号线SCAN2、初始电压端Init、第三节点N3电连接。

可选的，在本申请实施例中，第一扫描信号线SCAN1和第二扫描信号线SCAN2可以采用同一条扫描信号线来替代。

可选的，如图2所示，初始化模块6包括第四晶体管T4；第四晶体管T4的控制极、第一极、第二极分别作为初始化模块6的控制端、第一端、第二端，分别与第二扫描信号线SCAN2、初始电压端Init、第三节点N3电连接。

上述初始化模块6可对发光元件F进行初始化，从而对发光元件F的发光状态进行控制，其具体原理可参照后续的方法内容，此处不作赘述。

基于初始化模块6，本申请实施例还可形成4T2C的电路结构，相对现有的7T1C或6T2C的电路结构，本申请实施例的电路结构可明显节省3个或2个TFT，从而有助于提升PPI。

可选的，上述各晶体管均可以是N型TFT或P型TFT，本领域技术人员可以理解，图1或图2所示的电路连接方式仅作为本申请实施例提供的像素驱动电路的一种示例，当各晶体管的类型变化时，可适应地调整本申请实施例提供的像素驱动电路中各元件的电连接方式，适应地调整后的电连接方式仍然属于本申请实施例的保护范围。

基于同一发明构思，本申请实施例提供了一种像素驱动方法，可应用于本申请实施例提供的上述像素驱动电路，如图3所示，该像素驱动方法包括：

S301，在第一阶段，像素驱动电路中的第一开关模块2和第二开关模块3分别导通，将基准电压Vref和电源电压Vdd，分别输出至第一节点N1和第二节点N2。

S302，在第二阶段，第一开关模块2保持导通状态，第二开关模块3关断，第一节点N1保持基准电压Vref，第二节点N2的电压由基准电压Vref下降至补偿电压。

S303，在第三阶段，第一开关模块2保持导通状态，第二开关模块3保持关断状态，第一节点N1保持基准电压Vref，像素驱动电路中的第一电荷存储模块4将第二节点N2的电压转变为第一电压。

S304，在第四阶段，第二开关模块3导通，将电源电压Vdd输出至第二节点N2，第一开关模块2关断，使得第一节点N1的电压变为第二电压，像素驱动电路中的驱动模块1输出驱动电流至像素驱动电路之外的发光元件F。

可选地，本申请实施例提供的像素驱动方法还包括：在第一阶段、第二阶段和第三阶段，像素驱动电路中的初始化模块6导通，将初始化电压Vinit输出至第三节点N3。

可选地，第一开关模块2和第二开关模块3均响应于第一电平信号导通或保持导通状态，均响应于第二电平信号关断或保持关断状态；第一电平信号为低电平信号，第二电平信号为高电平信号；或，第一电平信号为高电平信号，第二电平信号为低电平信号。

可选地，当上述各模块的晶体管为P型TFT时，作为选通信号的第一电平信号为低电平信号，对应的第二电平信号为高电平信号；当上述各模块的晶体管为N型TFT时，作为选通信号的第一电平信号为高电平信号，对应的第二电平信号为低电平信号。

下面以图2所示的像素驱动电路为例，参照图4所示的像素驱动电路的控制信号时序示意图，对本申请实施例提供的像素驱动方法的原理具体介绍如下：

第一阶段(即图4中的t1阶段)：复位阶段

第一扫描信号线SCAN1处于逻辑低电位，向第一开关模块2中的第二晶体管T2的控制极输入低电平信号，T2响应于该低电平信号导通，T2通过其第一极接收由第一数据信号线Ref输入的基准电压Vref，并将该基准电压Vref输出至第一节点N1，使第一节点N1的电压变为V_N1＝Vref，为与第一节点N1连接的第一晶体管T1的控制极复位。

发光控制信号线EM处于逻辑低电位，向第二开关模块3中的第三晶体管T3的控制极输入低电平信号，T3响应于该低电平信号导通，T3通过其第一极接收由第一电压端VDD输入的电源电压Vdd，并将该电源电压Vdd输出至第二节点N2，使第二节点N2的电压变为V_N2＝Vdd。

第二扫描信号线SCAN2处于逻辑低电位，向初始化模块6中的第四晶体管T4的控制极输入低电平信号，T4响应于该低电平信号导通，T4通过其第一极接收初始电压端Init输入初始化电压Vinit，并将该初始化电压Vinit输入第三节点N3，使第三节点N3的电压变为V_N3＝Vinit，从而实现对OLED元件的阳极的初始化，使OLED元件在第一阶段为不发光状态，避免第三节点N3因第一节点N1和第二节点N2的变化而发生变化，使OLED发出不符合亮度需求的光。

初始化电压Vinit可以是一个较低的固定电压，该固定电压的数值可根据实际需求设置，采用Vinit对OLED元件的阳极进行初始化还可以达到禁止OLED发光的目的，从而可以提高OLED显示的对比度，即黑态可以更黑。

第二数据信号线DL通过第一电容C1的第一端向像素驱动电路输入基准电压Vref。

第二阶段(即图4中的t2阶段)：补偿阶段

第一扫描信号线SCAN1仍处于逻辑低电位，T2响应于SCAN1输入的低电平信号保持导通状态，T2继续通过其第一极接收由第一数据信号线Ref输入的基准电压Vref，并将该基准电压Vref输出至第一节点N1，第一节点N1的电压保持在V_N1＝Vref。

发光控制信号线EM处于逻辑高电位，向T3的控制极输入高电平信号，T3响应于该高电平信号关断，T3关断时第二节点N2的瞬时电压为Vdd，并由Vdd开始下降，当下降至补偿电压(Vref-Vth)时，第二节点N2的电压满足以下表达式：

V_N2≥Vref-Vth，即Vref-V_N2≤Vth 表达式(1)

由于此时V_N1＝Vref，则可知满足驱动模块1中作为驱动晶体管的第一晶体管T1(以P型TFT为例)的以下关断条件：

Vgs＝V_N1-V_N2≤Vth 表达式(2)

在表达式(2)中，Vgs为驱动晶体管T1的栅极和源极之间的电压差，V_N1和V_N2分别表示所属阶段的第一节点N1和第二节点N2的电压；此时驱动晶体管T1关断，第二节点N2的电压保持在V_N2＝Vref-Vth，实现了对T1的阈值电压Vth的补偿。

第二扫描信号线SCAN2处于逻辑低电位，该信号线SCAN2对第四晶体管T4的控制同第一阶段，第四晶体管T4响应于初始化电压Vinit对第三节点N3以及OLED阳极的初始化过程同第一阶段，V_N3＝Vinit，此处不再赘述。

第二数据信号线DL通过第一电容C1的第一端向像素驱动电路输入基准电压Vref。

第二阶段第一电容C1和第二电容C2的电荷值Q_t2为：

Q_t2＝(V_N2-V_N1)×C2+(V_N2-V_DL)×C1＝-Vth×(C1+C2)

表达式(3)

在表达式(3)中，V_N1和V_N2分别表示所属阶段(此处为第二阶段)的第一节点N1和第二节点N2的电压，V_DL表示所属阶段(此处为第二阶段)中第二数据信号线DL输入的电压，C1和C2分别表示第一电容和第二电容的电容值，其它参数的含义同前。

第三阶段(即图4中的t3阶段)：数据写入阶段

第一扫描信号线SCAN1仍处于逻辑低电位，该信号线SCAN2对第二晶体管T2的控制同第二阶段，T2对基准电压Vref的接收和传输同第一阶段，第一节点N1的电压保持在V_N1＝Vref。

发光控制信号线EM仍处于逻辑高电位，T3响应于EM输入的高电平信号保持关断状态。第二数据信号线DL输入的信号由基准电压Vref变为数据电压Vdata，其变化值(Vdata-Vref)会影响第二节点N2的电压，进而实现数据的写入。

第三阶段第一电容C1和第二电容C2的电荷值Q_t3为：

Q_t3＝(V_N2-V_N1)×C2+(V_N2-V_DL)×C1＝V_N2×(C1+C2)-Vref×C2-Vdata×C1 表达式(4)

在表达式(4)中，V_N1和V_N2分别表示所属阶段(此处为第三阶段)的第一节点N1和第二节点N2的电压，V_DL表示所属阶段(此处为第三阶段)中第二数据信号线DL输入的电压，其它各参数的含义同前。

由电荷守恒公式可知，第二阶段的Q_t2和第三阶段的Q_t3相等，由此可得出在第三阶段中第二节点N2的电压(即第一电压)为：

V_N2＝Vref×C2/(C1+C2)+Vdata×C1/(C1+C2)-Vth＝(Vdata-Vref)×C1/(C1+C2)+Vref-Vth 表达式(5)

第二扫描信号线SCAN2仍处于逻辑低电位，该信号线SCAN2对第四晶体管T4的控制同第一阶段，第四晶体管T4响应于初始化电压Vinit对第三节点N3以及OLED阳极的初始化过程同第一阶段，V_N3＝Vinit，此处不再赘述。

第四阶段(即图4中的t4阶段)：发光阶段

第一扫描信号线SCAN1处于逻辑高电位，向第二晶体管T2的控制极输入高电平信号，T2响应于该高电平信号关断。

第二扫描信号线SCAN2处于逻辑高电位，向第四晶体管T4的控制极输入高电平信号，T4响应于该高电平信号关断，不再对第三节点N3的电压进行调节，第一晶体管T1导通并工作于饱和区，第三节点N3的电压可以是任意值。

第二数据信号线DL通过第一电容C1的第一端向像素驱动电路输入基准电压Vref。

发光控制信号线EM处于逻辑低电位，向第三晶体管T3的控制极输入低电平信号，T3响应于该低电平信号导通，T3通过其第一极接收由第一电压端VDD输入的电源电压Vdd，并将该电源电压Vdd输出至第二节点N2，使第二节点N2的电压变为V_N2＝Vdd。

与第三阶段相比，第四阶段中第二节点N2的电压变化量为Vdd-{(Vdata-Vref)×C1/(C1+C2)+Vref-Vth}，第二节点N2的电压变化会引起第一节点N1的电压变化，且两个节点的电压变化量相同，由此可得出，与第三阶段相比，第四阶段中第一节点N1的电压(即第二电压)为：

V_N1＝Vdd-{(Vdata-Vref)×C1/(C1+C2)+Vref-Vth}+Vref

表达式(6)

当驱动晶体管T1为P型TFT时，在第四阶段，第一晶体管T1栅极和源极的电压差为：

Vgs＝V_N1-V_N2＝Vth+(Vref-Vdata)×C1/(C1+C2) 表达式(7)

进而可得：

Vgs-Vth＝(Vref-Vdata)×C1/(C1+C2) 表达式(8)

此时，驱动晶体管T1产生的驱动电流(也即流过OLED元件的电流)的大小为：

I＝1/2×μ×C_OX×W/L×(Vgs-Vth)²＝1/2×μ×C_OX×W/L×{(Vref-Vdata)×C1/(C1+C2)}² 表达式(9)

在表达式(9)中，μ表示沟道层半导体的载流子迁移率，对于n型或p型半导体，可分别表示为μ_n和μ_p；C_OX表示单位面积的栅氧化物电容；W表示TFT器件沟道区的宽度；L表示TFT器件沟道区的长度。

由表达式(9)可知，通过OLED的驱动电流I与(Vref-Vdata)有关，而与驱动晶体管T1的阈值电压Vth无关，从而实现了对阈值电压Vth的补偿，降低了阈值电压Vth对驱动电流的影响，降低了阈值电压Vth的不稳定对显示亮度的影响，显示亮度更加稳定，均一性较佳，有效地改善了画面显示质量。

由表达式(9)还可知，通过OLED的驱动电流I与Vdd无关，降低了驱动电路远端和近端的Vdd差异对显示的影响，从而达到了提升均一性的效果，有效地改善了画面显示质量，

应用本申请实施例提供的像素驱动电路和像素驱动方法，至少可以实现如下有益效果：

1)本申请实施例将第一开关模块和第二开关模块分别与第一扫描信号线和发光控制信号线电连接，第一电荷存储模块与第二数据信号线电连接，可通过两个开关模块的通断以及第一电荷存储模块和第二电荷存储模块的存储和释放向与驱动模块所连接的两个节点输入相应的信号，进而实现对驱动模块的特性偏差(如阈值电压Vth)的补偿，并具有较好的补偿效果，可降低该特性偏差对显示亮度的影响，使显示亮度更加稳定、均一性更佳，从而改善显示画面的显示质量。

2)可形成3T2C或4T2C的电路结构，相对于现有的7T1C或6T2C的电路结构，可节省TFT的数量，且达到与现有的7T1C或6T2C相同的补偿效果，从而有助于提升显示装置的PPI。

3)可降低驱动电路远端和近端的Vdd差异对显示的影响，从而达到了提升均一性的效果，解决了现有的7T1C结构存在的由于远端和近端存在Vdd差异而引起的IR Drop的问题。

本申请实施例提供了一种像素电路，如图1或图2所示，包括发光元件和本申请实施例提供的上述像素驱动电路，发光元件的两端分别与像素驱动电路的第三节点N3和第二电压端VSS电连接。

可选的，发光元件为有机发光二极管OLED；有机发光二极管OLED的阳极、阴极，分别与像素驱动电路的第三节点N3、第二电压端VSS电连接。

本申请实施例还提供了一种显示装置，包括本申请实施例提供的上述像素电路。

本申请实施例提供的像素电路和显示装置，与前面所述的各实施例具有相同的发明构思及相同的有益效果，该像素电路和显示装置中未详细示出的内容可参照前面所述的各实施例，在此不再赘述。

本技术领域技术人员可以理解，本申请中已经讨论过的各种操作、方法、流程中的步骤、措施、方案可以被交替、更改、组合或删除。进一步地，具有本申请中已经讨论过的各种操作、方法、流程中的其他步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。进一步地，现有技术中的具有与本申请中公开的各种操作、方法、流程中的步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。

术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。

应该理解的是，虽然附图的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，其可以以其他的顺序执行。而且，附图的流程图中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，其执行顺序也不必然是依次进行，而是可以与其他步骤或者其他步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。

以上所述仅是本申请的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (9)

1.一种像素驱动电路，其特征在于，包括：驱动模块、第一开关模块、第二开关模块、第一电荷存储模块、第二电荷存储模块和初始化模块；

所述驱动模块的控制端、第一端、第二端分别与第一节点、第二节点、第三节点电连接；

所述第一开关模块的控制端、第一端、第二端分别与第一扫描信号线、第一数据信号线、第一节点电连接；所述第一数据信号线用于提供基准电压；

所述第二开关模块的控制端、第一端、第二端分别与发光控制信号线、第一电压端、第二节点电连接；

所述第一电荷存储模块的第一端与第二数据信号线直接电连接，所述第一电荷存储模块的第二端和所述第二电荷存储模块的第一端均与所述第二节点电连接，所述第二电荷存储模块的第二端与所述第一节点电连接；所述第二数据信号线用于在第一阶段、第二阶段和第四阶段提供基准电压，在第三阶段提供数据电压；

所述初始化模块的控制端、第一端、第二端分别与第二扫描信号线、初始电压端、第三节点电连接；所述初始化模块用于在所述第一阶段、所述第二阶段和所述第三阶段，将初始化电压输出至第三节点；

所述第三节点与所述像素驱动电路之外的发光元件电连接。

2.根据权利要求1所述的像素驱动电路，其特征在于，所述驱动模块包括第一晶体管，所述第一晶体管的控制极、第一极、第二极分别作为所述驱动模块的控制端、第一端、第二端；

所述第一开关模块包括第二晶体管，所述第二晶体管的控制极、第一极、第二极分别作为所述第一开关模块的控制端、第一端、第二端；

所述第二开关模块包括第三晶体管，所述第三晶体管的控制极、第一极、第二极分别作为所述第二开关模块的控制端、第一端、第二端。

3.根据权利要求2所述的像素驱动电路，其特征在于，所述第一晶体管、所述第二晶体管和所述第三晶体管均为薄膜晶体管；

所述第一晶体管、所述第二晶体管和所述第三晶体管的控制极均为所述薄膜晶体管的栅极；

所述第一晶体管、所述第二晶体管和所述第三晶体管的第一极均为所述薄膜晶体管的源极或漏极，所述第一晶体管、所述第二晶体管和所述第三晶体管的第二极均为与所属晶体管的第一极相对应的漏极或源极。

4.根据权利要求1所述的像素驱动电路，其特征在于，所述初始化模块包括第四晶体管；

所述第四晶体管的控制极、第一极、第二极分别作为所述初始化模块的控制端、第一端、第二端。

5.一种像素电路，其特征在于，包括：发光元件和如权利要求1至4中任一项所述的像素驱动电路；

所述发光元件的两端分别与所述像素驱动电路的第三节点和第二电压端电连接。

6.根据权利要求5所述的像素电路，其特征在于，所述发光元件为有机发光二极管；

所述有机发光二极管的阳极、阴极，分别与所述像素驱动电路的第三节点、所述第二电压端电连接。

7.一种显示装置，其特征在于，包括如权利要求5或6所述的像素电路。

8.一种像素驱动方法，其特征在于，应用于如权利要求1至4中任一项所述的像素驱动电路，所述像素驱动方法包括：

在第一阶段，所述像素驱动电路中的第一开关模块和第二开关模块分别导通，将基准电压和电源电压分别输出至第一节点和第二节点；

在第二阶段，所述第一开关模块保持导通状态，所述第二开关模块关断，所述第一节点保持基准电压，所述第二节点的电压由电源电压下降至补偿电压；

在第三阶段，所述第一开关模块保持导通状态，所述第二开关模块保持关断状态，所述第一节点保持基准电压，所述像素驱动电路中的第一电荷存储模块将所述第二节点的电压转变为第一电压；

在第四阶段，所述第二开关模块导通，将电源电压输出至所述第二节点，所述第一开关模块关断，使得所述第一节点的电压变为第二电压，所述像素驱动电路中的驱动模块输出驱动电流至所述像素驱动电路之外的发光元件；

在所述第一阶段、所述第二阶段和所述第三阶段，所述像素驱动电路中的初始化模块导通，将初始化电压输出至第三节点。

9.根据权利要求8所述的像素驱动方法，其特征在于，所述第一开关模块和所述第二开关模块均响应于第一电平信号导通或保持导通状态，均响应于第二电平信号关断或保持关断状态；

所述第一电平信号为低电平信号，所述第二电平信号为高电平信号；或，所述第一电平信号为高电平信号，所述第二电平信号为低电平信号。

Images