CN109949849B - 非易失性存储器及其抹除控制方法 - Google Patents

非易失性存储器及其抹除控制方法 Download PDF

Info

Publication number
CN109949849B
CN109949849B CN201811129681.6A CN201811129681A CN109949849B CN 109949849 B CN109949849 B CN 109949849B CN 201811129681 A CN201811129681 A CN 201811129681A CN 109949849 B CN109949849 B CN 109949849B
Authority
CN
China
Prior art keywords
sector
sectors
erase
sum
auxiliary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811129681.6A
Other languages
English (en)
Other versions
CN109949849A (zh
Inventor
林小峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Publication of CN109949849A publication Critical patent/CN109949849A/zh
Application granted granted Critical
Publication of CN109949849B publication Critical patent/CN109949849B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/373—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with erasure correction and erasure determination, e.g. for packet loss recovery or setting of erasures for the decoding of Reed-Solomon codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明提供一种非易失性存储器及其抹除控制方法，包括：将多个扇区配置于非易失性存储器的存储区块中；配置分别对应于这些扇区的多个辅助扇区，其中每个扇区与对应的辅助扇区共享相同的字元线；分别储存这些扇区的多个抹除计数值至这些辅助扇区；产生这些抹除计数值的总和；以及根据总和判断是否对存储区块进行更新操作。

Description

非易失性存储器及其抹除控制方法
技术领域
本发明涉及一种非易失性存储器，尤其涉及一种非易失性存储器及其抹除控制方法。
背景技术
请参照图1，图1是一种现有的非易失性存储器的示意图。非易失性存储器100包括存储区块110，存储区块110具有多个扇区111-11N。此外，非易失性存储器100还包括多个抹除周期计数器121-12N。抹除周期计数器121-12N分别对应于扇区111-11N，并且每个抹除周期计数器121-12N计数所对应扇区的抹除计数值。抹除计数值用于防止相应的扇区磨损。在现有技术中，抹除周期计数器121-12N设置在存储区块110的外部，并且具有独立于存储区块110的控制信号。也就是说，需要增加电路尺寸来设置抹除周期计数器121-12N。
另一方面，在现有技术中，在其中一个扇区被抹除之后需要进行更新操作。因此一直耗费大量时间来频繁地进行更新操作，并且导致非易失性存储器100的效率降低。
发明内容
本揭示提供一种非易失性存储器及其抹除控制方法，其可以减少所需的电路尺寸和需要的抹除时间。
本揭示提供一种抹除控制方法，包括：将多个扇区配置于非易失性存储器的存储区块中；配置分别对应于这些扇区的多个辅助扇区，其中每个扇区与对应的辅助扇区共享相同的字元线；分别储存这些扇区的多个抹除计数值至这些辅助扇区；产生这些抹除计数值的总和；以及根据总和判断是否对存储区块进行更新操作。
本揭示进一步提供一种非易失性存储器，包括：存储区块与存储器控制器。存储区块，包括多个扇区与多个辅助扇区。这些辅助扇区分别对应这些扇区，每个辅助扇区与对应的扇区共享相同的字元线，且这些辅助扇区分别储存这些扇区的多个抹除计数值。存储器控制器用以：从这些辅助扇区读取这些抹除计数值，并产生这些抹除计数值的总和；以及根据总和判断是否对存储区块进行更新操作。
基于上述，用于记录这些扇区的抹除计数值的这些辅助扇区与这些扇区共享相同的字元线，可以缩减电路尺寸。此外，存储器控制器根据抹除计数值的总和决定是否在存储区块上进行更新操作。如此一来可以减少扇区抹除时间。
为让本揭示的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
附图说明
随附附图用以进一步理解本揭示，且并入及构成本说明书的一部分。随附附图说明本揭示的实施例，且与以下说明一起用于解释本揭示的原理。
图1是一种现有的非易失性存储器的示意图。
图2是根据本揭示一实施例所示出的抹除控制方法的流程图。
图3是根据本揭示一实施例所示出的非易失性存储器的示意图。
图4A和图4B是根据本揭示另一实施例所示出的抹除控制方法的流程图。
图5是根据本揭示一实施例所示出的抹除计数值的格式示意图。
图6是根据本揭示一实施例所示出的非易失性(NV)存储器的概要方块图。
【符号说明】
100、300、600：非易失性存储器
110、310、610：存储区块
121-12N：抹除周期计数器
S210-S250、S410-S4130、S4210-S4230：抹除控制方法的步骤
111-11N、311-31N、6111-611N：扇区
321-32N、6121-612N：辅助扇区
620：存储器控制器
BL1-BLQ、BLE1-BLEM：位元线
ECC1-ECCM：错误更正码
Kc：阈值
M：临时值
N：总和
NA：正值
N_era、510-5M0：抹除计数值
WL1-WLE：字元线
具体实施方式
请参照图2，图2是根据本揭示一实施例所示出的抹除控制方法的流程图。在图2中，步骤S210用以将多个扇区配置在非易失性(NV)存储器的存储区块中。进一步地，步骤S220用以配置分别对应于这些扇区的多个辅助扇区，其中每个扇区与对应的辅助扇区共享相同的字元线。
请参照图2和图3，其中图3是根据本揭示一实施例所示出的非易失性存储器的示意图。在图3中，NV存储器300包括存储区块310，其包括多个扇区311-31N。多条字元线WL1-WLE分别耦接到扇区311-31N，并且扇区311-31N共享位元线BL1-BLQ。NV存储器300还包括多个辅助扇区321-32N，辅助扇区321-32N分别对应于扇区311-31N。特别是，每个辅助扇区321-32N与相应的扇区311-31N共享相同的字元线。辅助扇区321-32N分别用于储存扇区311-31N的多个抹除计数值。
例如，在图3中，字元线WL1-WLA耦接扇区311与辅助扇区321，使得扇区311与辅助扇区321可通过字元线WL1-WLA接收相同的字元线信号。字元线WLB-WLC耦合到扇区312和辅助扇区322，扇区312和辅助扇区322可以通过字元线WLB-WLC接收相同的字元线信号。此外，字元线WLD-WLE耦接到扇区31N和辅助扇区32N，使得扇区31N和辅助扇区32N可以通过字元线WLD-WLE接收相同的字元线信号。
另外，辅助扇区321-32N共享与位元线BL1-BLQ不同的位元线BLE1-BLEM。以辅助扇区321为例。辅助扇区321可以通过字元线WL1-WLA上的字元线信号来存取。通过使能字元线WL1-WLA上的字元线信号，数据可以通过位元线BLE1-BLEM被写入(编程)到辅助扇区321，并且通过使能字元线WL1-WLA上的字元线信号，可以通过位元线BLE1-BLEM从辅助扇区321中读出数据。
在此可看出，辅助扇区321-32N与对应的扇区311-31N共享相同的字元线，可以缩减NV存储器300的电路尺寸。
步骤S230用以将扇区311～31N的抹除计数值分别储存至辅助扇区321～32N，其中每个抹除计数值为所对应的扇区311～31N的抹除周期数，步骤S240用以产生这些抹除计数值的总和。然后，执行步骤S250，根据总和判断是否对存储区块310进行更新操作。
由此可以看出，在本实施例中，不需要在每次抹除操作进行后对存储区块310进行更新操作。在此，可以预先设定阈值，并且只有在总和大于阈值时才进行更新操作。相反地，如果总和不大于阈值，则可以跳过对存储区块的更新操作。
步骤S240的详细操作如下。抹除命令可以由本实施例的NV存储器300接收，其中抹除命令可以是扇区抹除命令或区块抹除命令。接着，依据抹除指令，通过依次读取辅助扇区321～32N，即可得到抹除计数值。然后，可以通过加总从辅助扇区321-32N读取的所有抹除计数值来产生总和。
此外，如果抹除命令是扇区抹除命令，则可以决定被存取扇区(扇区311-31N之一)是否是待抹除扇区。如果被存取扇区是待抹除扇区，则可以将对应于被存取扇区的抹除计数值重新编码，并且可以相应地获得临时值。然后，可以对待抹除扇区进行抹除操作，临时值可以增加1，接着，增加的临时值被写入对应于被存取扇区的辅助扇区，以更新现正被抹除扇区的抹除计数值。为了进行抹除操作，可以在抹除操作之前进行程序化操作，并且可以在抹除操作之后执行软程序化操作。
另一方面，如果抹除命令是区块抹除命令，则根据抹除计数值的总和决定临时值。然后，根据临时值更新辅助扇区中的所有抹除计数值。在此，临时值可以被设置为等于总和除以NA，其中NA是不小于1的正值。在一个实施例中，NA可以等于1，并且在另一个实施例中，NA可以等于扇区311-31N的数量。
请参照图4A和图4B，图4A和图4B是根据本揭示另一实施例所示出的抹除控制方法的流程图。在图4A中，执行步骤S410以开始扇区或区块抹除操作。总和N和临时值M在步骤S420中被重置为0。在步骤S430中，加载用于抹除的区块地址，并且将扇区地址设置为0。然后，在步骤S440中，根据此扇区地址从辅助扇区读取抹除计数值N_era。然后，步骤S441用于确定抹除操作是否是扇区抹除操作，如果抹除操作是扇区抹除操作，则在步骤S451中将临时值M设置为等于抹除计数值N_era，并且如果抹除操作不是扇区抹除操作，则可以执行步骤S450。
在步骤S440之后，在步骤S442中，通过设置N＝N+N_era，可以累计抹除计数值N_era以获得总和N。然后，在步骤S450中可以判断当前的被存取扇区是否是最后一个扇区。如果当前的被存取扇区不是最后一个扇区，则在步骤S460中扇区地址可以增加1，并且可以再次执行步骤S440。相反，如果当前的被存取扇区是最后一个扇区，则在步骤S470中栓锁总和N。
请参照图4B，接续步骤S470，在步骤S480中，依次进行程序化操作、抹除操作和软程序化操作。在抹除操作完成之后，在步骤S490中判断总和N是否小于阈值Kc。如果总和N小于阈值Kc，则可以执行步骤S4100，并且如果总和N不小于阈值Kc，则可以执行步骤S4210。
在步骤S4100中，可以对未被选择用于抹除操作的扇区进行更新操作，然后执行步骤S4210以判断抹除命令是扇区抹除还是区块抹除命令。
如果抹除命令是扇区抹除命令，则在步骤S4110中将临时值M加1，然后在步骤S4120中将更新的临时值M编程到对应于被存取扇区的辅助扇区。之后，抹除命令已经完成(步骤S4130)。
另一方面，如果抹除命令是区块抹除命令，在步骤S4220中根据总和N设置临时值M，然后在步骤S4230中将临时值M编程到所有的辅助扇区。之后，抹除命令已经完成(步骤S4130)。
请参照图5，图5是根据本揭示一实施例所示出的抹除计数值的格式示意图。在图5中，可根据抹除计数值510-5M0分别产生多个错误更正码ECC1-ECCM。每个抹除计数值510-5M0可以和每个错误更正码ECC1-ECCM被编程到对应的辅助扇区中。也就是说，可因此增加抹除计数值510-5M0的稳健性。
值得注意的是，错误更正码ECC1-ECCM可以通过本领域中的技术人员所知道的任何编码方法来生成。
请参照图6，图6是根据本揭示一实施例所示出的非易失性(NV)存储器的概要方块图。NV存储器600包括存储区块610和存储器控制器620。存储区块610耦接到存储器控制器620，存储区块610包括多个扇区6111-611N和多个辅助扇区6121-612N。扇区6111-611N耦接到字元线WL1-WLE和位元线BL1-BLQ，辅助扇区6121-612N耦接到字元线WL1-WLE和位元线BLE1-BLEM。扇区6111-611N分别对应于辅助扇区6121-612N，并且每个扇区6111-611N与相应的辅助扇区共享相同的字元线。
存储器控制器620用于执行图2中的步骤S230-S250，或者执行图4A和图4B中的步骤。在一实施例中，存储器控制器620还产生抹除计数值的错误更正码。
在上述实施例中已经说明了图2、图4A和图4B中的步骤的详细操作方式，因此不再赘述。
综上所述，本揭示提供了与这些扇区对应的辅助扇区，并将这些对应的扇区的抹除计数值储存在辅助扇区中。这些扇区和这些对应的辅助扇区被设置为使得每个扇区和对应的辅助扇区分别共享相同的字元线，因此可以缩减非易失性(NV)存储器的电路尺寸。此外，存储区块的更新操作由所有扇区的抹除计数值的总和来决定。抹除操作的时间周期因此减少，并且可以提高NV存储器的效率。
虽然本揭示已以实施例揭示如上，然其并非用以限定本揭示，任何所属技术领域中的技术人员，在不脱离本揭示的精神和范围内，当可作些许的更改与润饰，故本揭示的保护范围当视权利要求所界定的为准。

Claims (10)

1.一种抹除控制方法，适用于非易失性存储器，包括：
将多个扇区配置于所述非易失性存储器的存储区块中；
配置分别对应于所述多个扇区的多个辅助扇区，其中每个所述扇区与对应的辅助扇区共享相同的字元线；
分别储存所述多个扇区的多个抹除计数值至所述多个辅助扇区；
产生所述多个抹除计数值的总和，其中产生所述多个抹除计数值的总和的步骤包括：
接收抹除命令，其中所述抹除命令为扇区抹除命令或区块抹除命令；
通过依次存取所述多个辅助扇区来根据所述抹除命令读取所述多个抹除计数值；以及
加总所述多个抹除计数值以产生所述总和；以及
根据所述总和判断是否对所述存储区块进行更新操作。
2.根据权利要求1所述的抹除控制方法，其中产生所述多个抹除计数值的总和的步骤还包括：
若所述抹除命令是所述扇区抹除命令，则决定被存取扇区是否是待抹除扇区，并且若所述被存取扇区是所述待抹除扇区，重新编码对应于所述被存取扇区的抹除计数值以获得临时值；以及
若所述抹除命令是所述区块抹除命令，根据所述总和决定所述临时值，并根据所述临时值更新所述多个辅助扇区中所有的所述多个抹除计数值。
3.根据权利要求2所述的抹除控制方法，其中若所述抹除命令是所述扇区抹除命令的步骤还包括：
所述临时值增加1；
依次对所述待抹除扇区进行程序化操作、抹除操作和软程序化操作；以及
将所述增加的临时值写入对应于所述被存取扇区的辅助扇区，
其中若所述抹除命令是所述区块抹除命令的步骤还包括：
设定所述临时值等于所述总和除以NA，其中NA是不小于1的正值。
4.根据权利要求1所述的抹除控制方法，其中根据所述总和判断是否对所述存储区块进行所述更新操作的步骤包括：
比较所述总和与阈值；
若所述总和大于所述阈值，则对所述存储区块进行所述更新操作；以及
若所述总和不大于所述阈值，则跳过对所述存储区块的所述更新操作。
5.根据权利要求1所述的抹除控制方法，还包括：
根据所述多个抹除计数值分别产生多个错误更正码；以及
将所述多个错误更正码分别储存至对应的所述多个辅助扇区。
6.一种非易失性存储器，包括：
存储区块，包括：
多个扇区；以及
多个辅助扇区，其中所述多个辅助扇区分别对应所述多个扇区，每个所述辅助扇区与对应的扇区共享相同的字元线，且所述多个辅助扇区分别储存所述多个扇区的多个抹除计数值；以及
存储器控制器，用以：
接收抹除命令，其中所述抹除命令为扇区抹除命令或区块抹除命令；
通过依次存取所述多个辅助扇区来根据所述抹除命令读取所述多个抹除计数值；以及
通过加总所述多个抹除计数值以产生总和；以及
根据所述总和判断是否对所述存储区块进行更新操作。
7.根据权利要求6所述的非易失性存储器，其中所述存储器控制器还用以：
若所述抹除命令是所述扇区抹除命令，所述存储器控制器决定被存取扇区是否是待抹除扇区，并且若所述被存取扇区是所述待抹除扇区，所述存储器控制器重新编码对应于所述被存取扇区的抹除计数值以获得临时值；以及
若所述抹除命令是所述区块抹除命令，所述存储器控制器根据所述总和决定所述临时值，并且根据所述临时值更新所述多个辅助扇区中所有的所述多个抹除计数值。
8.根据权利要求7所述的非易失性存储器，其中，
若所述抹除命令是所述扇区抹除命令，所述存储器控制器进一步将所述临时值增加1，依次对所述待抹除扇区进行程序化操作、抹除操作和软程序化操作，并将所述增加的临时值写入对应于所述被存取扇区的辅助扇区，
其中，若所述抹除命令是所述区块抹除命令，所述存储器控制器设定所述临时值等于所述总和除以NA，其中NA是不小于1的正值。
9.根据权利要求6所述的非易失性存储器，其中所述存储器控制器用以：
比较所述总和与阈值；
若所述总和大于所述阈值，则对所述存储区块进行所述更新操作；以及
若所述总和不大于所述阈值，则跳过对所述存储区块的所述更新操作。
10.根据权利要求6所述的非易失性存储器，其中所述存储器控制器还用以：
根据所述多个抹除计数值分别产生多个错误更正码；以及
将所述多个错误更正码分别储存至对应的所述多个辅助扇区。
CN201811129681.6A 2017-12-20 2018-09-27 非易失性存储器及其抹除控制方法 Active CN109949849B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/847,943 US10261692B1 (en) 2017-12-20 2017-12-20 Non-volatile memory and erase controlling method thereof
US15/847,943 2017-12-20

Publications (2)

Publication Number Publication Date
CN109949849A CN109949849A (zh) 2019-06-28
CN109949849B true CN109949849B (zh) 2021-01-26

Family

ID=66098413

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811129681.6A Active CN109949849B (zh) 2017-12-20 2018-09-27 非易失性存储器及其抹除控制方法

Country Status (3)

Country Link
US (1) US10261692B1 (zh)
CN (1) CN109949849B (zh)
TW (1) TWI672700B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5673224A (en) * 1996-02-23 1997-09-30 Micron Quantum Devices, Inc. Segmented non-volatile memory array with multiple sources with improved word line control circuitry
US5963473A (en) * 1996-05-23 1999-10-05 Micron Technology, Inc. Flash memory system and method for monitoring the disturb effect on memory cell blocks due to high voltage conditions of other memory cell blocks

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6028794A (en) * 1997-01-17 2000-02-22 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and erasing method of the same
US7035967B2 (en) * 2002-10-28 2006-04-25 Sandisk Corporation Maintaining an average erase count in a non-volatile storage system
US6967885B2 (en) 2004-01-15 2005-11-22 International Business Machines Corporation Concurrent refresh mode with distributed row address counters in an embedded DRAM
CN100464375C (zh) 2005-10-08 2009-02-25 晶豪科技股份有限公司 降低擦除时间及防止过擦除之擦除方法
US7986564B2 (en) * 2008-09-19 2011-07-26 Macronix International Co., Ltd. High second bit operation window method for virtual ground array with two-bit memory cells
US7791954B2 (en) 2008-09-22 2010-09-07 Spansion Llc Dynamic erase state in flash device
US20140241071A1 (en) * 2013-02-26 2014-08-28 Seagate Technology Llc Fast Power Loss Recovery By Swapping Boot and Recovery Data Sets in a Memory
TWI604455B (zh) * 2016-05-13 2017-11-01 Silicon Motion Inc 資料儲存裝置、記憶體控制器及其資料管理方法與資料區塊管理方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5673224A (en) * 1996-02-23 1997-09-30 Micron Quantum Devices, Inc. Segmented non-volatile memory array with multiple sources with improved word line control circuitry
US5963473A (en) * 1996-05-23 1999-10-05 Micron Technology, Inc. Flash memory system and method for monitoring the disturb effect on memory cell blocks due to high voltage conditions of other memory cell blocks

Also Published As

Publication number Publication date
TW201928978A (zh) 2019-07-16
CN109949849A (zh) 2019-06-28
US10261692B1 (en) 2019-04-16
TWI672700B (zh) 2019-09-21

Similar Documents

Publication Publication Date Title
US10566060B2 (en) Memory device and program/erase method therefor
CN101079322B (zh) 多位存储装置和存储系统
US9703698B2 (en) Data writing method, memory controller and memory storage apparatus
KR101125390B1 (ko) 비휘발성 메모리, 메모리 제어 장치, 메모리 제어 시스템, 및 비휘발성 메모리의 제어 방법
JP7050839B2 (ja) メモリシステム、メモリコントローラ及びその保存方法
US8332696B2 (en) Defect management method for storage medium and system thereof
JP6258399B2 (ja) 半導体装置
US7885141B2 (en) Non-volatile memory device and method for setting configuration information thereof
JP2009087509A (ja) 半導体記憶装置
KR20140133427A (ko) 플래시 메모리에 저장된 데이터를 관리하는 방법 및 관련 메모리 장치 및 제어기
KR20100011198A (ko) 불휘발성 메모리 장치의 프로그램 방법
TW201637019A (zh) 讀取電壓準位估測方法、記憶體儲存裝置及記憶體控制電路單元
US10410738B2 (en) Memory system and control method
US20190065361A1 (en) Method for writing data into flash memory module and associated flash memory controller and electronic device
JP2016522513A (ja) オンデマンドブロック管理
TW202027085A (zh) 改善快閃記憶體之讀取重試的方法、控制器以及相關儲存裝置
JP5612508B2 (ja) 不揮発性メモリコントローラ及び不揮発性記憶装置
JP6789788B2 (ja) メモリ装置、コントローラ、ホスト装置、データ処理システム、制御プログラム、メモリ装置の動作方法及びホスト装置の動作方法
CN108376551B (zh) 存储装置及对其数据进行刷新的方法
JP5494086B2 (ja) 不揮発性記憶装置および不揮発性メモリコントローラ
WO2015155860A1 (ja) 情報記憶装置及び情報記憶装置の制御方法
CN109949849B (zh) 非易失性存储器及其抹除控制方法
JP5731622B2 (ja) フラッシュメモリ、バッドブロックの管理方法および管理プログラム
US9613707B1 (en) Data programming method for avoiding unavailability of rewritable non-volatile memory module due to higher erase count of part of physical erasing units, and memory control circuit unit and memory storage device using the same
US11443814B1 (en) Memory structure with marker bit and operation method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant