CN109935639A - 可降低电学串扰的单光子探测器阵列及制备方法 - Google Patents
可降低电学串扰的单光子探测器阵列及制备方法 Download PDFInfo
- Publication number
- CN109935639A CN109935639A CN201910197797.1A CN201910197797A CN109935639A CN 109935639 A CN109935639 A CN 109935639A CN 201910197797 A CN201910197797 A CN 201910197797A CN 109935639 A CN109935639 A CN 109935639A
- Authority
- CN
- China
- Prior art keywords
- pixel
- isolated area
- electrode
- diffusion
- window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
一种可降低电学串扰的单光子探测器阵列及制备方法。该单光子探测器阵列包括外延片和形成在外延片正面上的钝化层；其中，钝化层上设有若干像元P电极窗口和若干隔离区电极窗口，所述隔离区电极窗口位于相邻的两个所述像元P电极窗口之间；每个像元P电极窗口内均设有像元P电极，每个隔离区电极窗口内均设有隔离区电极；外延片上与所述钝化层相邻一侧形成有有源扩散区和扩散隔离区，其中有源扩散区与像元P电极相邻，扩散隔离区与隔离区电极相邻。本发明的单光子探测器阵列可有效实现对近红外波段微弱光的探测，降低SPAD阵列像元之间的串扰，可完全避免电学串扰，实现SPAD阵列像元之间的高度隔离。
Description
技术领域
本发明涉及单光子探测器阵列的设计与制备技术领域，具体涉及一种单光子探测器阵列及其制备方法。
背景技术
针对近红外弱光探测领域，利用内光电效应进行单光子探测的雪崩光电二极管具有量子效率高、响应速度快、体积小、功耗低等特点，在制作单光子探测器阵列方面比光电倍增管(Photomultiplier tube，PMT)更具优势。近年来单光子雪崩光电二极管(SPAD)的设计水平和制造工艺发展非常迅速，同时，先进的专用集成电路技术(Application SpecificIntegrated Circuit，ASIC)和高效的数字读出方式的出现也使得SPAD阵列的读出电路变得简单可靠，并最终具备了进入实用阶段的条件。SPAD阵列除了兼具单光子信号探测和皮秒量级的时间分辨率这两大优点，还可以在探测光子信号的同时获得其时间和空间信息，实现对目标的三维成像探测。目前的实验室研究中，已经实现的集成度最高的探测阵列是128X128的规模。为了追求大的填充因子，相邻SPAD阵列像元之间的距离很小，SPAD阵列像元雪崩产生大量载流子容易通过扩散的方式进入相邻探测SPAD阵列像元，从而引发较大电学串扰。随着阵列填充因子的增大，这种串扰成为误计数的重要来源。
因此解决SPAD阵列像元之间的电学串扰问题，成为进一步提高SPAD阵列集成度，增大填充因子提高成像质量的关键。
发明内容
有鉴于此，本发明的主要目的之一在于提出一种近红外单光子探测器阵列，以期至少部分地解决上述技术问题中的至少之一。
为了实现上述目的，作为本发明的一个方面，提供了一种单光子探测器阵列，其特征在于，包括外延片和形成在外延片正面上的钝化层2；其中，
所述钝化层2上设有若干像元P电极窗口201和若干隔离区电极窗口203，所述隔离区电极窗口203位于相邻的两个所述像元P电极窗口201之间；每个像元P电极窗口201内均设有像元P电极202，每个隔离区电极窗口203内均设有隔离区电极204；
所述外延片上与所述钝化层2相邻一侧形成有有源扩散区302和扩散隔离区304，其中所述有源扩散区302与所述像元P电极202相邻，所述扩散隔离区304与所述隔离区电极204相邻；
所述外延片背面设有N电极4和透光装置。
作为本发明的另一个方面，还提供了一种如上所述的单光子探测器阵列的制备方法，其特征在于，包括如下步骤：
1)生长外延片；
2)在外延片正面根据仿真软件预先对像元的电学性能进行的模拟结果来生长扩散掩膜3，并开出像元扩散窗口301和扩散隔离区窗口303，形成有源扩散区302和扩散隔离区304；
3)去掉步骤2)中的扩散掩膜3，生长钝化层2并在钝化层2上开像元P电极窗口201和隔离区电极窗口203，在像元P电极窗口201内设置像元P电极202，在隔离区电极窗口203内设置隔离区电极204；
4)在外延片背面设置透光装置和N电极4。
作为本发明的再一个方面，还提供了一种三维光电子计数成像设备，内含有如上所述的单光子探测器阵列，或者如上所述的制备方法获得的单光子探测器阵列。
基于上述技术方案可知，本发明的单光子探测器阵列相对于现有技术至少具有以下优势之一：
1、本发明提供的基于电场隔离的降低串扰的近红外单光子探测器阵列，通过两步扩散工艺形成1um左右的倍增区，在盖革模式下配合后续读出电路可以有效实现对近红外波段微弱光的探测；
2、本发明提供的基于电场隔离的低串扰近红外单光子探测器阵列，通过扩散形成扩散隔离区，在扩散隔离区电极加上一个可使隔离区处达到穿通的电压时，会在隔离区形成较高的纵向电场，这样当相邻区域的本底缺陷产生的自由载流子和相邻SPAD阵列像元雪崩产生的电子空穴对横向扩散经过扩散隔离区时，将会被扩散隔离区电场扫到隔离电极，而不会影响到相邻的SPAD阵列像元，从而降低了SPAD阵列像元之间的串扰，可以完全避免电学串扰；
3、扩散隔离区在不破坏平面型SPAD阵列像元可靠性的基础上可实现SPAD阵列像元之间的高度隔离，降低SPAD阵列像元之间的电学串扰。
附图说明
图1是本发明实施例不加入隔离区时的电场分布和电流密度分布图；
图2是本发明实施例加入隔离区时的电场分布和电流密度分布图；
图3是本发明实施例所述的外延片截面示意图；
图4是在图3的基础上生长扩散掩膜后形成像元扩散窗口和隔离区窗口的结构示意图；
图5是在图4的基础上两次扩散形成台阶型的有源扩散区和扩散隔离区后生长钝化层并形成像元P电极窗口和隔离区电极窗口结构示意图；
图6是在图5的基础上形成像元P电极、隔离区电极、N电极、入射光窗口和增透膜后的结构示意图。
附图标记说明：
101-衬底；102-缓冲层；103-本征吸收层；104-渐变层；105-电荷层；106-帽层；2-钝化层；201-像元P电极窗口；202-像元P电极；203-隔离区电极窗口；204-隔离区电极；3-扩散掩膜；301-像元扩散窗口；302-有源扩散区；303-隔离区窗口；304-扩散隔离区；4-N电极；5-入射光窗口；501-增透膜。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。
一种三维光电子计数成像设备，包括所述的近红外单光子探测器阵列。
本发明公开了一种单光子探测器阵列，其特征在于，包括外延片和形成在外延片正面上的钝化层2；其中，
该钝化层2上设有若干像元P电极窗口201和若干隔离区电极窗口203，隔离区电极窗口203位于相邻的两个所述像元P电极窗口201之间；每个像元P电极窗口201内均设有像元P电极202，每个隔离区电极窗口203内均设有隔离区电极204；
外延片上与钝化层2相邻一侧形成有有源扩散区302和扩散隔离区304，其中该有源扩散区302与像元P电极202相邻，该扩散隔离区304与隔离区电极204相邻；
外延片背面设有N电极4和透光装置。
其中，透光装置包括入射光窗口5和设置在入射光窗口5内的增透膜501，入射光窗口5设置在外延片背面，所述增透膜501优选氮化硅。
其中，所述有源扩散区302为台阶型结构，有源扩散区302自上而下依次包括第一次有源扩散区和第二次有源扩散区，第一次有源扩散区的宽度大于第二次有源扩散区的宽度。
其中，所述钝化层2为二氧化硅；
所述固定偏压大于像元穿通电压。
其中，所述外延片自下而上依次包括衬底101、缓冲层102、本征吸收层103、渐变层104、电荷层105和帽层106。
其中，所述的衬底101和缓冲层102均为为n+-InP层；本征吸收层103为i-InGaAs层，厚度不小于2微米；渐变层104为i-InGaAsP层；电荷层105为n-InP层，厚度为0.2微米；帽层106为i-InP层，厚度为3.5微米；
优选的，所述渐变层104自下而上依次包括第一渐变层、第二渐变层和第三渐变层，第一渐变层为In0.59Ga0.41As0.89P0.11层；第二渐变层为In0.71Ga0.29As0.62P0.38层；第三渐变层为In0.85Ga0.15As0.33P0.67层。
其中，所述外延片通过金属有机物化学气相沉积方法生长；
所述像元P电极窗口201和隔离区电极窗口203均采用光刻技术开出；
所述有源扩散区302和扩散隔离区304均采用锌扩散的方法形成。
本发明还公开了一种如上所述的单光子探测器阵列的制备方法，其特征在于，包括如下步骤：
1)生长外延片；
2)在外延片正面根据仿真软件预先对像元的电学性能进行的模拟结果来生长扩散掩膜3，并开出像元扩散窗口301和扩散隔离区窗口303，形成有源扩散区302和扩散隔离区304；
3)去掉步骤2)中的扩散掩膜3，生长钝化层2并在钝化层2上开像元P电极窗口201和隔离区电极窗口203，在像元P电极窗口201内设置像元P电极202，在隔离区电极窗口203内设置隔离区电极204；
4)在外延片背面设置透光装置和N电极4。
其中，步骤1)中通过光致发光谱来检测光电二极管外延片的生长质量；
其中，步骤2)中通过仿真软件对像元的电学性能进行的模拟，包括模拟不同间距以及所需要加的固定偏压，来分析阵列像元中电场分布和载流子的走向；
其中，步骤2)中生长二氧化硅作为第一次扩散掩膜3，光刻后采用干法刻蚀开出第一次像元扩散窗口和第一次隔离区窗口，进行Zn扩散，形成第一次有源扩散区和第一次扩散隔离区；然后去掉第一次扩散掩膜，重新生长一层二氧化硅作为第二次扩散掩膜，光刻后干法刻蚀开第二次像元扩散窗口和第二次隔离区窗口，形成第二次有源扩散区和第二次扩散隔离区；所述第二次像元扩散窗口比第一次像元扩散窗口开口尺寸小，两次扩散后形成台阶型样貌的有源扩散区302和起到隔离作用的扩散隔离区304；
所述在步骤3)中的钝化层2为氮化硅；
所述步骤4)中在外延片背面通过两次光刻工艺，形成SPAD阵列像元背面入射光窗口5和N电极4，通过退火形成良好的欧姆接触。
本发明还公开了一种三维光电子计数成像设备，内含有如上所述的单光子探测器阵列，或者如上所述制备方法获得的单光子探测器阵列。
以下通过具体实施例结合附图对本发明的技术方案做进一步阐述说明。
盖革模式下运行的近红外单光子探测器阵列与硅基读出电路(ROIC)和微光学系统混合集成，可用于三维光子计数成像等应用。目前单光子探测器件外延多采用SACM结构，即分离吸收电荷倍增结构。因为台面结构制备简单且隔离性好，InP/InGaAs APD最初采用台面结构，但侧壁刻蚀，容易引入表面缺陷，造成暗电流大，可靠性差。平面型器件相比于台面型器不需要对器件进行台面刻蚀，表面缺陷少，从而可以获得较低的暗电流和较高的可靠性。
低电学串扰的关键是在阵列器件中形成扩散隔离区，SPAD阵列像元在盖革模式下工作，扩散隔离区加上一个可使扩散隔离区处达到穿通的电压，SPAD阵列像元雪崩产生的大量电子空穴对在横向扩散经过扩散隔离区时，会被此处纵向电场收集到隔离区电极，避免了这部分载流子进入相邻SPAD阵列像元，从而降低了SPAD阵列像元之间的电学串扰。
基于电场隔离的低串扰近红外单光子探测器阵列，在SPAD阵列像元之间通过两次扩散形成扩散隔离区，SPAD阵列像元在盖革模式下工作，扩散隔离区加上一个可使扩散隔离区处达到穿通的电压，SPAD阵列像元雪崩产生的大量电子空穴对在横向扩散经过扩散隔离区时，会被此处纵向电场收集到隔离区电极，避免了这部分载流子进入相邻SPAD阵列像元，从而降低了SPAD阵列像元之间的电学串扰。
为达到上述目的，本发明提出了一种基于电场隔离的近红外单光子探测器阵列，SPAD阵列像元包括：平面型InP/InGaAs单光子雪崩光电二极管外延片、以此外延片为基础，扩散形成中央台阶型有源扩散区和扩散隔离区、溅射生长SPAD阵列像元P电极、SPAD阵列像元N电极、隔离区电极和SPAD阵列像元背面入射光窗口设计。实现低电学串扰的功能在于：在SPAD阵列制备过程中，通过扩散在SPAD阵列像元之间形成扩散隔离区，并通过光刻、溅射、带胶剥离等工艺形成隔离区电极。基于以上阵列结构，当SPAD阵列像元工作在盖革模式，扩散隔离区加上一个可使隔离区处达到穿通的电压，SPAD阵列像元雪崩产生大量电子空穴对在横向扩散经过隔离区时，会被此处纵向电场收集到隔离区电极，避免了这部分载流子进入相邻SPAD阵列像元，从而降低了SPAD阵列像元之间的电学串扰。
优选的，通过金属有机物化学气相沉积(MOCVD)的方法生长单光子雪崩光电二极管外延片。
优选的，采用厚度不小于2微米的InGaAs本征吸收层，保证有较高的量子效率。
优选的，采用三层不同配比的四元化合物作为渐变层，第一渐变层材料为In0.59Ga0.41As0.89P0.11；第二渐变层材料为In0.71Ga0.29As0.62P0.38；第三渐变层材料为In0.85Ga0.15As0.33P0.67；三层渐变层的禁带宽度均介于InP、InGaAs之间，平滑了InGaAs和InP之间的能带，防止载流子在InGaAs和InP异质结界面处堆积。
优选的，所述单光子雪崩光电二极管外延片，采用n掺杂电荷层，通过控制倍增区的电荷密度，保证倍增区有足够引发雪崩倍增的电场强度的同时吸收区不会因为电场强度过高而导致遂穿电流过高。
优选的，正面生长氮化硅做扩散掩膜后通过光刻技术开SPAD阵列像元像元扩散窗口和隔离区窗口，采用Zn扩散的方法形成有源扩散区和扩散隔离区。
优选的，第一次扩散完成后，去掉二氧化硅扩散掩膜，并生长新的二氧化硅扩散掩膜，同时通过光刻技术开出SPAD阵列像元的像元扩散窗口和隔离区窗口，采用Zn扩散方法形成台阶型形貌的有源扩散区和扩散隔离区。
优选的，SPAD阵列像元工作时，在隔离区上所加的固定偏压应在穿通电压以上，使吸收区耗尽相邻区域的本底缺陷产生的自由载流子和相邻SPAD阵列像元雪崩产生的电子空穴对。
本发明还提出了一种单光子探测器阵列结构的制备方法，具体实施方案包括如下步骤：
步骤1：通过仿真软件对SPAD阵列像元的电学性能进行模拟，模拟不同间距以及所需要加的固定偏压，分析出SPAD阵列像元中电场分布和载流子的走向。
步骤2：采用MOCVD方法生长SPAD外延片，SPAD电荷区的厚度为0.2微米，误差应小于5％，实现准确的电场调制作用。为了提高外延片的生长质量，可以通过光致发光谱(PL谱)来进行检测。用光照射材料时，在材料吸收峰处的PL谱的强度越高说明材料的生长质量越好，因为越高的强度意味着由缺陷引起的非辐射复合较少。
步骤3：生长二氧化硅作为第一次扩散掩膜，光刻后采用干法刻蚀开出第一次像元扩散窗口和第一次隔离区窗口，再进行Zn扩散，形成第一次有源扩散区和第一次扩散隔离区。
步骤4：去掉步骤3中生长的第一次扩散掩膜，重新生长一层二氧化硅作为第二次扩散掩膜，光刻后干法刻蚀开第二次像元扩散窗口和第二次隔离区窗口，通过控制扩散可以控制倍增区的厚度，形成台阶型样貌的有源扩散区和起到隔离作用的扩散隔离区；形成第二次有源扩散区和第二次扩散隔离区，第二次像元扩散窗口比第一次像元扩散窗口小。
步骤5：去掉步骤4中生长的第二次扩散掩膜，在正面生长氮化硅钝化层并开像元P电极窗口和离区电极窗口，在像元P电极窗口内生长SPAD阵列像元P电极，在隔离区电极窗口内生长隔离区电极。
步骤6：背面通过两次光刻工艺，形成SPAD阵列像元背面入射光窗口和N电极，通过退火形成良好的欧姆接触。
利用COMSOL模拟软件对器件进行电学的仿真，如图1或图2所示模型最右侧灰色区域，加上电子空穴对的产生率，以此表示光在吸收区的吸收和倍增区的雪崩产生的载流子。模拟计算时，在隔离区电极上施加固定偏压，使扩散隔离区达到穿通，在探测SPAD阵列像元上施加击穿电压。
图1和图2给出了探测SPAD阵列像元击穿后，整个模型内部的电场分布图和电流密度图：图1为不加入扩散隔离区时的电场分布图和电流密度图；图2为加入扩散隔离区时的电场分布图和电流密度图。由图1可以看出，在不加入扩散隔离区时，探测SPAD阵列像元到击穿后，扩散有源区存在较大电场，当右侧灰色区域注入的电子空穴对发生横向扩散，进入有源扩散区后被扩散有源区纵向电场扫到探测SPAD阵列像元电极(灰色电流密度线)，引起误计数。由图2可以看出，加入扩散隔离区，探测SPAD阵列像元达到击穿，扩散隔离区达到穿通后，扩散隔离区形成较高的纵向电场，当右侧灰色区域注入的电子空穴对横向扩散经过扩散隔离区时，将会被扩散隔离区电场扫到隔离区电极(灰色电流密度线)。因此，由图1和图2可以得到的结论是：扩散隔离区的加入可以达到SPAD阵列像元之间电学隔离的作用。
图3为依照本发明实施的一种基于扩散隔离区的背入射InP/InGaAs近红外单光子探测器阵列的外延片1-6截面示意图。
根据模拟优化的光电二极管结构，采用MOCVD的方法完成如图3所示的的光电二极管外延片生长，其中所述的衬底为InP衬底；所述本征吸收层为厚度不小于2微米的InGaAs层；所述渐变层自下而上依次包括第一渐变层、第二渐变层和第三渐变层，三层组分不同，禁带宽度介于InP和InGaAs之间，均为本征的InGaAsP四元化合物；所述电荷层，其为n掺杂类型；所述InP帽层为3.5um厚的本征层。
图4为依照本发明实施的一种基于电场隔离的低串扰近红外单光子探测器阵列在外延片基础上生长二氧化硅掩膜后两次刻蚀形成的像元扩散窗口和隔离区窗口示意图。据如上外延片结构，采用半导体工艺完成器件结构的刻蚀，生长SiO2扩散掩膜，然后使用普通光刻技术和干法刻蚀在扩散掩膜上开出SPAD阵列像元扩散窗口和隔离区窗口。图4为芯片剖面中两个相邻SPAD阵列像元和中间隔离区窗口的示意图。
通过Zn扩散工艺，精确控制扩散深度形成台阶型形貌的有源扩散区和扩散隔离区。图5为芯片剖面中两个相邻SPAD阵列像元和中间隔离区扩散完成后形成SPAD阵列像元台阶型形貌的有源扩散区和扩散隔离区示意图。
通过光刻后溅射钛铂金，然后带胶剥离，形成SPAD阵列像元P电极和隔离区电极。在背面生长一层氮化硅增透膜，通过光刻、干法刻蚀等工艺开出N电极窗口，通过光刻、溅射、带胶剥离等工艺形成背面N电极和光入射窗口，完成SPAD阵列的制备，如图6所示。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种单光子探测器阵列，其特征在于，包括外延片和形成在外延片正面上的钝化层(2)；其中，
所述钝化层(2)上设有若干像元P电极窗口(201)和若干隔离区电极窗口(203)，所述隔离区电极窗口(203)位于相邻的两个所述像元P电极窗口(201)之间；每个像元P电极窗口(201)内均设有像元P电极(202)，每个隔离区电极窗口(203)内均设有隔离区电极(204)；
所述外延片上与所述钝化层(2)相邻一侧形成有有源扩散区(302)和扩散隔离区(304)，其中所述有源扩散区(302)与所述像元P电极(202)相邻，所述扩散隔离区(304)与所述隔离区电极(204)相邻；
所述外延片背面设有N电极(4)和透光装置。
2.根据权利要求1所述的单光子探测器阵列，其特征在于：
所述透光装置包括入射光窗口(5)和设置在入射光窗口(5)内的增透膜(501)，入射光窗口(5)设置在外延片背面，所述增透膜(501)优选氮化硅。
3.根据权利要求1所述的单光子探测器阵列，其特征在于：
所述有源扩散区(302)为台阶型结构，有源扩散区(302)自上而下依次包括第一次有源扩散区和第二次有源扩散区，第一次有源扩散区的宽度大于第二次有源扩散区的宽度。
4.根据权利要求1所述的单光子探测器阵列，其特征在于：
所述钝化层(2)为二氧化硅；
所述固定偏压大于像元穿通电压。
5.根据权利要求1所述的单光子探测器阵列，其特征在于：
所述外延片自下而上依次包括衬底(101)、缓冲层(102)、本征吸收层(103)、渐变层(104)、电荷层(105)和帽层(106)。
6.根据权利要求5所述的单光子探测器阵列，其特征在于：
所述的衬底(101)和缓冲层(102)均为为n+-InP层；本征吸收层(103)为i-InGaAs层，厚度不小于2微米；渐变层(104)为i-InGaAsP层；电荷层(105)为n-InP层，厚度为0.2微米；帽层(106)为i-InP层，厚度为3.5微米；
优选的，所述渐变层(104)自下而上依次包括第一渐变层、第二渐变层和第三渐变层，第一渐变层为In0.59Ga0.41As0.89P0.11层；第二渐变层为In0.71Ga0.29As0.62P0.38层；第三渐变层为In0.85Ga0.15As0.33P0.67层。
7.根据权利要求1所述的单光子探测器阵列，其特征在于：
所述外延片通过金属有机物化学气相沉积方法生长；
所述像元P电极窗口(201)和隔离区电极窗口(203)均采用光刻技术开出；
所述有源扩散区(302)和扩散隔离区(304)均采用锌扩散的方法形成。
8.如权利要求1-7任一项所述的单光子探测器阵列的制备方法，其特征在于，包括如下步骤：
1)生长外延片；
2)在外延片正面根据仿真软件预先对像元的电学性能进行的模拟结果来生长扩散掩膜(3)，并开出像元扩散窗口(301)和扩散隔离区窗口(303)，形成有源扩散区(302)和扩散隔离区(304)；
3)去掉步骤2)中的扩散掩膜(3)，生长钝化层(2)并在钝化层(2)上开像元P电极窗口(201)和隔离区电极窗口(203)，在像元P电极窗口(201)内设置像元P电极(202)，在隔离区电极窗口(203)内设置隔离区电极(204)；
4)在外延片背面设置透光装置和N电极(4)。
9.根据权利要求8所述的制备方法，其特征在于：
所述步骤1)中通过光致发光谱来检测光电二极管外延片的生长质量；
所述步骤2)中通过仿真软件对像元的电学性能进行的模拟，包括模拟不同间距以及所需要加的固定偏压，来分析阵列像元中电场分布和载流子的走向；
所述步骤2)中生长二氧化硅作为第一次扩散掩膜(3)，光刻后采用干法刻蚀开出第一次像元扩散窗口和第一次隔离区窗口，进行Zn扩散，形成第一次有源扩散区和第一次扩散隔离区；然后去掉第一次扩散掩膜，重新生长一层二氧化硅作为第二次扩散掩膜，光刻后干法刻蚀开第二次像元扩散窗口和第二次隔离区窗口，形成第二次有源扩散区和第二次扩散隔离区；所述第二次像元扩散窗口比第一次像元扩散窗口开口尺寸小，两次扩散后形成台阶型样貌的有源扩散区(302)和起到隔离作用的扩散隔离区(304)；
所述在步骤3)中的钝化层(2)为氮化硅；
所述步骤4)中在外延片背面通过两次光刻工艺，形成SPAD阵列像元背面入射光窗口(5)和N电极(4)，通过退火形成良好的欧姆接触。
10.一种三维光电子计数成像设备，内含有如权利要求1-7任一项所述的单光子探测器阵列，或者如权利要求8或9所述的制备方法获得的单光子探测器阵列。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910197797.1A CN109935639B (zh) | 2019-03-15 | 2019-03-15 | 可降低电学串扰的单光子探测器阵列及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910197797.1A CN109935639B (zh) | 2019-03-15 | 2019-03-15 | 可降低电学串扰的单光子探测器阵列及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109935639A true CN109935639A (zh) | 2019-06-25 |
| CN109935639B CN109935639B (zh) | 2021-01-08 |
Family
ID=66987266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910197797.1A Active CN109935639B (zh) | 2019-03-15 | 2019-03-15 | 可降低电学串扰的单光子探测器阵列及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109935639B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115295683A (zh) * | 2022-10-08 | 2022-11-04 | 北京英孚瑞半导体科技有限公司 | 一种单载流子输运的平衡探测器及其制备方法 |
| CN115706177A (zh) * | 2021-08-09 | 2023-02-17 | 北京一径科技有限公司 | 光电探测阵列、光电探测器装置、设备及存储介质 |
| CN115706176A (zh) * | 2021-08-09 | 2023-02-17 | 北京一径科技有限公司 | 光电探测器、设备及存储介质 |
| WO2024012353A1 (zh) * | 2022-07-12 | 2024-01-18 | 泉州市三安光通讯科技有限公司 | 一种半导体器件及其制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050090074A1 (en) * | 2002-11-12 | 2005-04-28 | Chandra Mouli | Isolation techniques for reducing dark current in CMOS image sensors |
| EP2787531A1 (en) * | 2013-04-01 | 2014-10-08 | Omnivision Technologies, Inc. | Enhanced photon detection device with biased deep trench isolation |
| CN108231947A (zh) * | 2017-12-27 | 2018-06-29 | 上海集成电路研发中心有限公司 | 一种单光子雪崩二极管探测器结构及其制造方法 |
| CN108573989A (zh) * | 2018-04-28 | 2018-09-25 | 中国科学院半导体研究所 | 硅基雪崩光电探测器阵列及其制作方法 |
| WO2018211831A1 (ja) * | 2017-05-18 | 2018-11-22 | シャープ株式会社 | 光検出器および携帯型電子機器 |
-
2019
- 2019-03-15 CN CN201910197797.1A patent/CN109935639B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050090074A1 (en) * | 2002-11-12 | 2005-04-28 | Chandra Mouli | Isolation techniques for reducing dark current in CMOS image sensors |
| EP2787531A1 (en) * | 2013-04-01 | 2014-10-08 | Omnivision Technologies, Inc. | Enhanced photon detection device with biased deep trench isolation |
| WO2018211831A1 (ja) * | 2017-05-18 | 2018-11-22 | シャープ株式会社 | 光検出器および携帯型電子機器 |
| CN108231947A (zh) * | 2017-12-27 | 2018-06-29 | 上海集成电路研发中心有限公司 | 一种单光子雪崩二极管探测器结构及其制造方法 |
| CN108573989A (zh) * | 2018-04-28 | 2018-09-25 | 中国科学院半导体研究所 | 硅基雪崩光电探测器阵列及其制作方法 |
Non-Patent Citations (1)
| Title |
|---|
| NICCOLO CALANDRI等: "Optical Crosstalk in InGaAs/InP SPAD Array:Analysis and Reduction With FIB一Etched Trenches", 《IEEE PHOTONICS TECHNOLOGY LETTERS》 * |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115706177A (zh) * | 2021-08-09 | 2023-02-17 | 北京一径科技有限公司 | 光电探测阵列、光电探测器装置、设备及存储介质 |
| CN115706176A (zh) * | 2021-08-09 | 2023-02-17 | 北京一径科技有限公司 | 光电探测器、设备及存储介质 |
| CN115706176B (zh) * | 2021-08-09 | 2023-12-12 | 北京一径科技有限公司 | 光电探测器、设备及存储介质 |
| WO2024012353A1 (zh) * | 2022-07-12 | 2024-01-18 | 泉州市三安光通讯科技有限公司 | 一种半导体器件及其制作方法 |
| CN115295683A (zh) * | 2022-10-08 | 2022-11-04 | 北京英孚瑞半导体科技有限公司 | 一种单载流子输运的平衡探测器及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109935639B (zh) | 2021-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109935639A (zh) | 可降低电学串扰的单光子探测器阵列及制备方法 | |
| JP4963120B2 (ja) | 光電界効果トランジスタ，及びそれを用いた集積型フォトディテクタ | |
| CN103081128B (zh) | 高速光敏设备及相关方法 | |
| US9041136B2 (en) | Avalanche photodiode | |
| KR101833269B1 (ko) | 3차원 센서, 시스템, 및 관련 방법 | |
| US9105789B2 (en) | Geiger-mode avalanche photodiode with high signal-to-noise ratio, and corresponding manufacturing process | |
| US9024296B2 (en) | Focal plane array with pixels defined by modulation of surface Fermi energy | |
| US10367111B2 (en) | APD focal plane arrays with backside vias | |
| CN107170847A (zh) | 基于AlInAsSb体材料作倍增区的雪崩光电二极管及其制备方法 | |
| CN107359221B (zh) | 一种基于soi-量子点异质结的红外探测器制备方法 | |
| CN107611195A (zh) | 吸收层变掺杂InGaAs雪崩光电二极管及制备方法 | |
| US9935151B2 (en) | Low noise InGaAs photodiode array | |
| CN109524430A (zh) | 多像元集成铟镓砷雪崩二极管四象限光电探测芯片 | |
| CN101356654A (zh) | 为检测可见光而优化的半导体辐射探测器 | |
| CN109346552A (zh) | 基于弧形扩散区的雪崩光电探测器及其制作方法 | |
| Duan et al. | High speed waveguide-integrated Ge/Si avalanche photodetector | |
| CN113707751A (zh) | 单光子雪崩光电探测器及其制备方法 | |
| CN109545883A (zh) | 一种低暗电流台面型雪崩单光子探测器及制备方法 | |
| Kostov et al. | PNP PIN bipolar phototransistors for high-speed applications built in a 180 nm CMOS process | |
| CN110676344B (zh) | 一种双响应GaN紫外探测器及其制备方法 | |
| Xing et al. | Design of high linearity InGaAs/InP avalanche photodiode with a hybrid absorption layer structure | |
| Abid et al. | High responsivity silicon MOS phototransistors | |
| Circir et al. | Electrical crosstalk suppression for mesa-based in-device passivated InGaAs photodetectors | |
| CN111211196B (zh) | 一种高灵敏度高线性度探测器 | |
| CN113964238A (zh) | 一种雪崩光电探测器的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |