CN109921958A - 一种1553b总线检测设备、系统及方法 - Google Patents

Abstract

本发明提供了一种1553B总线检测设备、系统及方法，1553B总线检测设备在接收到上位机的电气层检测指令或协议层检测指令后，对于被测RT，模拟BC向被测RT发送有效指令，并接收被测RT的应答信号；对于被测BC，模拟RT接收被测BC发送的指令信号；对于被测BM，模拟BC向被测BM发送有效指令，并接收被测BM的应答信号，和/或模拟RT接收被测BM发送的指令信号，并对被测RT的应答信号、被测BC发送的指令信号、被测BM的应答信号和/或被测BM发送的指令信号进行分析，将得到的相关数据发送至上位机实现对1553B总线的检测。本发明实现在对1553B总线的电气层和协议层进行全面的集成化、自动化检测。

Description

一种1553B总线检测设备、系统及方法

技术领域

本发明涉及1553B总线技术领域，更具体的，涉及一种1553B总线检测设备、系统及方法。

背景技术

1553B总线具有双向输出特性，且实时性和可靠性高，广泛应用在航空航天系统中。1553B总线系统主要由3部分组成：BC(总线控制器)、RT(远程终端)和BM(总线监控器)。

目前一般使用仿真板卡和示波器对1553B总线进行检测，仿真板卡和示波器不能实现同时对1553B总线的BC、RT和BM进行检测，对于1553B总线不同的检测场景，需要人工更换检测设备和接口来对其进行检测，人工参与度较高，检测效率低。

发明内容

有鉴于此，本发明提供了一种1553B总线检测设备、系统及方法，在不需要更换检测设备的前提下，对1553B总线的电气层和协议层进行全面的集成化、自动化检测。

为了实现上述发明目的，本发明提供的技术方案如下：

一种1553B总线检测设备，包括：FPGA、输出处理模块、输入处理模块和1553B端子；

所述FPGA分别与所述输出处理模块和所述输入处理模块相连；

所述输出处理模块和所述输入处理模块与所述1553B端子相连；

所述1553B端子与被测1553B总线相连；

所述FPGA接收到上位机发送的电气层检测指令或协议层检测指令后，对于被测RT，所述FPGA、所述输出处理模块和所述输入处理模块模拟BC，向所述被测RT发送有效指令，并接收所述被测RT的应答信号；

对于被测BC，所述FPGA和所述输入处理模块模拟RT接收所述被测BC发送的指令信号；

对于被测BM，所述FPGA、所述输出处理模块和所述输入处理模块模拟BC，向所述被测BM发送有效指令，并接收所述被测BM的应答信号；

和/或，对于所述被测BM，所述FPGA和所述输入处理模块模拟RT接收所述被测BM发送的指令信号；

所述FPGA还用于对所述被测RT的应答信号、所述被测BC发送的指令信号、所述被测BM的应答信号和/或所述被测BM发送的指令信号进行分析，并将分析得到的相关数据发送至所述上位机。

可选的，所述FPGA对所述被测RT的应答信号、所述被测BC发送的指令信号、所述被测BM的应答信号和/或所述被测BM发送的指令信号进行分析，并将分析得到的相关数据发送至所述上位机，具体包括：

所述FPGA对电气层检测得到的所述被测RT的应答信号、所述被测BC发送的指令信号、所述被测BM的应答信号和/或所述被测BM发送的指令信号进行电气特性分析，得到相应的电气特性数据，并将所述电气特性数据发送至所述上位机；

所述FPGA对协议层检测得到的所述被测RT的应答信号、所述被测BC发送的指令信号、所述被测BM的应答信号和/或所述被测BM发送的指令信号进行协议层解析，得到相应的特征数据，并将所述特征数据发送至所述上位机。

可选的，所述输出处理模块包括：数字模拟转换器、输出信号调理单元和第一电阻网络；

所述输入处理模块包括：模拟数字转换器、输入信号调理单元和第二电阻网络。

可选的，所述FPGA接收到所述上位机发送的电气层检测指令或协议层检测指令后，对于所述被测RT，所述FPGA、所述输出处理模块和所述输入处理模块模拟BC，向所述被测RT发送有效指令，并接收所述被测RT的应答信号，具体包括：

所述FPGA输出的有效指令通过所述数字模拟转换器的转换处理、所述输出信号调理单元的放大处理后，经过所述第一电阻网络发送至所述被测RT之后，断开所述输出处理模块，所述被测RT的应答信号经过所述第二电阻网络、所述输入信号调理单元的衰减处理、以及所述模拟数字转换器的转换处理后输入到所述FPGA。

可选的，所述FPGA接收到所述上位机发送的电气层检测指令或协议层检测指令后，对于所述被测BC，所述FPGA和所述输入处理模块模拟RT接收所述被测BC发送的指令信号，具体包括：

断开所述输出处理模块，所述被测BC输出的指令信号经过所述第二电阻网络、所述输入信号调理单元的衰减处理、以及所述模拟数字转换器的转换处理后输入到所述FPGA。

可选的，所述FPGA接收到所述上位机发送的电气层检测指令或协议层检测指令后，对于所述被测BM，所述FPGA、所述输出处理模块和所述输入处理模块模拟BC，向所述被测BM发送有效指令，并接收所述被测BM的应答信号，包括：

所述FPGA输出的有效指令通过所述数字模拟转换器的转换处理、所述输出信号调理单元的放大处理后，经过所述第一电阻网络发送至所述被测BM之后，断开所述输出处理模块，所述被测BM的应答信号经过所述第二电阻网络、所述输入信号调理单元的衰减处理、以及所述模拟数字转换器的转换处理后输入到所述FPGA；

对于所述被测BM，所述FPGA和所述输入处理模块模拟RT接收所述被测BM发送的指令信号，具体包括：

断开所述输出处理模块，所述被测BM输出的指令信号经过所述第二电阻网络、所述输入信号调理单元的衰减处理、以及所述模拟数字转换器的转换处理后输入到所述FPGA。

可选的，所述被测1553B总线包括1553B总线A和1553B总线B，所述1553B总线A和所述1553B总线B互为冗余备份；

所述输出处理模块包括第一输出处理模块和第二输出处理模块；

所述输入处理模块包括第一输入处理模块和第二输入处理模块；

所述1553B端子包括第一1553B端子和第二1553B端子；

所述第一输出处理模块和所述第一输入处理模块与所述第一1553B端子相连，所述第一1553B端子与所述1553B总线A相连；

所述第二输出处理模块和所述第二输入处理模块与所述第二1553B端子相连，所述第二1553B端子与所述1553B总线B相连。

一种1553B总线检测系统，包括：上位机和上述中任意一项所述的1553B总线检测设备；

所述1553B总线检测设备通过有线或无线通信方式与所述上位机进行通信。

本发明还提供了一种1553B总线检测方法，应用于上述任意一项所述的1553B总线检测设备，所述1553B总线检测设备与被测1553B总线相连，所述被测1553B总线包括被测BC、被测RT和被测BM，所述方法包括：

在接收到上位机的电气层检测指令或协议层检测指令后，对于所述被测RT，模拟BC向所述被测RT发送有效指令，并接收所述被测RT的应答信号，对所述被测RT的应答信号进行分析，并将分析得到的相关数据发送至所述上位机；

对于所述被测BC，模拟RT接收所述被测BC发送的指令信号，对所述被测BC发送的指令信号进行分析，并将分析得到的相关数据发送至所述上位机；

对于所述被测BM，模拟BC向所述被测BM发送有效指令，并接收所述被测BM的应答信号，对所述被测BM的应答信号进行分析，并将分析得到的相关数据发送至所述上位机；

和/或，对于所述被测BM，模拟RT接收所述被测BM发送的指令信号，对所述被测BM发送的指令信号进行分析，并将分析得到的相关数据发送至所述上位机；

其中，模拟BC向所述被测RT发送的有效指令以及模拟BC向所述被测BM发送的有效指令是根据所述上位机发送的电气层检测指令或协议层检测指令生成的。

可选的，所述对所述被测RT的应答信号、所述被测BC发送的指令信号、所述被测BM的应答信号和/或所述被测BM发送的指令信号进行分析，并将分析得到的相关数据发送至所述上位机，包括：

对电气层检测得到的所述被测RT的应答信号、所述被测BC发送的指令信号、所述被测BM的应答信号和/或所述被测BM发送的指令信号进行电气特性分析，得到相应的电气特性数据，并将所述电气特性数据发送至所述上位机；

对协议层检测得到的所述被测RT的应答信号、所述被测BC发送的指令信号、所述被测BM的应答信号和/或所述被测BM发送的指令信号进行协议层解析，得到相应的特征数据，并将所述特征数据发送至所述上位机。

相对于现有技术，本发明的有益效果如下：

本发明公开的1553B总线检测设备、系统及方法，1553B总线检测设备包括FPGA、输出处理模块、输入处理模块和1553B端子，利用FPGA的处理分析功能，在接收到上位机发送的电气层检测指令或协议层检测指令后，FPGA通过与输出处理模块和/或输入处理模块进行组合，对于被测RT，模拟BC向被测RT发送有效指令，并接收被测RT的应答信号；对于被测BC，模拟RT接收被测BC发送的指令信号；对于被测BM，模拟BC向被测BM发送有效指令，并接收被测BM的应答信号，和/或对于被测BM，模拟RT接收被测BM发送的指令信号。由于1553B总线检测设备可以模拟1553B总线中的BC、RT和BM，在任何检测场景下都不需要更换检测设备，实现了对1553B总线电气层和协议层进行全面的集成化、自动化检测。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本发明实施例公开的一种1553B总线检测设备的检测原理示意图；

图2为本发明实施例公开的一种1553B总线检测设备的结构示意图；

图3为本发明实施例公开的另一种1553B总线检测设备的结构示意图；

图4为本发明实施例公开的另一种1553B总线检测设备的结构示意图；

图5为本发明实施例公开的一种1553B总线检测系统的结构示意图；

图6为本发明实施例公开的一种1553B总线检测方法的流程示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例公开了一种1553B总线检测设备，依据GJB5186标准对1553B总线的BC、RT和BM进行电气层和/或协议层检测，具体的，请参阅图1，本实施例公开的1553B总线检测设备对1553B总线的检测原理为：对于被测RT，模拟BC向被测RT发送有效指令，并接收被测RT的应答信号；对于被测BC，模拟RT接收被测BC发送的指令信号；对于被测BM，模拟BC向被测BM发送有效指令，并接收被测BM的应答信号，和/或对于被测BM，模拟RT接收被测BM发送的指令信号。

为了实现上述检测功能，请参阅图2，本实施例公开的1553B总线检测设备包括FPGA100、输出处理模块200、输入处理模块300和1553B端子400。

其中，FPGA100分别与输出处理模块200和输入处理模块300相连。

输出处理模块200和输入处理模块300与1553B端子400相连。

1553B端子400与被测1553B总线相连。

FPGA100接收到上位机发送的电气层检测指令或协议层检测指令后，对于被测RT，FPGA100、输出处理模块200和输入处理模块300模拟BC，向被测RT发送有效指令，并接收被测RT的应答信号；

对于被测BC，FPGA100和输入处理模块300模拟RT接收被测BC发送的指令信号；

对于被测BM，FPGA、输出处理模块200和输入处理模块300模拟BC，向被测BM发送有效指令，并接收被测BM的应答信号；

和/或，对于被测BM，FPGA100和输入处理模块300模拟RT接收被测BM发送的指令信号。

需要说明的是，其中，模拟BC向被测RT发送的有效指令以及模拟BC向被测BM发送的有效指令是根据上位机发送的电气层检测指令或协议层检测指令生成的。

FPGA100在接收到上位机发送的电气层检测指令后，还用于对上述被测RT的应答信号、被测BC发送的指令信号、被测BM发送的应答信号和/或被测BM发送的指令信号进行电气特性分析，得到相应的电气特性数据，如信号上升沿与下降沿时间、过零点、输出信号的噪声、总线信号的延迟、隔离度等，并将这些电气特性数据发送至上位机进行显示。

FPGA100在接收到上位机发送的协议层检测指令后，还用于对上述被测RT的应答信号、被测BC发送的指令信号、被测BM发送的应答信号和/或被测BM发送的指令信号进行协议层解析，得到相应的特征数据，并将该特征数据发送至上位机进行显示。

具体的，对于被测BC，对被测BC发送的包括指令字和数据字的指令信号进行协议层解析，解析出指令字的同步头、地址字段、奇偶校验位、方式字段、消息长度等信息，并解析出数据字的同步头、有效数据、奇偶校验位等信息。

对于被测RT，当未接收到被测RT的应答信号时，FPGA100确定被测RT对于检测设备发出的指令无响应，当接收到被测RT的应答信号时，对被测RT的应答信号量化成20bit的1553B字，并进行协议层解析，得到状态字的同步头、RT地址、以及状态位和奇偶校验位等，并统计消息长度和响应时间等。

对于被测BM，解析的原理同上述被测BC和被测RT，在此不再赘述。

进一步的，请参阅图3，输出处理模块200包括：数字模拟转换器DAC201、输出信号调理单元202和第一电阻网络203。输入处理模块300包括：模拟数字转换器ADC301、输入信号调理单元302和第二电阻网络303。

其中，第一电阻网络203和第二电阻网络303依据GJB5186的规定进行部署。

FPGA100接收到上位机发送的电气层检测指令或协议层检测指令后，对于被测RT，FPGA100输出的有效指令通过数字模拟转换器201的转换处理、输出信号调理单元202的放大处理后，经过第一电阻网络203发送至被测RT，此时，断开输出处理模块200的输出。被测RT的应答信号经过第二电阻网络303、输入信号调理单元302的衰减处理、以及模拟数字转换器301的转换处理后输入到FPGA100。

FPGA100接收到上位机发送的电气层检测指令或协议层检测指令后，对于被测BC，断开输出处理模块200，被测BC输出的指令信号经过第二电阻网络303、输入信号调理单元302的衰减处理、以及模拟数字转换器301的转换处理后输入到FPGA100。

FPGA100接收到上位机发送的电气层检测指令或协议层检测指令后，对于被测BM，FPGA100输出的有效指令通过数字模拟转换器201的转换处理、输出信号调理单元202的放大处理后，经过第一电阻网络203发送至被测BM，此时，断开输出处理模块200的输出。被测BM的应答信号经过第二电阻网络303、输入信号调理单元302的衰减处理、以及模拟数字转换器301的转换处理后输入到FPGA100；

和/或，断开输出处理模块200，被测BM输出的指令信号经过第二电阻网络303、输入信号调理单元302的衰减处理、以及模拟数字转换器301的转换处理后输入到FPGA100。

由于1553B总线具有双向输出特性，被测1553B总线包括1553B总线A和1553B总线B，1553B总线A和1553B总线B互为冗余备份。为了实现对1553B总线A和1553B总线B的检测，请参阅图4，本实施例公开的1553B总线检测设备中：

输出处理模块200包括第一输出处理模块204和第二输出处理模块205；

输入处理模块300包括第一输入处理模块304和第二输入处理模块305；

1553B端子400包括第一1553B端子401和第二1553B端子402；

第一输出处理模块204和第一输入处理模块304与第一1553B端子401相连，第一1553B端子401与1553B总线A相连；

第二输出处理模块204和第二输入处理模块305与第二1553B端子402相连，第二1553B端子402与1553B总线B相连。

需要说明的是，第一输出处理模块204和第二输出处理模块205的结构相同，都包括数字模拟转换器DAC201、输出信号调理单元202和第一电阻网络203。

第一输入处理模块304和第二输入处理模块305的结构相同，都包括模拟数字转换器ADC301、输入信号调理单元302和第二电阻网络303。

本实施例公开的1553B总线检测设备，1553B总线检测设备包括FPGA、输出处理模块、输入处理模块和1553B端子，利用FPGA的处理分析功能，在接收到上位机发送的电气层检测指令或协议层检测指令后，FPGA通过与输出处理模块和/或输入处理模块进行组合，对于被测RT，模拟BC向被测RT发送有效指令，并接收被测RT的应答信号；对于被测BC，模拟RT接收被测BC发送的指令信号；对于被测BM，模拟BC向被测BM发送有效指令，并接收被测BM的应答信号，和/或对于被测BM，模拟RT接收被测BM发送的指令信号。由于1553B总线检测设备可以模拟1553B总线中的BC、RT和BM，在任何检测场景下都不需要更换检测设备，实现了对1553B总线电气层和协议层进行全面的集成化、自动化检测。

基于上述实施例公开的1553B总线检测设备，请参阅图5，本实施例公开了一种1553B总线检测系统，包括上位机和上述实施例公开的1553B总线检测设备。

1553B总线检测设备通过有线或无线通信方式与上位机进行通信。

检测人员可以通过上位机向1553B总线检测设备发送电气层检测指令和/或协议层检测指令，其中，检测指令可以包括模拟BC发出的有效指令。

当1553B总线检测设备完成对被检1553B总线的检测和分析任务时，将电气特征分析得到的电气特性数据发送至所述上位机，并将协议层分析得到的特征数据发送至所述上位机，供检测人员浏览显示在上位机显示器中的数据。

同时，本实施例还公开了一种1553B总线检测方法，应用于上述实施例公开的1553B总线检测设备，1553B总线检测设备与被测1553B总线相连，被测1553B总线包括被测BC、被测RT和被测BM，请参阅图6，该方法包括：

S601：在接收到上位机的电气层检测指令或协议层检测指令后，对于被测RT，模拟BC向被测RT发送有效指令，并接收被测RT的应答信号，对被测RT的应答信号进行分析，并将分析得到的相关数据发送至所述上位机。

S602：对于被测BC，模拟RT接收被测BC发送的指令信号，对被测BC发送的指令信号进行分析，并将分析得到的相关数据发送至上位机。

S603：对于被测BM，模拟BC向被测BM发送有效指令，并接收被测BM的应答信号，对被测BM的应答信号进行分析，并将分析得到的相关数据发送至所述上位机。

和/或执行S604：对于被测BM，模拟RT接收被测BM发送的指令信号，对被测BM发送的指令信号进行分析，并将分析得到的相关数据发送至所述上位机。

其中，模拟BC向被测RT发送的有效指令以及模拟BC向被测BM发送的有效指令是根据上位机发送的电气层检测指令或协议层检测指令生成的。

上述各个步骤的具体实现请参阅上述1553B总线检测设备，在此不再赘述。

本实施例公开的1553B总线检测方法，利用1553B总线检测设备对1553B总线进行检测，1553B总线检测设备通过模拟1553B总线中的BC、RT和BM，在任何检测场景下都不需要更换检测设备，实现了对1553B总线电气层和协议层进行全面的集成化、自动化检测。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种1553B总线检测设备，其特征在于，包括：FPGA、输出处理模块、输入处理模块和1553B端子；

所述FPGA分别与所述输出处理模块和所述输入处理模块相连；

所述输出处理模块和所述输入处理模块与所述1553B端子相连；

所述1553B端子与被测1553B总线相连；

所述FPGA接收到上位机发送的电气层检测指令或协议层检测指令后，对于被测RT，所述FPGA、所述输出处理模块和所述输入处理模块模拟BC，向所述被测RT发送有效指令，并接收所述被测RT的应答信号；

对于被测BC，所述FPGA和所述输入处理模块模拟RT接收所述被测BC发送的指令信号；

对于被测BM，所述FPGA、所述输出处理模块和所述输入处理模块模拟BC，向所述被测BM发送有效指令，并接收所述被测BM的应答信号；

和/或，对于所述被测BM，所述FPGA和所述输入处理模块模拟RT接收所述被测BM发送的指令信号；

所述FPGA还用于对所述被测RT的应答信号、所述被测BC发送的指令信号、所述被测BM的应答信号和/或所述被测BM发送的指令信号进行分析，并将分析得到的相关数据发送至所述上位机。

2.根据权利要求1所述的1553B总线检测设备，其特征在于，所述FPGA对所述被测RT的应答信号、所述被测BC发送的指令信号、所述被测BM的应答信号和/或所述被测BM发送的指令信号进行分析，并将分析得到的相关数据发送至所述上位机，具体包括：

所述FPGA对电气层检测得到的所述被测RT的应答信号、所述被测BC发送的指令信号、所述被测BM的应答信号和/或所述被测BM发送的指令信号进行电气特性分析，得到相应的电气特性数据，并将所述电气特性数据发送至所述上位机；

所述FPGA对协议层检测得到的所述被测RT的应答信号、所述被测BC发送的指令信号、所述被测BM的应答信号和/或所述被测BM发送的指令信号进行协议层解析，得到相应的特征数据，并将所述特征数据发送至所述上位机。

3.根据权利要求1所述的1553B总线检测设备，其特征在于，所述输出处理模块包括：数字模拟转换器、输出信号调理单元和第一电阻网络；

所述输入处理模块包括：模拟数字转换器、输入信号调理单元和第二电阻网络。

4.根据权利要求3所述的1553B总线检测设备，其特征在于，所述FPGA接收到所述上位机发送的电气层检测指令或协议层检测指令后，对于所述被测RT，所述FPGA、所述输出处理模块和所述输入处理模块模拟BC，向所述被测RT发送有效指令，并接收所述被测RT的应答信号，具体包括：

所述FPGA输出的有效指令通过所述数字模拟转换器的转换处理、所述输出信号调理单元的放大处理后，经过所述第一电阻网络发送至所述被测RT之后，断开所述输出处理模块，所述被测RT的应答信号经过所述第二电阻网络、所述输入信号调理单元的衰减处理、以及所述模拟数字转换器的转换处理后输入到所述FPGA。

5.根据权利要求3所述的1553B总线检测设备，其特征在于，所述FPGA接收到所述上位机发送的电气层检测指令或协议层检测指令后，对于所述被测BC，所述FPGA和所述输入处理模块模拟RT接收所述被测BC发送的指令信号，具体包括：

断开所述输出处理模块，所述被测BC输出的指令信号经过所述第二电阻网络、所述输入信号调理单元的衰减处理、以及所述模拟数字转换器的转换处理后输入到所述FPGA。

6.根据权利要求3所述的1553B总线检测设备，其特征在于，所述FPGA接收到所述上位机发送的电气层检测指令或协议层检测指令后，对于所述被测BM，所述FPGA、所述输出处理模块和所述输入处理模块模拟BC，向所述被测BM发送有效指令，并接收所述被测BM的应答信号，包括：

所述FPGA输出的有效指令通过所述数字模拟转换器的转换处理、所述输出信号调理单元的放大处理后，经过所述第一电阻网络发送至所述被测BM之后，断开所述输出处理模块，所述被测BM的应答信号经过所述第二电阻网络、所述输入信号调理单元的衰减处理、以及所述模拟数字转换器的转换处理后输入到所述FPGA；

对于所述被测BM，所述FPGA和所述输入处理模块模拟RT接收所述被测BM发送的指令信号，具体包括：

断开所述输出处理模块，所述被测BM输出的指令信号经过所述第二电阻网络、所述输入信号调理单元的衰减处理、以及所述模拟数字转换器的转换处理后输入到所述FPGA。

7.根据权利要求1～6中任意一项所述的1553B总线检测设备，其特征在于，所述被测1553B总线包括1553B总线A和1553B总线B，所述1553B总线A和所述1553B总线B互为冗余备份；

所述输出处理模块包括第一输出处理模块和第二输出处理模块；

所述输入处理模块包括第一输入处理模块和第二输入处理模块；

所述1553B端子包括第一1553B端子和第二1553B端子；

所述第一输出处理模块和所述第一输入处理模块与所述第一1553B端子相连，所述第一1553B端子与所述1553B总线A相连；

所述第二输出处理模块和所述第二输入处理模块与所述第二1553B端子相连，所述第二1553B端子与所述1553B总线B相连。

8.一种1553B总线检测系统，其特征在于，包括：上位机和权利要求1～7中任意一项所述的1553B总线检测设备；

所述1553B总线检测设备通过有线或无线通信方式与所述上位机进行通信。

9.一种1553B总线检测方法，其特征在于，应用于权利要求1～7任意一项所述的1553B总线检测设备，所述1553B总线检测设备与被测1553B总线相连，所述被测1553B总线包括被测BC、被测RT和被测BM，所述方法包括：

在接收到上位机的电气层检测指令或协议层检测指令后，对于所述被测RT，模拟BC向所述被测RT发送有效指令，并接收所述被测RT的应答信号，对所述被测RT的应答信号进行分析，并将分析得到的相关数据发送至所述上位机；

对于所述被测BC，模拟RT接收所述被测BC发送的指令信号，对所述被测BC发送的指令信号进行分析，并将分析得到的相关数据发送至所述上位机；

对于所述被测BM，模拟BC向所述被测BM发送有效指令，并接收所述被测BM的应答信号，对所述被测BM的应答信号进行分析，并将分析得到的相关数据发送至所述上位机；

和/或，对于所述被测BM，模拟RT接收所述被测BM发送的指令信号，对所述被测BM发送的指令信号进行分析，并将分析得到的相关数据发送至所述上位机；

其中，模拟BC向所述被测RT发送的有效指令以及模拟BC向所述被测BM发送的有效指令是根据所述上位机发送的电气层检测指令或协议层检测指令生成的。

10.根据权利要求9所述的方法，其特征在于，所述对所述被测RT的应答信号、所述被测BC发送的指令信号、所述被测BM的应答信号和/或所述被测BM发送的指令信号进行分析，并将分析得到的相关数据发送至所述上位机，包括：

对电气层检测得到的所述被测RT的应答信号、所述被测BC发送的指令信号、所述被测BM的应答信号和/或所述被测BM发送的指令信号进行电气特性分析，得到相应的电气特性数据，并将所述电气特性数据发送至所述上位机；

对协议层检测得到的所述被测RT的应答信号、所述被测BC发送的指令信号、所述被测BM的应答信号和/或所述被测BM发送的指令信号进行协议层解析，得到相应的特征数据，并将所述特征数据发送至所述上位机。