CN109920808A - 摄像装置 - Google Patents

摄像装置 Download PDF

Info

Publication number
CN109920808A
CN109920808A CN201811256952.4A CN201811256952A CN109920808A CN 109920808 A CN109920808 A CN 109920808A CN 201811256952 A CN201811256952 A CN 201811256952A CN 109920808 A CN109920808 A CN 109920808A
Authority
CN
China
Prior art keywords
mentioned
electrode
extrinsic region
region
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811256952.4A
Other languages
English (en)
Other versions
CN109920808B (zh
Inventor
高濑雅之
留河优子
佐藤好弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of CN109920808A publication Critical patent/CN109920808A/zh
Application granted granted Critical
Publication of CN109920808B publication Critical patent/CN109920808B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself

Abstract

摄像装置具备包括多个像素的像素区域和信号线。像素分别包括半导体基板、光电变换部、第1晶体管、布线层和电容元件。光电变换部包括第1电极、第2电极、以及第1第2电极之间的光电变换层。第1晶体管包括第1及第2杂质区域。布线层在半导体基板与第2电极之间，并包含信号线的一部分。电容元件在半导体基板的法线方向上配置在布线层与半导体基板之间，并且包括第3电极、第4电极、电介体层。第1及第2杂质区域的一方作为第1晶体管的源极区域、另一方作为漏极区域发挥功能。第1杂质区域电连接至第2电极；第4电极电连接至第1及第2杂质区域的某一方；沿半导体基板的法线方向观察时第3及第4电极的至少一方将第1杂质区域覆盖。

Description

摄像装置
技术领域
本公开涉及摄像装置。本公开特别涉及包括被半导体基板支承的光电变换部的摄像装置。
背景技术
具有在形成有CCD(Charge Coupled Device)电路或CMOS(Complementary MOS)电路的半导体基板的上方配置光电变换层的构造的摄像装置已被提出。在半导体基板的上方具有光电变换层的摄像装置也称作层叠型的摄像装置。例如日本特开2012－151771号公报公开了具有这样的层叠型的构造的固体摄像元件。
层叠型的摄像装置将通过光电变换产生的电荷蓄积到电荷蓄积区域中，通过包括CCD电路或CMOS电路的读出电路，将该蓄积的电荷读出。光电变换层通常被配置在将形成有读出电路的半导体基板覆盖的绝缘层上。绝缘层上的光电变换层经由设置在绝缘层中的连接部被电连接在读出电路上。
发明内容
有关本公开的非限定性的一例示性的实施方式的摄像装置具备：像素区域，包括多个像素；以及信号线，跨越上述多个像素中的2个以上的像素配置，并且从上述像素区域的内侧延伸到上述像素区域的外侧。上述多个像素分别包括半导体基板、光电变换部、第1晶体管、布线层和电容元件。上述光电变换部被上述半导体基板支承，包括第1电极、配置在比上述第1电极距上述半导体基板更近处的第2电极、以及配置在上述第1电极与上述第2电极之间的光电变换层。上述第1晶体管包括配置在上述半导体基板内的第1杂质区域、以及配置在上述半导体基板内的第2杂质区域。上述布线层配置在上述半导体基板与上述第2电极之间，并包含上述信号线的一部分。上述电容元件在上述半导体基板的法线方向上配置在上述布线层与上述半导体基板之间，并且包括第3电极、配置在上述第3电极与上述半导体基板之间的第4电极、以及配置在上述第3电极与上述第4电极之间的电介体层。
该摄像装置构成为，上述第1杂质区域及上述第2杂质区域的一方作为上述第1晶体管的源极区域发挥功能，上述第1杂质区域及上述第2杂质区域的另一方作为上述第1晶体管的漏极区域发挥功能；
上述第1杂质区域电连接至上述第2电极；
上述第4电极电连接至上述第1杂质区域及上述第2杂质区域的某一方；
当沿着上述半导体基板的法线方向观察时，从由上述第3电极及上述第4电极构成的组中选择的至少一方将上述第1杂质区域覆盖。
包含性或具体的技术方案也可以由元件、器件、系统、集成电路或方法实现。此外，包含性或具体的技术方案也可以通过元件、器件、装置、系统、集成电路及方法的任意的组合来实现。
公开的实施方式的追加性的效果及优点根据说明书及附图会变得清楚。效果及/或优点由在说明书及附图中公开的各种各样的实施方式或特征分别提供，并不是为了得到它们的1个以上而全部需要。
附图说明
图1是表示本公开的一实施方式的摄像装置的例示性的电路结构的图。
图2是表示像素的电路结构的一例的图。
图3是摄像装置具有的多个像素中的1个的示意性的剖面图。
图4是表示像素中的各元件的布局的一例的示意性的平面图。
图5是用来说明像素与连接在像素上的各种信号线之间的关系的图。
图6是表示将光电变换部从像素去掉而从半导体基板的法线方向观察时的布线层、上部电极及杂质区域之间的配置关系的例子的平面图。
图7是示意地表示连接部相对于第1电容元件的配置的一例的平面图。
图8是表示具有包括多个像素的像素区域的芯片的一例的平面图。
图9是用来说明在层间绝缘层内包含不具有开口的MIM构造的像素的一制造工序的示意性的剖面图。
图10是用来说明在层间绝缘层内包含不具有开口的MIM构造的像素的另一制造工序的示意性的剖面图。
图11是用来说明作为第1电容元件而应用了具有开口的MIM构造的像素的一制造工序的示意性的剖面图。
图12是用来说明作为第1电容元件而应用了具有开口的MIM构造的像素的另一制造工序的示意性的剖面图。
图13是表示摄像装置的变形例的平面图。
图14是表示摄像装置的变形例的示意性的剖面图。
图15是本公开的另一实施方式的摄像装置的像素的示意性的剖面图。
图16是表示图15所示的像素的例示性的电路结构的图。
具体实施方式
在详细地说明本公开的实施方式之前，说明本公开的一技术方案的概要。本公开的一技术方案的概要是以下这样的。
[项目1]
有关本公开的项目1的摄像装置具备：像素区域，包括多个像素；以及信号线，跨越上述多个像素中的2个以上的像素配置，并且从上述像素区域的内侧延伸到上述像素区域的外侧。上述多个像素分别包括半导体基板、光电变换部、第1晶体管、布线层和电容元件。
上述光电变换部被上述半导体基板支承，包括第1电极、配置在比上述第1电极距上述半导体基板更近处的第2电极、以及配置在上述第1电极与上述第2电极之间的光电变换层。
上述第1晶体管包括配置在上述半导体基板内的第1杂质区域、以及配置在上述半导体基板内的第2杂质区域。
上述布线层配置在上述半导体基板与上述第2电极之间，并包含上述信号线的一部分。
上述电容元件在上述半导体基板的法线方向上配置在上述布线层与上述半导体基板之间，并且包括第3电极、配置在上述第3电极与上述半导体基板之间的第4电极、以及配置在上述第3电极与上述第4电极之间的电介体层。
该摄像装置构成为上述第1杂质区域及上述第2杂质区域的一方作为上述第1晶体管的源极区域发挥功能，上述第1杂质区域及上述第2杂质区域的另一方作为上述第1晶体管的漏极区域发挥功能；
上述第1杂质区域电连接至上述第2电极；
上述第4电极电连接至上述第1杂质区域及上述第2杂质区域的某一方；
当沿着上述半导体基板的法线方向观察时，从由上述第3电极及上述第4电极构成的组中选择的至少一方将上述第1杂质区域覆盖。
根据项目1的结构，能够使第3电极及/或第4电极作为遮光层发挥功能。通过第3电极及第4电极的至少一方将第1杂质区域覆盖，能够抑制光向第1杂质区域的入射而抑制伪信号的发生。
此外，根据项目1的结构，由于在与包括延伸到像素区域的外侧的信号线的一部分的布线层相比距半导体基板更近处配置电容元件，所以能够更有效地抑制相对于像素从斜向入射的光向第1杂质区域的入射。
[项目2]
在项目1所记载的摄像装置中，也可以是，上述多个像素分别还包括第2晶体管，所述第2晶体管包括电连接至上述第2电极的栅极电极。
[项目3]
在项目1或2所记载的摄像装置中，也可以是，当沿着上述法线方向观察时，从由上述第3电极及上述第4电极构成的组中选择的上述至少一方将上述第2杂质区域的至少一部分覆盖。
根据项目3的结构，通过第3电极及第4电极的至少一方将第2杂质区域覆盖，能够抑制光向第2杂质区域的入射。通过抑制光向第2杂质区域的入射，能够防止起因于第2杂质区域中的电荷的生成的、电荷蓄积区域的电位间接地变动。
[项目4]
项目2所记载的摄像装置也可以是，还具备将上述第2电极与上述第1杂质区域电连接、并将上述第2电极与上述第2晶体管的上述栅极电极电连接的连接部。
[项目5]
在项目4所记载的摄像装置中，也可以是，从由上述第3电极及上述第4电极构成的组中选择的至少一方包括开口。
根据项目5的结构，即使是在光电变换部与半导体基板之间设置层间绝缘层、在该层间绝缘层中配置有电容元件的情况，也能够抑制像素区域上的部分的层间绝缘层相对于周边区域上的部分的隆起。即，能够减小像素区域与周边区域之间的层间绝缘层的台阶，抑制例如起因于阴影的画质的下降。
[项目6]
在项目5所记载的摄像装置中，也可以是，上述连接部将上述开口贯通。
根据项目6的结构，关于电容元件能够确保更大的电极面积。
[项目7]
在项目4至6的任一项所记载的摄像装置中，也可以是，上述第4电极具有与上述第3电极对置的第1面及与上述第1面相反侧的第2面，并且电连接至上述第2杂质区域；上述连接部的至少一部分与上述第2面对置，并且在与上述法线方向垂直的面内延伸。
根据项目7的结构，能够在连接部的一部分与第4电极的一部分之间形成电容。
[项目8]
在项目7所记载的摄像装置中，也可以是，上述第4电极在上述第2面中电连接至上述第2杂质区域。
根据项目8的结构，能够抑制第4电极与其他电极及/或布线之间的电的耦合，进一步减少噪声的混入。
[项目9]
项目7或8所记载的摄像装置，也可以是，还具备使上述第2晶体管的输出负反馈的反馈电路；上述反馈电路包括包含源极及漏极的第3晶体管；上述源极及上述漏极的一方连接至上述第2杂质区域。
根据项目9的结构，能够使用反馈电路将kTC噪声消除。
[项目10]
在项目4至6的任一项所记载的摄像装置中，也可以是，上述第4电极具有与上述第3电极对置的第1面以及与上述第1面相反侧的第2面，并且电连接至上述连接部。
[项目11]
在项目10所记载的摄像装置中，也可以是，上述第4电极在上述第2面中连接至上述连接部。
根据项目11的结构，能够抑制第4电极与其他电极及/或布线之间的电的耦合，进一步减少噪声的混入。
[项目12]
项目10或11所记载的摄像装置，也可以是，还具备使上述第2晶体管的输出负反馈的反馈电路；上述第2杂质区域电连接至上述反馈电路的输出线。
根据项目12的结构，能够使用反馈电路将kTC噪声消除。
[项目13]
在项目7至12的任一项所记载的摄像装置中，也可以是，上述电介体层将上述第4电极的表面中的上述第2面以外的部分覆盖；上述第3电极将连结上述第1面及上述第2面的上述第4电极的侧面覆盖。
根据项目13的结构，能够抑制第4电极与其他电极及/或布线之间的电的耦合，进一步减少噪声的混入。
[项目14]
在项目1至13的任一项所记载的摄像装置中，也可以是，上述信号线是对上述2个以上的像素进行驱动的控制线、向上述2个以上的像素供给电压的电源线、或者从上述2个以上的像素读出信号的输出线。
[项目15]
在项目1至14的任一项所记载的摄像装置中，也可以是，当沿着上述法线方向观察时，从由上述第3电极及上述第4电极构成的组中选择的上述至少一方将上述第1杂质区域的整体覆盖。
在本公开中，电路、单元、装置、部件或部的全部或一部分、或框图的功能块的全部或一部分，也可以由包括半导体装置、半导体集成电路(IC)，或LSI(large scaleintegration)的一个或多个电子电路执行。既可以将LSI或IC集成到一个芯片上，也可以将多个芯片组合而构成。例如，也可以将存储元件以外的功能块集成到一个芯片上。这里称作LSI或IC，但根据集成的程度而叫法变化，也可以称作系统LSI、VLSI(very large scaleintegration)或ULSI(ultra large scale integration)。也可以以相同的目的使用在LSI的制造后编程的现场可编程门阵列(Field Programmable Gate Array，FPGA)、或能够进行LSI内部的接合关系的再构成或LSI内部的电路区画的设置的可重构逻辑器件(reconfigurable logic device)。
进而，电路、单元、装置、部件或部的全部或一部分的功能或操作可以由软件处理来执行。在此情况下，将软件记录到一个或多个ROM、光盘、硬盘驱动器等的非暂时性的记录介质中，当软件被处理装置(processor)执行时，由该软件确定的功能被处理装置(processor)及周边装置执行。系统或装置也可以具备记录有软件的一个或多个非暂时性记录介质、处理装置(processor)及需要的硬件器件例如接口。
以下，详细地说明本公开的实施方式。另外，以下说明的实施方式都表示包含性或具体的例子。在以下的实施方式中表示的数值、形状、材料、构成要素、构成要素的配置及连接形态、步骤、步骤的顺序等是一例，不是限定本公开的意思。在本说明书中说明的各种各样的技术方案只要不发生矛盾就能够相互组合。此外，以下的实施方式的构成要素中的、在表示最上位概念的独立权利要求中没有记载的构成要素，设为任意的构成要素而进行说明。在各图中，实质上具有相同功能的构成要素用共通的标号表示，有将重复的说明省略或简略化的情况。
如之后参照附图说明那样，本公开的典型的实施方式的摄像装置具有多个像素，像素分别包括具有多个杂质区域的半导体基板、和被半导体基板支承的光电变换部。在内部中具有连接部的层间绝缘层位于半导体基板与光电变换部之间。半导体基板的杂质区域经由连接部电连接在光电变换部上，包括作为复位晶体管的源极区域及漏极区域的一方发挥功能的第1杂质区域、和作为源极区域及漏极区域的另一方发挥功能的第2杂质区域。第1杂质区域构成电荷蓄积区域的至少一部分，将与蓄积在电荷蓄积区域中的电荷量对应的信号例如电压信号作为图像信号读出。
像素分别在被半导体基板及光电变换部夹着的层间绝缘层中具有：电容元件，包括在俯视时其至少一部分与第1杂质区域及/或第2杂质区域重叠的电极；布线层，位于光电变换部及电容元件之间，包括延伸到由多个像素构成的像素区域的外侧的信号线的一部分。通过电容元件的电极作为遮光层发挥功能，抑制了起因于光向第1或第2杂质区域的入射的伪信号的发生，能得到降低了噪声的图像。特别是，由于电容元件被配置在比包括延伸到像素区域的外侧的信号线的一部分的布线层距半导体基板更近处，所以能够更有效地抑制相对于像素从斜向入射的光向第1杂质区域的入射。
(实施方式1)
图1表示本公开的一实施方式的摄像装置的例示性的电路结构的概要。图1所示的摄像装置100具有多个像素10和外围电路。通过将像素10例如二维地排列而形成像素区域。这里，表示将4个像素10配置为2行2列的矩阵状的例子。不言而喻，像素10的数量及配置并不限定于该例。像素10的排列也可以是一维。在此情况下，可以使用摄像装置100作为线性传感器。
像素10分别被连接在电源布线22上，在动作时，对于像素10分别经由电源布线22供给规定的电源电压。此外，在像素10的各自上连接蓄积控制线17。如后面详细说明那样，像素10分别包括将入射光进行光电变换的光电变换部、和检测由光电变换部生成的信号的信号检测电路。在典型的实施方式中，蓄积控制线17向各像素10的光电变换部共同地施加规定的电压。
在图1所例示的结构中，摄像装置100的外围电路包括垂直扫描电路16、多个负荷电路19、多个列信号处理电路20、多个反转放大器24和水平信号读出电路21。负荷电路19、列信号处理电路20及反转放大器24被按照二维排列的像素10的每个列配置。另外，将垂直扫描电路16也称作行扫描电路，将列信号处理电路20也称作行信号蓄积电路。将水平信号读出电路21也称作列扫描电路。
在垂直扫描电路16上，连接着地址信号线30及复位信号线26。垂直扫描电路16通过向地址信号线30施加规定的电压，以行单位选择配置在各行中的多个像素10。通过将多个像素10以行单位选择，执行所选择的像素10的信号电压的读出和后述的信号电荷的复位。
在图示的例子中，在垂直扫描电路16上还连接着反馈控制线28及灵敏度调整线32。在后述的例子中，通过垂直扫描电路16向反馈控制线28施加规定的电压，形成使像素10的输出负反馈的反馈环。此外，垂直扫描电路16能够经由灵敏度调整线32向多个像素10供给规定的电压。
摄像装置100具有按照多个像素10的每个列设置的垂直信号线18。在各垂直信号线18上电连接负荷电路19。像素10经由对应的垂直信号线18电连接在列信号处理电路20上。列信号处理电路20进行以相关双采样为代表的噪声抑制信号处理及模拟－数字变换等。在与像素10的各列对应而设置的列信号处理电路20上，电连接着水平信号读出电路21。水平信号读出电路21从多个列信号处理电路20向水平共用信号线23依次读出信号。
在图1所例示的结构中，与多个像素10的各列对应而设置有反转放大器24。反转放大器24的负侧的输入端子连接在对应的垂直信号线18上，对于反转放大器24的正侧的输入端子供给规定的电压Vref。Vref例如是IV或1V附近的正电压。反转放大器24的输出端子经由与像素10的多个列对应而设置的多个反馈线25中的1个连接在具有与该反转放大器24的负侧的输入端子的连接的像素10上。反转放大器24构成使来自像素10的输出负反馈的反馈电路的一部分。将反转放大器24也可以称作反馈放大器。反转放大器24的动作的详细情况后述。
图2表示像素10的电路结构的一例。图2所示的像素10A包括光电变换部15和信号检测电路200。在图2所例示的结构中，摄像装置100包括使信号检测电路200的输出负反馈的反馈电路202。
光电变换部15具有第1电极15a、光电变换层15b及作为像素电极的第2电极15c。光电变换部15的第1电极15a连接在蓄积控制线17上，光电变换部15的第2电极15c连接在电荷蓄积节点44上。通过经由蓄积控制线17控制第1电极15a的电位，能够将通过光电变换产生的正及负电荷、典型地将空穴－电子对中的某一方的极性的电荷用第2电极15c收集。在作为信号电荷而利用例如空穴的情况下，只要使第1电极15a的电位比第2电极15c高就可以。以下，例示作为信号电荷而利用空穴的情况。例如将10V左右的电压经由蓄积控制线17向第1电极15a施加。由此，将信号电荷蓄积到电荷蓄积节点44中。作为信号电荷也可以利用电子。
信号检测电路200包括将由光电变换部15生成的信号放大并输出的信号检测晶体管34和第1电容元件41。在图示的例子中，信号检测电路200还包括复位晶体管36、反馈晶体管38、具有比第1电容元件41小的电容值的第2电容元件42和地址晶体管40。复位晶体管36相当于本公开中的第1晶体管，信号检测晶体管34相当于本公开中的第2晶体管。这样，在本实施方式中，像素10A分别在像素内具有1个以上的电容元件。如后面详细说明那样，如果第1电容元件41具有比较大的电容值，则例如能够有效地降低kTC噪声。以下，说明作为信号检测晶体管34等的晶体管而使用N沟道金属氧化物半导体电场效应晶体管(MOSFET)的例子。
信号检测晶体管34的栅极被连接在电荷蓄积节点44上。换言之，信号检测晶体管34的栅极被连接在第2电极15c上。信号检测晶体管34的漏极被连接在作为源极跟随器电源的电源布线22上，源极被连接在垂直信号线18上。信号检测晶体管34和在图2中未图示的负荷电路19构成源极跟随器电路。
在该例中，在信号检测晶体管34的源极与垂直信号线18之间连接着地址晶体管40。地址晶体管40的栅极被连接在地址信号线30上。如果信号电荷被蓄积到电荷蓄积节点44中，则与所蓄积的信号电荷的量对应的电压被施加在信号检测晶体管34的栅极上。信号检测晶体管34将该电压放大。通过将地址晶体管40开启，将由信号检测晶体管34放大后的电压作为信号电压有选择地读出。
在图2所例示的结构中，第1电容元件41的电极中的一方被连接在灵敏度调整线32上。典型地，在摄像装置100的动作时，灵敏度调整线32的电位被固定为0V等一定的电位。灵敏度调整线32可以用于电荷蓄积节点44的电位的控制。第1电容元件41的电极中的另一方被连接在第2电容元件42的电极中的一方上。以下，有时将包括第1电容元件41与第2电容元件42的连接点的节点称作复位漏极节点46。
第2电容元件42的电极中的另一方连接在电荷蓄积节点44上。即，第2电容元件42的电极中的没有连接在复位漏极节点46上的电极具有与光电变换部15的第2电极15c的电的连接。另外，在该例中，复位晶体管36并联地连接在第2电容元件42上。
在图2所例示的结构中，像素10A包括反馈晶体管38。如图示那样，反馈晶体管38的源极及漏极的一方被连接在复位漏极节点46上。反馈晶体管38的源极及漏极的另一方被连接在反馈线25上。反馈晶体管38的栅极被连接在上述反馈控制线28上。
(像素10A的器件构造)
接着，参照图3至图12说明像素10A的器件构造的一例。
图3示意地表示摄像装置100具有的像素10A中的1个截面。图4示意地表示像素10A中的各元件的布局的一例。图3相当于图4所示的III－III线剖面图。
摄像装置100具有半导体基板2。作为半导体基板2，例如可以使用硅基板。半导体基板2并不限定于其整体是半导体的基板。半导体基板2也可以是在表面上设置有半导体层的绝缘基板等。这里，作为半导体基板2而例示p型硅基板。
像素10A分别包括半导体基板2的一部分和光电变换部15。像素10A分别被形成在半导体基板2上的元件分离区域2t与其他像素10A电分离。如图3所示，在半导体基板2与光电变换部15之间，典型的是配置将半导体基板2覆盖的层间绝缘层4。在该例中，层间绝缘层4具有层叠着绝缘层4a、4b、4c、4d及4e的构造。绝缘层4a、4b、4c、4d及4e分别是由例如二氧化硅形成的绝缘层。在该例中，光电变换部15位于距半导体基板2最远的绝缘层4e上。
在半导体基板2形成有杂质区域2a、2b、2c。杂质区域2a、2b、2c典型地都是N型的扩散区域。在半导体基板2上、与杂质区域2a及2b之间的区域中，设置有复位晶体管36的栅极绝缘层36g及栅极电极36e。此外，在半导体基板2上的、与杂质区域2b及2c之间的区域中，设置有反馈晶体管38的栅极绝缘层38g及栅极电极38e。杂质区域2a作为复位晶体管36的漏极区域及源极区域的一方发挥功能，杂质区域2b作为复位晶体管36的漏极区域及源极区域的另一方发挥功能。在该例中，复位晶体管36及反馈晶体管38通过共用杂质区域2b而相互被电连接。杂质区域2a相当于本公开中的第1杂质区域，杂质区域2b相当于本公开中的第2杂质区域。
半导体基板2的杂质区域2c作为反馈晶体管38的漏极区域及源极区域的一方发挥功能。杂质区域2c经由配置在层间绝缘层4中的插塞连接在跨越多个像素10A的反馈线25上。如在之后参照附图详细说明那样，反馈线25是延伸到像素区域的外侧的信号线。
在图3所例示的结构中，反馈线25中的处于所关注的像素10A内的部分，是光电变换部15的第2电极15c和位于与半导体基板2之间的布线层52的一部分。另外，在该例中，布线层52也包括垂直信号线18中的处于所关注的像素10A内的部分。即，在该例中，在像素10A内，垂直信号线18也属于与反馈线25相同的层。垂直信号线18也与反馈线25同样是延伸到像素区域的外侧的信号线。
图5表示像素10A与连接在像素10A上的各种信号线之间的关系。如上述那样，多个像素10A形成像素区域240。为了简单，在图5中将多个像素10A中的4个取出而表示，但现实中，在像素区域240中可以以矩阵状，例如如果是VGA标准则配置30万个、如果是8K则配置3600万个左右的像素10A。这里，像素区域240可以定义为具有分别有信号检测晶体管34的多个单位的重复构造的区域。上述外围电路被配置在像素区域240的外侧的周边区域中。
如图示那样，电源布线22、反馈线25及垂直信号线18在图5中的上下方向、即多个像素10A的列方向上延伸。按照多个像素10A的每个列设置的反馈线25的每个及垂直信号线18的每个具有与沿着列方向排列的2个像素10A的每个的连接。另一方面，复位信号线26、反馈控制线28及地址信号线30典型的是在多个像素10A的行方向上延伸。这些信号线被连接在沿着行方向排列的2个像素10A的每个。同样，灵敏度调整线32也在多个像素10A的列方向或行方向上延伸，它们分别各自连接在沿着列方向排列的2个像素10A的每个、或沿着行方向排列的2个像素10A的每个上。
垂直信号线18、电源布线22、反馈线25、复位信号线26、反馈控制线28、地址信号线30及灵敏度调整线32都是以将多个像素10A横截的方式设置的信号线。上述的布线层52包括这些信号线中的至少1个的一部分。布线层52也可以代替反馈线25的一部分及作为用来从2个以上的像素读出信号的输出线的垂直信号线18的一部分，而包括作为用来驱动2个以上的像素的控制线的反馈控制线28的一部分或地址信号线30的一部分。反馈控制线28、反馈线25、复位信号线26、地址信号线30及灵敏度调整线32分别相当于本公开中的控制线。电源布线22相当于本公开中的电源线。垂直信号线18相当于本公开中的输出线。
再次参照图3。在半导体基板2的主面上，还设置有信号检测晶体管34的栅极绝缘层34g及栅极电极34e。参照图4可知，信号检测晶体管34的漏极区域及源极区域分别位于图3的纸面的近前侧及里侧。另外，在该例中，复位晶体管36及反馈晶体管38的组和信号检测晶体管34及地址晶体管40的组被元件分离区域2t分离。元件分离区域2t例如可以通过基于规定的注入条件进行受主的离子注入来形成。
各像素10A在层间绝缘层4内具有将半导体基板2的杂质区域2a与光电变换部15的第2电极15c电连接的连接部50。杂质区域2a作为将由光电变换部15生成的信号电荷蓄积的电荷蓄积区域的至少一部分发挥功能。
连接部50在其一部分中包括一端连接在半导体基板2的杂质区域2a上的多晶硅插塞210、一端连接在信号检测晶体管34的栅极电极34e上的多晶硅插塞212、和将多晶硅插塞210及212相互连接的布线50a，将杂质区域2a与栅极电极34e相互电连接。即，作为复位晶体管36的漏极区域或源极区域发挥功能的杂质区域2a及信号检测晶体管34的栅极电极34e经由连接部50被电连接在光电变换部15的第2电极15c上。布线50a可以是借助杂质的掺杂被赋予导电性的多晶硅层的一部分。
连接部50中的位于布线50a与第2电极15c之间的部分典型的是由铜等的金属形成。因而，布线层52也可以是包括由铜等的金属形成的布线的层。配置在层间绝缘层4中的布线层的数量及层间绝缘层4中的绝缘层的数量并不限定于图3所例示的层数，可以任意地设定。
被半导体基板2支承的光电变换部15包括第1电极15a、光电变换层15b和第2电极15c。光电变换部15典型地具有在第1电极15a及第2电极15c之间夹着光电变换层15b的构造。
光电变换部15的第1电极15a被设置在来自被摄体的光到来的一侧，换言之光电变换层15b的受光面15h侧。第1电极15a由铟锡氧化物(ITO)等的透明的导电性材料形成。第1电极15a既可以直接形成在光电变换层15b上，也可以在第1电极15a与光电变换层15b之间配置有其他的层。
光电变换层15b由有机材料或非晶硅等的无机材料形成。光电变换层15b也可以包括由有机材料构成的层和由无机材料构成的层。
第2电极15c位于比第1电极15a及光电变换层15b距半导体基板2更近处，通过从邻接的其他像素10A的第2电极15c在空间上分离而与它们电分离。第2电极15c将在光电变换层15b中通过光电变换产生的电荷收集。第2电极15c由铝、铜等的金属、金属氮化物或通过掺杂杂质而被赋予了导电性的多晶硅等形成。
第1电极15a及光电变换层15b典型的是跨越多个像素10A而形成。但是，也可以是，第1电极15a及光电变换层15b的至少一方与第2电极15c同样，在多个像素10A之间相互在空间上分离。
在本实施方式中，第1电容元件41位于配置在层间绝缘层4内的布线层中的、至少包括连接在2个以上的像素上的信号线的一部分的布线层与半导体基板2之间。在图3所例示的结构中，第1电容元件41位于包括垂直信号线18的一部分及反馈线25的一部分的布线层52与半导体基板2之间。换言之，在本实施方式中，第1电容元件41位于比包括连接在2个以上的像素上的信号线的一部分的布线层距半导体基板2更近处。
第1电容元件41具有上部电极41a、下部电极41c、以及配置在上部电极41a与下部电极41c之间的电介体层41b。在该例中，在剖面图中，上部电极41a位于布线层52和半导体基板2之间，下部电极41c位于上部电极41a与半导体基板2之间。另外，本说明书中的“上部”及“下部”的用语被用于表示部件间的相对性的配置，不是限定本公开的摄像装置的姿态的意图。关于本说明书中的“上方”及“下方”的用语也是同样的。上部电极41a相当于本公开中的第3电极，下部电极41c相当于本公开中的第4电极。
第1电容元件41的上部电极41a及/或下部电极41c可以是位于光电变换部15的第2电极15c与信号检测晶体管34的栅极电极34e之间的布线层的一部分。在上部电极41a上，连接着在图3中未图示的灵敏度调整线32。下部电极41c在这里在与半导体基板2的法线方向垂直的面内展开，经由层间绝缘层4内的通孔、插塞等连接在杂质区域2b上。
在图3所例示的结构中，第1电容元件41的上部电极41a的至少一部分位于杂质区域2a的上方。这样，在本实施方式中，例如当沿着半导体基板2的法线方向观察时，上部电极41a具有将构成电荷蓄积区域的至少一部分的杂质区域2a的一部分或整体覆盖的形状。上部电极41a及下部电极41c例如可以是金属电极或金属氮化物电极。即，第1电容元件41可以具有在由金属或金属化合物形成的2个电极之间夹着电介体的“MIM(Metal－Insulator－Metal：金属—绝缘物—金属)构造”。通过采用例如MIM构造，使上部电极41a及/或下部电极41c作为遮光层发挥功能，能够抑制入射到像素10A中的光向杂质区域2a的入射。
如已经说明那样，各像素10A将通过经由光电变换部15的第1电极15a的向光电变换层15b的光的入射而生成的信号电荷用第2电极15c收集，将收集到的信号电荷向电荷蓄积区域蓄积。但是，被照射的光中的一部分可能没有被光电变换层15b吸收而穿过光电变换层15b。此外，如上述那样，在相互邻接的2个第2电极15c之间可能存在间隙。因此，入射到光电变换部15中而穿过第2电极15c间的空隙的光在光电变换部15与半导体基板2之间反复乱反射，例如有时到达杂质区域2a。另外，在本说明书中，为了说明的方便，有时将穿过光电变换部15而到达半导体基板2的杂质区域的光称作“杂光”。
如果这样的光入射到杂质区域2a中，则通过光电变换，在杂质区域2a内产生电荷。如参照图3说明那样，信号检测晶体管34的栅极电极34e通过连接部50连接在杂质区域2a上，信号检测晶体管34将与蓄积在杂质区域2a中的电荷量对应的信号放大并输出。因此，起因于杂光而在杂质区域2a中生成的多余的电荷成为产生伪信号的原因。换言之，通过向杂质区域2a的光的入射而成为在本来的信号中加上了噪声的结果，画质下降。
图6表示将光电变换部15从像素10A去掉而从半导体基板2的法线方向观察时的布线层52、上部电极41a及杂质区域2a之间的配置关系的例子。
在图6所例示的结构中，布线层52包括在列方向上延伸的垂直信号线18的一部分及反馈线25的一部分、和连接在连接部50上的布线52a。布线52a是位于与垂直信号线18及反馈线25相同的层级中的布线层52的一部分，构成连接部50的一部分。
在该例中，构成电荷蓄积区域的一部分的杂质区域2a在俯视时处于与布线52a重叠的位置。特别在该例中，杂质区域2a的整体被布线52a覆盖。图6所示的，布线52a、垂直信号线18的一部分及反馈线25的一部分的形状只不过是例示。垂直信号线18的一部分或反馈线25的一部分也可以具有将杂质区域2a的整体覆盖那样的形状。这样，也可以布线层52将杂质区域2a的整体覆盖。
如在图6中例示那样，根据本实施方式，由于第1电容元件41的上部电极41a的至少一部分在俯视时与杂质区域2a重叠，所以能够利用上部电极41a作为遮光性的电极，能够抑制光向杂质区域2a的入射。由于光向杂质区域2a的入射被抑制，所以能够防止伪信号的发生。杂光的抑制对提高摄像装置100的可靠性做出了贡献。
在图3所示的例子中，下部电极41c的至少一部分也位于杂质区域2a的上方。即，下部电极41c也可以具有当沿着半导体基板2的法线方向观察时将杂质区域2a的整体覆盖的形状。通过下部电极41c在俯视时具有将杂质区域2a的一部分或整体覆盖的形状，使下部电极41c作为遮光层发挥功能，能够抑制光向杂质区域2a的入射。另外，在该例中，上部电极41a的至少一部分及下部电极41c的至少一部分的两者在俯视时将杂质区域2a覆盖。但是，上部电极41a及下部电极41c的两者在俯视时将杂质区域2a覆盖并不是必须的。只要上部电极41a及下部电极41c的至少一方当沿着半导体基板2的法线方向观察时具有将杂质区域2a覆盖那样的形状，就能够期待防止伪信号的发生的效果。
此外，在图3所示的例子中，第1电容元件41被配置在包括垂直信号线18的一部分的布线层52与半导体基板2之间。换言之，在该例中，第1电容元件41与包括跨越2个以上的像素的信号线的一部分的布线层相比处于距半导体基板2更近的位置。因此，能得到距半导体基板2更近的位置处的遮光的效果，对于相对于半导体基板2的法线方向斜向行进那样的杂光也能够发挥较高的遮光效果。因而，能够更有效地防止起因于通过杂光发生的寄生灵敏度的画质的下降。
用来形成上部电极41a的材料的例子是Ti、TiN、Ta、TaN及Mo。也可以通过同样的材料形成至少一部分在俯视时与杂质区域2a重叠那样的形状的下部电极41c，利用下部电极41c作为遮光电极。上部电极41a及下部电极41c可以具有10nm以上100nm以下左右的范围的厚度。上部电极41a及下部电极41c的厚度的范围也可以是30nm以上100nm以下左右的范围。上部电极41a及下部电极41c的厚度只要根据构成它们的材料而适当设定就可以。例如，通过作为上部电极41a而形成厚度为100nm左右的TaN电极，在上部电极41a中能够实现充分的遮光性。关于下部电极41c也是同样的。
进而，在图3所例示的结构中，当沿着半导体基板2的法线方向观察时上部电极41a具有将杂质区域2b也覆盖的形状。根据这样的结构，能够抑制入射到光电变换部15中并穿过了第2电极15c间的空隙的光入射到杂质区域2b中。即，能够抑制杂质区域2b中的由光电变换带来的电荷的发生。
由于杂质区域2b构成复位漏极节点46的一部分，所以如果通过光电变换而在杂质区域2b中生成电荷，则复位漏极节点46的电位变动。参照图2可知，电荷蓄积节点44经由第2电容元件42与复位漏极节点46电的耦合。因此，如果通过电荷的生成而复位漏极节点46的电位变动，则可能随着复位漏极节点46的电位变动而电荷蓄积节点44的电位变动。即，有可能因光向杂质区域2b的入射而噪声混入。
如在图3中例示那样，通过将上部电极41a的形状做成在俯视时将杂质区域2b覆盖那样的形状，能够抑制起因于光向杂质区域2b的入射的噪声的混入。如果代替上部电极41a而将下部电极41c的形状做成在俯视时将杂质区域2b覆盖那样的形状，也能得到同样的效果。或者，也可以如图3所示那样，将上部电极41a及下部电极41c的两者做成在俯视时将杂质区域2b覆盖那样的形状。另外，在图3中，表示了上部电极41a当从半导体基板2的法线方向观察时具有比下部电极41c大的面积那样的构造。但是，从半导体基板2的法线方向观察时的上部电极41a的面积比下部电极41c大并非必须的。上部电极41a的面积也可以比下部电极41c的面积小。
在图3所例示的结构中，在下部电极41c的下表面41d上，形成有与杂质区域2b电连接的通孔220。此外，电介体层41b将下部电极41c的表面中的下表面41d以外的面覆盖。上部电极41a将下部电极41c的上表面41e、及连结上表面41e及下表面41d的侧面覆盖。
在摄像装置100的动作时，对于上部电极41a，经由在图3中未图示的灵敏度调整线32供给规定的电压。典型地，通过被供给规定的电压，上部电极41a的电位被固定为一定。通过将上部电极41a的电位例如固定为一定，能够使上部电极41a作为屏蔽电极发挥功能，能得到减少起因于电的耦合的噪声对于下部电极41c的混入的效果。另外，通过调整经由灵敏度调整线32向上部电极41a供给的电压，还能够调整摄像装置100的灵敏度。
如该例这样，通过在下部电极41c的下表面41d侧设置用于与杂质区域2b电连接的触点、将下部电极41c的上方用上部电极41a覆盖，能够抑制下部电极41c与其他电极及/或布线之间的电的耦合。例如，有时如图3中例示那样在上部电极41a与光电变换部15之间配置布线层52那样的布线层。通过如图3所示那样将下部电极41c的上方用上部电极41a覆盖而夹装上部电极41a，能够抑制下部电极41c与上部电极41a的上方的布线层、例如布线层52之间的电的耦合。
进而，在该例中，不仅是下部电极41c的上表面41e，将上表面41e及下表面41d连结的侧面也被上部电极41a覆盖，所以对于下部电极41c的静电遮蔽效果提高，能够更有效地抑制下部电极41c与其他电极及/或布线之间的电的耦合。通过将通孔220连接到下部电极41c的下表面41d上，也避免了布线的复杂化。
另外，本说明书中的“上表面”及“下表面”的用语，是为了将像素中的层状或板状的部件的主面加以区别而使用的，并非以限定本公开的摄像装置的姿态的意图而使用。在本说明书中，“上表面”，是指关注的层具有的2个主面中的、比半导体基板2距光电变换部15更近的主面。“下表面”是指关注的层具有的2个主面中的、比光电变换部15距半导体基板2更近的主面，即，是指与“上表面”相反侧的主面。
通过在层间绝缘层4内配置第1电容元件41，能够避免与复位晶体管36等的晶体管的栅极电极之间的物理性的干涉。因而，与在半导体基板2的主面上配置第1电容元件41的情况相比，上部电极41a及下部电极41c的电极形状的设计的自由度提高，容易确保更大的电极面积。进而，上部电极41a、电介体层41b及下部电极41c中的材料的选择的幅度扩大，容易在像素内形成具有更大的电容值的第1电容元件41。如后述那样，通过使第1电容元件41的电容值提高，在利用负反馈的噪声消除中能够得到更高的噪声降低效果。
另一方面，关于第2电容元件42，如后述那样，从在利用负反馈的噪声消除中得到更高的噪声降低效果的观点来说，电容值较小是有利的。在图3所例示的结构中，第2电容元件42由下部电极41c的一部分、布线50a的一部分及绝缘层4b中的夹在它们之间的部分构成。连接部50的布线50a例如具有在与半导体基板2的法线方向垂直的面内延伸、并且与第1电容元件41的下部电极41c对置的部分。根据这样的电极及布线的形状及配置，能够在下部电极41c的一部分与布线50a的一部分之间形成电容，利用该电容作为第2电容元件42。
如上述那样，通过采用第1电容元件41位于层间绝缘层4内那样的设计，电介体层41b中的材料的选择范围扩大。例如，可以使用与构成层间绝缘层4的材料不同的材料形成电介体层41b。例如可以由金属氧化物或金属氮化物形成电介体层41b。用来形成电介体层41b的材料的例子，是含有从由Zr、Al、La、Ba、Ta、Ti、Bi、Sr、Si、Y及Hf构成的组中选择的1种以上的氧化物或氮化物。用来形成电介体层41b的材料既可以是2元类化合物，也可以是3元类化合物或4元类化合物。
在电介体层41b的形成中可以应用例如原子层堆积法(ALD)。根据ALD，能够将相互不同的原子各层叠几个原子。具体而言，向在内部中设置有基板的真空容器内导入作为前体(Precursor)的原料化合物分子。使导入的前体吸附在真空容器内的基板表面上。然后，通过由化学反应仅留下前体中的所希望的原子，进行一层原子的成膜。
这里，作为第1电容元件41的电介体层41b而使用Hf的氧化物的膜。在Hf的氧化物的膜的形成中，使用四双(乙基甲基氨)铪作为前体，在前体的导入后进行等离子放电。通过在氧环境中进行等离子放电，促进Hf的氧化。通过反复进行上述工序，将HfO2一层层地层叠。例如，通过将气态的前体的导入和等离子放电反复250次，形成具有22nm的厚度的膜作为电介体层41b。电介体层41b也可以包括由相互不同的材料形成的2个以上的膜。通过将电介体层41b形成为2层以上的层叠膜，能够得到发挥构成各层的材料的优点的电介体层。
在图3所例示的结构中，第1电容元件41例如在其中央具有开口230。即，在该例中，在上部电极41a、电介体层41b及下部电极41c上设置有开口。例如，关于电介体层41b，通过使用在通常的半导体工艺中导入的光刻，能够在希望的区域中留下例如Hf的氧化物的膜而形成具有开口的电介体层41b。
另外，通过将电介体层41b暴露在用于灰化的等离子或基团中，有时在将抗蚀剂除去的工艺中电介体层41b受到损伤。此外，也有时电介体层41b被暴露在用于抗蚀剂残渣的除去的抗蚀剂剥离液中。如果电介体层41b损伤，则上部电极41a与下部电极41c之间的泄漏电流可能增大。在图3所例示的结构中，由于在第1电容元件41的下部电极41c与连接部50的布线50a之间形成电的耦合，所以如果在第1电容元件41的上部电极41a与下部电极41c之间发生泄漏电流，则有可能起因于泄漏电流的噪声会混入到输出信号中。
例如，通过在电介体层41b的上表面上设置保护层，能够抑制起因于抗蚀剂的除去的电介体层41b的损伤。作为用来形成保护层的材料，只要选择Cu、Al等的金属或多晶硅等有比较高的导电率的材料就可以。通过作为保护层的材料而使用具有比较高的导电率的材料，能够避免起因于在上部电极41a与下部电极41c之间夹着保护层的、第1电容元件41中的电容值的下降。
如上述那样，连接部50是将半导体基板2中的杂质区域2a连接到光电变换部15的第2电极15c上的构造。这里，连接部50在设置在层间绝缘层4内的第1电容元件41的开口230的位置处将第1电容元件41贯穿，将杂质区域2a与第2电极15c相互电连接。
(在第1电容元件41上设置开口230的效果)
图7表示连接部50相对于第1电容元件41的配置的一例。在图7所例示的结构中，各像素10A的第1电容元件41将连接部50包围。在该例中，从半导体基板2的法线方向观察时的上部电极41a及开口230的外形都是矩形状。不言而喻，俯视下的上部电极41a及开口230的外形并不限于图7所示的形状，可以采用任意的形状。此外，上部电极41a的形状和下部电极41c的形状也不需要在俯视下一致。只要上部电极41a包含与下部电极41c的至少一部分对置的部分就可以。从半导体基板2的法线方向观察时的电介体层41b的形状也能够任意地设定。电介体层41b既可以是连续的单一的层，也可以是在同层中被配置在相互不同的部位的多个部分。
如在图7中例示那样，连接部50可以具有在设置在第1电容元件41上的开口230的位置处将第1电容元件41贯穿那样的配置。通过在开口230内配置连接部50，与在相互邻接的像素10A的第1电容元件41之间配置连接部50的情况相比，容易扩大第1电容元件41的电极面积而得到更大的电容值。这是因为，如果要在邻接的像素10A间配置连接部50、将半导体基板2的杂质区域2a连接到光电变换部15上，则需要扩大邻接的第1电容元件41的间隔，难以将第1电容元件41的电极面积扩大。
第1电容元件41也可以具有2个以上的开口。但是，在像素10A具有将位于比第1电容元件41靠下方的布线层与位于比第1电容元件41靠上方的布线层相互连接的通孔等的、连接部50以外的连接部的情况下，可以将这些连接部配置到连接部50贯通的开口230以外的开口内。通过将连接部50以外的连接部配置到与开口230不同的开口内，能够将连接部50与连接部50以外的连接部之间的电的耦合通过夹在它们之间的第1电容元件41的一部分抑制，能够抑制噪声向电荷蓄积区域的混入。
进而，通过在第1电容元件41上设置开口230，能够期待成品率的提高、阴影的抑制等的效果。以下，说明这一点。
图8表示具有包含多个像素10A的像素区域240的芯片110的一例。如上述那样，像素区域240可以包含30万个到3600万个左右的像素。在图8所示的例子中，像素区域240是具有以像素10A为单位的重复构造的区域。如图示那样，芯片110还具有在像素区域240的周缘且外侧没有配置像素10A的周边区域242。周边区域242可以是上述半导体基板2上的区域。
图9及图10作为参考例而表示在层间绝缘层内包含不具有开口的MIM构造的像素的制造工序的一部分。在将具有MIM构造的电容元件配置在层间绝缘层内的情况下，如图9所示，例如在绝缘层400上形成MIM构造41r之后，形成将MIM构造41r覆盖的绝缘层402。这里，在MIM构造41r中没有设置开口。
MIM构造41r的厚度、即从MIM构造41r的下部电极的下表面到上部电极的上表面的距离可以是例如30nm以上150nm以下左右的范围。与在应形成像素区域240的区域410上配置有MIM构造41r对应，在应作为周边区域242的区域420与区域410之间，在绝缘层402的上表面上产生台阶。该台阶的大小、即绝缘层402的上表面中的处于区域410上的部分与处于区域420上的部分之间的高度的差，对应于MIM构造41r的厚度而可以是30nm以上150nm以下左右的范围。
在绝缘层402的形成后，通过化学机械研磨(CMP)、内蚀(etch back)等将绝缘层402的上表面平坦化。但是，在MIM构造上没有设置开口的情况下，有时通过平坦化的工序也不能充分减小绝缘层402的上表面的台阶。如果绝缘层402的上表面的台阶比较大，则在向绝缘层402上形成布线图案等时的光刻中发生焦点偏差，不能形成希望的图案，或即使最终得到摄像装置也在所取得的图像中发生阴影。换言之，有成品率下降的情况。
图11及图12作为第1电容元件41而表示应用了具有开口230的MIM构造41q的像素的制造工序的一部分。另外，这里假定在俯视时MIM构造41q在像素区域240的整体中所占的合计的面积与MIM构造41r在像素区域240的整体中所占的合计的面积相等。
在第1电容元件41上设置了开口230的情况下，如在图11中示意地表示那样，在绝缘层4b上的将MIM构造41q覆盖的绝缘层4c的上表面中的区域410上的部分，形成有具有肩部430的许多凸部41p。通过绝缘层4c的上表面具有许多肩部430，在绝缘层4c的平坦化的工序中，绝缘层4c的上表面中的处于区域410上的部分的除去速率与区域420上的平坦的部分相比提高。结果，如在图12中示意地表示那样，容易缓和绝缘层4c的上表面的台阶，能够抑制此后的光刻中的焦点偏差、阴影的发生等的不良状况。图12示意地表示平坦化的工序的执行后的状态，为了比较，在图中将图10所示的绝缘层402的上表面的位置用双点划线表示。
这样，通过在第1电容元件41上设置开口230，能够将在覆盖第1电容元件41的绝缘层的上表面中发生的应作为像素区域的区域与应作为周边区域的区域之间的台阶缓和。换言之，向第1电容元件41的开口230的形成对提高覆盖第1电容元件41的绝缘层的平坦性做出贡献。
当设俯视下的具有与开口230的开口面积相等的面积的圆的半径为d，设第1电容元件41的厚度、即从下部电极41c的下表面到上部电极41a的上表面的距离为h时，(d/h)可以是1.4以上。通过在第1电容元件41上设置开口230，覆盖第1电容元件41的绝缘层的上表面的平坦性提高，所以能够更可靠地在该绝缘层的上方形成布线图案等。因而，能够使成品率提高。此外，通过摄像装置的像素区域240与周边区域242之间的层间绝缘层的台阶的减小，能够防止起因于阴影的画质的下降。
(利用负反馈的噪声消除)
这里，参照图2说明利用负反馈的噪声消除的概要。以下说明概要的例示性的噪声消除动作例如在摄影的开始前后续于将电荷蓄积区域中的信号电荷复位的所谓电子快门而执行。噪声消除动作典型的是在曝光期间的结束后将像素信号读出后、在曝光期间中被蓄积的信号电荷的复位后也执行。
曝光期间的结束后的信号电荷的复位如以下这样执行。首先，在复位晶体管36、反馈晶体管38及地址晶体管40关闭的状态下执行曝光，在曝光期间的结束后，通过将地址晶体管40开启，进行与在曝光期间中蓄积的信号电荷对应的信号的读出。
然后，通过控制复位信号线26及反馈控制线28的电位，将复位晶体管36及反馈晶体管38开启。由此，电荷蓄积节点44与反馈线25经由复位晶体管36及反馈晶体管38被连接，形成反馈环。另外，反馈环的形成按照共用反馈线25的多个像素10A中的每1个被依次执行。
通过形成反馈环，将信号检测晶体管34的输出进行负反馈。这里，反馈电路202可以说是包括信号检测晶体管34、反转放大器24及反馈晶体管38的负反馈放大电路。反馈晶体管38相当于本公开中的第3晶体管。通过将信号检测晶体管34的输出进行负反馈，电荷蓄积节点44的电位收敛于垂直信号线18的电压等于Vref那样的电位。换言之，电荷蓄积节点44的电位被复位。也可以说信号电荷被复位。
在该例中，也可以说在反转放大器24的正侧的输入端子上施加的电压Vref相当于复位中的基准电压。电压Vref的具体的值例如可以在电源电压与接地即0V的范围内任意地设定。电源电压例如是3.3V。
接着，将复位晶体管36关闭。通过复位晶体管36的关闭而发生kTC噪声。因此，在复位后的电荷蓄积节点44的电压中加上了伴随着复位晶体管36的关闭的kTC噪声。在复位晶体管36的关闭后，如以下这样执行该kTC噪声的消除。
参照图2可知，在反馈晶体管38是开启的期间中，形成了反馈环的状态继续。因此，如果设反馈电路202的增益为A，则通过将复位晶体管36关闭而产生的kTC噪声被降低到1/(1+A)的大小。另外，在该例中，即将将复位晶体管36关闭之前、换言之噪声消除即将开始之前的垂直信号线18的电压，与施加在反转放大器24的正侧的输入端子上的电压Vref大致相等。通过使噪声消除开始时的垂直信号线18的电压接近于噪声消除后的目标电压Vref，能够以比较短的时间将kTC噪声消除。
接着，将反馈晶体管38关闭。随着反馈晶体管38的关闭而发生kTC噪声。但是，起因于反馈晶体管38的关闭而在电荷蓄积节点44的电压中加上的kTC噪声的大小，与在像素10A中不设置第1电容元件41及第2电容元件42而将反馈晶体管38直接连接在电荷蓄积节点44上的情况相比，成为(Cfd/C1)1/2×(C2/(C2+Cfd))倍。在上述式子中，Cfd、C1及C2分别表示电荷蓄积节点44的电容值、第1电容元件41的电容值及第2电容元件42的电容值，式中的“×”表示乘法。
根据上述式子可知，第1电容元件41的电容值C1越大，产生的噪声自身越小，第2电容元件42的电容值C2越小，衰减率越大。因而，通过适当地设定第1电容元件41的电容值C1及第2电容元件42的电容值C2，能够将通过关闭反馈晶体管38而发生的kTC噪声充分地缩小。
在反馈晶体管38的关闭后，进行被消除了kTC噪声的信号的读出。此时得到的信号的电平相当于暗时的信号电平。另外，由于在复位电压的读出中需要的时间是短时间，所以也可以在地址晶体管40的开启状态保持继续的状态下执行噪声消除后的信号的读出。通过取在曝光后且复位的开始前被读出的信号与此时被读出的信号之间的差，能得到除去了固定噪声的信号。这样，能得到除去了kTC噪声及固定噪声的信号。
另外，在复位晶体管36及反馈晶体管38被关闭的状态下，第1电容元件41经由第2电容元件42连接在电荷蓄积节点44上。这里，设想不经由第2电容元件42而将电荷蓄积节点44与第1电容元件41直接连接的情况。在此情况下，将第1电容元件41直接连接时的信号电荷的蓄积区域整体的电容值是(Cfd+C1)。即，如果第1电容元件41具有比较大的电容值C1，则信号电荷的蓄积区域整体的电容值也为较大的值，所以不能得到较高的变换增益。即，难以得到较高的SN比。
另一方面，如果如在图2中例示那样经由第2电容元件42将第1电容元件41连接到电荷蓄积节点44上，则将这样的结构中的信号电荷的蓄积区域整体的电容值表示为(Cfd+(C1C2)/(C1+C2))。这里，在第2电容元件42具有比较小的电容值C2、并且第1电容元件41具有比较大的电容值C1的情况下，信号电荷的蓄积区域整体的电容值大约成为(Cfd+C2)。即，信号电荷的蓄积区域整体的电容值的增加较小。这样，通过经由具有比较小的电容值的第2电容元件42将第1电容元件41连接到电荷蓄积节点44上，能够抑制变换增益的下降。
(变形例)
如参照图3说明那样，为了将各像素10A的第2电极15c电分离，典型的是将其从邻接的其他像素10A的第2电极15c在空间上分离。因此，在相互邻接的第2电极15c之间通常存在间隙。因而，有时穿过了这些间隙的光在像素10A内反复乱反射而到达半导体基板2的杂质区域2a或杂质区域2b。
例如，通过使用遮光性的电极作为第1电容元件41的上部电极41a及/或下部电极41c，将俯视下的第1电容元件41的电极面积与光电变换部15的第2电极15c的面积相比扩大，能够将像素10A间的间隙缩小而减少杂光。特别是，由于上部电极41a分别构成为，经由灵敏度调整线32被供给规定的电压，所以能够使相互邻接的上部电极41a间的距离与相互邻接的第2电极15c间的距离相比充分缩小。但是，通过这样的结构，光也可能穿过在相互邻接的上部电极41a之间形成的间隙，所以将杂光完全除去也是困难的。
图13及图14表示摄像装置100的变形例。图14是与图13对应的示意性的剖面图。如图14所示，例如也可以在与光电变换部15的第2电极15c同层中配置屏蔽电极14。
图13表示将光电变换层15b及第1电极15a从像素10A去掉而从半导体基板2的法线方向观察时的上部电极41a、第2电极15c及屏蔽电极14之间的配置的例子。在图示的例子中，屏蔽电极14在俯视时被形成为包括沿着像素10A间的边界延伸的多个部分的格栅状，将相互邻接的2个上部电极41a间的间隙覆盖。通过将相互邻接的2个上部电极41a间的间隙用屏蔽电极14覆盖，能够进一步减少光向相互邻接的2个上部电极41a间的间隙的光的入射而进一步减少杂光。
另外，屏蔽电极14构成为，在摄像装置100的动作时被供给一定的电压。因此，在第2电极15c与屏蔽电极14之间设置用于电绝缘的间隙。穿过第2电极15c与屏蔽电极14之间的间隙的光的大部分能够由第1电容元件41的上部电极41a或下部电极41c遮挡。也可以将跨越多个列在行方向上延伸的多个带状的电极形成为上部电极41a。在此情况下，由于在沿着行方向邻接的像素10A间不发生上部电极41a间的间隙，所以能够进一步减少杂光。
此外，通过将被保持为一定的电位的屏蔽电极设置在像素间，能够避免由某个像素的光电变换层15b生成的电荷被与该像素不同的其他像素的第2电极15c收集到。例如可以将在像素的边界附近生成、朝向与本来应朝向的像素电极不同的其他的像素电极例如邻接的像素中的像素电极移动的电荷用屏蔽电极14收集。因而，抑制了向邻接的像素的不希望的电荷移动，减少了混色的发生。
(实施方式2)
图15示意地表示本公开的另一实施方式的摄像装置的像素的截面。上述的像素10A与图15所示的像素10B之间的主要的差异点是，像素10B不具有第2电容元件42，第1电容元件41的下部电极41c通过通孔320不经由复位晶体管36而连接在连接部50上这一点。
在图15所例示的结构中，通孔320位于下部电极41c与连接部50的布线50a之间，其一端连接在下部电极41c的下表面41d上。在下部电极41c的下表面41d侧设置触点、将下部电极41c的上方用上部电极41a覆盖这些点与上述的实施方式相同。连接在连接部50上的通孔320可以作为电荷蓄积区域的一部分发挥功能。即，通过在下部电极41c与连接部50之间设置通孔320，能得到使电荷蓄积区域的电容值增大的效果。
在将第1电容元件41的下部电极41c用通孔320连接到连接部50上的结构中，第1电容元件41的电容值越大，能够蓄积到电荷蓄积区域整体中的最大的电荷量越提高。如果能够蓄积到电荷蓄积区域整体中的最大的电荷量较大，则对于高照度下的摄影是有利的。
另外，通过将上部电极41a连接到连接部50上、将下部电极41c连接到在图15中未图示的灵敏度调整线32上，也能够不经由复位晶体管36而将第1电容元件41连接到连接部50上。但是，通过如图15所示的结构那样将下部电极41c连接到连接部50上并将下部电极41c用上部电极41a覆盖，例如配置在上部电极41a的上方的布线层52等的布线层与下部电极41c之间的电的耦合被抑制，所以与将上部电极41a连接在连接部50上的情况相比更能够期待噪声降低的效果。通过将上部电极41a的形状做成覆盖将下部电极41c的上表面41e及下表面41d连结的侧面的形状，能够使耦合降低的效果进一步提高。
图16是表示图15所示的像素10B的例示性的电路结构的图。如图16所示，这里复位晶体管36的漏极及源极的一方连接在电荷蓄积节点44上，另一方不经由实施方式1中的反馈晶体管38而连接在反馈线25上。此外，第1电容元件41的电极中的没有连接到灵敏度调整线32的电极连接在电荷蓄积节点44上。
(利用负反馈的噪声消除)
接着，说明图16中例示的电路结构中的噪声消除动作。这里，图16所示的反馈电路302是包括信号检测晶体管34、反转放大器24及复位晶体管36的负反馈放大电路。根据以下的说明可知，这里说明的例子中的复位晶体管36可以说也兼具备实施方式1中的反馈晶体管38的功能。
例如，在曝光期间的结束后，将复位晶体管36开启。通过将复位晶体管36开启，电荷蓄积节点44与反馈线25经由复位晶体管36被连接，形成使光电变换部15的信号反馈的反馈环。这里，光电变换部15的信号被负反馈。
通过将电荷蓄积节点44与反馈线25电连接，电荷蓄积节点44的电位收敛于垂直信号线18的电压等于Vref的电位。换言之，电荷蓄积节点44的电位被复位。
然后，将复位晶体管36关闭，执行噪声消除。此时，使复位信号线26的电位从高电平朝向低电平逐渐下降，以使其跨越复位晶体管36的阈值电压。
如果使复位信号线26的电位从高电平朝向低电平逐渐下降，则复位晶体管36从开启状态逐渐变化为关闭状态。在复位晶体管36是开启的期间中，形成了反馈环的状态继续。此时，随着施加在复位信号线26上的电压的下降，复位晶体管36的电阻增加。如果复位晶体管36的电阻增加，则复位晶体管36的动作频带变窄，反馈的信号的频率域变窄。
如果施加在复位信号线26上的电压达到低电平，则复位晶体管36成为关闭。即，反馈环的形成被消除。通过在复位晶体管36的动作频带比信号检测晶体管34的动作频带低的状态下将复位晶体管36关闭，能够减小在电荷蓄积节点44中残留的kTC噪声。
在该例中，要使施加在复位信号线26上的电压即将向低电平变化之前、即噪声消除即将开始之前的垂直信号线18的电压，与施加在反转放大器24的非反转输入端子上的电压Vref大致相等。这样，通过使噪声消除开始时的垂直信号线18的电压接近于噪声消除后的目标电压Vref，即使是使施加在复位信号线26上的电压逐渐下降那样的控制，也能够以比较短的时间完成kTC噪声的消除。
另外，上述的信号检测晶体管34、复位晶体管36、地址晶体管40及反馈晶体管38分别既可以是N沟道MOSFET，也可以是P沟道MOSFET。也不需要将它们的全部统一为N沟道MOSFET或P沟道MOSFET的某种。
标号说明
2 半导体基板
2a、2b、2c 杂质区域
4 层间绝缘层
10、10A、10B 像素
15 光电变换部
15a 第1电极
15b 光电变换层
15c 第2电极
24 反转放大器
25 反馈线
32 灵敏度调整线
34 信号检测晶体管
36 复位晶体管
38 反馈晶体管
40 地址晶体管
41 第1电容元件
41a 上部电极
41b 电介体层
41c 下部电极
41d 下表面
41e 上表面
42 第2电容元件
44 电荷蓄积节点
50 连接部
52 布线层
100 摄像装置
230 开口
240 像素区域
242 周边区域

Claims (15)

1.一种摄像装置，其特征在于，
具备：
像素区域，包括多个像素；以及
信号线，跨越上述多个像素中的2个以上的像素配置，并且从上述像素区域的内侧延伸到上述像素区域的外侧；
上述多个像素分别包括：
半导体基板；
光电变换部，被上述半导体基板支承，包括第1电极、配置在比上述第1电极距上述半导体基板更近处的第2电极、以及配置在上述第1电极与上述第2电极之间的光电变换层；
第1晶体管，包括配置在上述半导体基板内的第1杂质区域、以及配置在上述半导体基板内的第2杂质区域；
布线层，配置在上述半导体基板与上述第2电极之间，并包含上述信号线的一部分；以及
电容元件，在上述半导体基板的法线方向上配置在上述布线层与上述半导体基板之间，并且包括第3电极、配置在上述第3电极与上述半导体基板之间的第4电极、以及配置在上述第3电极与上述第4电极之间的电介体层；
该摄像装置构成为，上述第1杂质区域及上述第2杂质区域的一方作为上述第1晶体管的源极区域发挥功能，上述第1杂质区域及上述第2杂质区域的另一方作为上述第1晶体管的漏极区域发挥功能；
上述第1杂质区域电连接至上述第2电极；
上述第4电极电连接至上述第1杂质区域及上述第2杂质区域的某一方；
当沿着上述半导体基板的法线方向观察时，从由上述第3电极及上述第4电极构成的组中选择的至少一方将上述第1杂质区域覆盖。
2.如权利要求1所述的摄像装置，其特征在于，
上述多个像素分别还包括第2晶体管，所述第2晶体管包括电连接至上述第2电极的栅极电极。
3.如权利要求1所述的摄像装置，其特征在于，
当沿着上述法线方向观察时，从由上述第3电极及上述第4电极构成的组中选择的上述至少一方将上述第2杂质区域的至少一部分覆盖。
4.如权利要求2所述的摄像装置，其特征在于，
还具备将上述第2电极与上述第1杂质区域电连接、并将上述第2电极与上述第2晶体管的上述栅极电极电连接的连接部。
5.如权利要求4所述的摄像装置，其特征在于，
从由上述第3电极及上述第4电极构成的组中选择的至少一方包括开口。
6.如权利要求5所述的摄像装置，其特征在于，
上述连接部将上述开口贯通。
7.如权利要求4所述的摄像装置，其特征在于，
上述第4电极具有与上述第3电极对置的第1面及与上述第1面相反侧的第2面，并且电连接至上述第2杂质区域；
上述连接部的至少一部分与上述第2面对置，并且在与上述法线方向垂直的面内延伸。
8.如权利要求7所述的摄像装置，其特征在于，
上述第4电极在上述第2面中电连接至上述第2杂质区域。
9.如权利要求7所述的摄像装置，其特征在于，
还具备使上述第2晶体管的输出负反馈的反馈电路；
上述反馈电路包括包含源极及漏极的第3晶体管；
上述源极及上述漏极的一方连接至上述第2杂质区域。
10.如权利要求4所述的摄像装置，其特征在于，
上述第4电极具有与上述第3电极对置的第1面以及与上述第1面相反侧的第2面，并且电连接至上述连接部。
11.如权利要求10所述的摄像装置，其特征在于，
上述第4电极在上述第2面中连接至上述连接部。
12.如权利要求10所述的摄像装置，其特征在于，
还具备使上述第2晶体管的输出负反馈的反馈电路；
上述第2杂质区域电连接至上述反馈电路的输出线。
13.如权利要求7所述的摄像装置，其特征在于，
上述电介体层将上述第4电极的表面中的上述第2面以外的部分覆盖；
上述第3电极将连结上述第1面及上述第2面的上述第4电极的侧面覆盖。
14.如权利要求1所述的摄像装置，其特征在于，
上述信号线是对上述2个以上的像素进行驱动的控制线、向上述2个以上的像素供给电压的电源线、或者从上述2个以上的像素读出信号的输出线。
15.如权利要求1所述的摄像装置，其特征在于，
当沿着上述法线方向观察时，从由上述第3电极及上述第4电极构成的组中选择的上述至少一方将上述第1杂质区域的整体覆盖。
CN201811256952.4A 2017-12-13 2018-10-26 摄像装置 Active CN109920808B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017238197 2017-12-13
JP2017-238197 2017-12-13

Publications (2)

Publication Number Publication Date
CN109920808A true CN109920808A (zh) 2019-06-21
CN109920808B CN109920808B (zh) 2024-05-14

Family

ID=

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077642A (ja) * 1998-08-27 2000-03-14 Nikon Corp 固体撮像素子
JP2006217410A (ja) * 2005-02-04 2006-08-17 Tohoku Univ 光センサおよび固体撮像装置
US20150137199A1 (en) * 2012-06-27 2015-05-21 Panasonic Intellectual Property Management Co., Ltd. Solid-state imaging device
US20160190188A1 (en) * 2014-12-26 2016-06-30 Panasonic Intellectual Property Management Co., Ltd. Imaging device including unit pixel cell
US20160191825A1 (en) * 2014-12-26 2016-06-30 Panasonic Intellectual Property Management Co., Ltd. Imaging device including unit pixel cell
JP2016127265A (ja) * 2014-12-26 2016-07-11 パナソニックＩｐマネジメント株式会社 撮像装置
JP2017046333A (ja) * 2014-12-26 2017-03-02 パナソニックＩｐマネジメント株式会社 撮像装置
US20170236842A1 (en) * 2016-02-17 2017-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN107124565A (zh) * 2016-02-25 2017-09-01 松下知识产权经营株式会社 摄像装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077642A (ja) * 1998-08-27 2000-03-14 Nikon Corp 固体撮像素子
JP2006217410A (ja) * 2005-02-04 2006-08-17 Tohoku Univ 光センサおよび固体撮像装置
US20150137199A1 (en) * 2012-06-27 2015-05-21 Panasonic Intellectual Property Management Co., Ltd. Solid-state imaging device
US20160190188A1 (en) * 2014-12-26 2016-06-30 Panasonic Intellectual Property Management Co., Ltd. Imaging device including unit pixel cell
US20160191825A1 (en) * 2014-12-26 2016-06-30 Panasonic Intellectual Property Management Co., Ltd. Imaging device including unit pixel cell
JP2016127265A (ja) * 2014-12-26 2016-07-11 パナソニックＩｐマネジメント株式会社 撮像装置
JP2017046333A (ja) * 2014-12-26 2017-03-02 パナソニックＩｐマネジメント株式会社 撮像装置
US20170236842A1 (en) * 2016-02-17 2017-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN107124565A (zh) * 2016-02-25 2017-09-01 松下知识产权经营株式会社 摄像装置

Also Published As

Publication number Publication date
JP2023099593A (ja) 2023-07-13
JP2019106534A (ja) 2019-06-27
JP7285459B2 (ja) 2023-06-02
US10497739B2 (en) 2019-12-03
US20190181178A1 (en) 2019-06-13

Similar Documents

Publication Publication Date Title
US10490591B2 (en) Imaging device comprising multilayer wiring structure and capacitance element capable of having relatively large capacitance value
US10497739B2 (en) Image capture device including photoelectric converter supported by semiconductor substrate
CN103620783B (zh) 固体摄像装置
CN107124565B (zh) 摄像装置
CN104380467B (zh) 固体摄像装置
CN107845649A (zh) 摄像装置及其制造方法
CN103325801A (zh) 固体拍摄装置以及照相机
US20210013253A1 (en) Electronic device
WO2013076924A1 (ja) 固体撮像装置
US20190214427A1 (en) Image sensor including pixel electrodes, control electrode, photoelectric conversion film, transparent electrode, and connector
JP2019165212A (ja) 撮像装置
JP2018186268A (ja) 撮像装置、および、カメラシステム
CN109300924A (zh) 摄像装置
JP2019165211A (ja) 撮像装置
US11715748B2 (en) Imaging device
US10600840B1 (en) Imaging device having a diffusion region electrically connected to a photoelectric converter and overlapping a region penetrating another region of opposite conductivity
WO2020137188A1 (ja) 撮像装置
US10629644B1 (en) Image sensor and method of manufacturing the same
JP6817605B2 (ja) 撮像装置
CN109920808B (zh) 摄像装置
JP2021180211A (ja) 撮像装置
US20220208811A1 (en) Imaging device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant