CN109918322B - 存储器系统及其操作方法 - Google Patents

存储器系统及其操作方法 Download PDF

Info

Publication number
CN109918322B
CN109918322B CN201811361350.5A CN201811361350A CN109918322B CN 109918322 B CN109918322 B CN 109918322B CN 201811361350 A CN201811361350 A CN 201811361350A CN 109918322 B CN109918322 B CN 109918322B
Authority
CN
China
Prior art keywords
code
memory
control unit
loaded
encoding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811361350.5A
Other languages
English (en)
Other versions
CN109918322A (zh
Inventor
朴振
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN109918322A publication Critical patent/CN109918322A/zh
Application granted granted Critical
Publication of CN109918322B publication Critical patent/CN109918322B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1694—Configuration of memory controller to different memory types
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Abstract

本发明公开一种存储器系统，包括：第一存储器，包括至少一个第一编码区；第二存储器，包括至少一个第二编码区；以及控制单元，被配置为通过执行加载到第一编码区的第一编码来执行第一操作，并且通过执行加载到第二编码区的第二编码来执行第二操作。控制单元基于交换条件对第一编码和第二编码执行交换操作。

Description

存储器系统及其操作方法
相关申请的交叉引用
本申请要求于2017年12月12日提交的申请号为10-2017-0170593的韩国申请的优先权，其全部内容通过引用并入本文。
技术领域
各个实施例通常涉及一种存储器系统，更具体地，涉及一种包括非易失性存储器装置的存储器系统。
背景技术
存储器系统响应于写入请求存储由外部装置提供的数据。存储器系统还可以响应于读取请求将存储的数据提供给外部装置。使用存储器系统的外部装置的示例包括计算机、数码相机、移动电话等。存储器系统可以在外部装置的制造期间嵌入在外部装置中或者可以单独制造，然后连接到外部装置。
发明内容
在实施例中，一种存储器系统可以包括：第一存储器，包括至少一个第一编码区；第二存储器，包括至少一个第二编码区；以及控制单元，被配置为通过执行加载到第一编码区的第一编码来执行第一操作，并且通过执行加载到第二编码区的第二编码来执行第二操作。控制单元可以基于交换条件对第一编码和第二编码执行交换操作。
在实施例中，一种存储器系统的操作方法可以包括：检查加载到第一存储器的一个或多个编码区的编码以及加载到第二存储器的一个或多个编码区的编码的调用频率；基于调用频率，选择加载到第一存储器的第一编码区的第一编码和加载到第二存储器的第二编码区的第二编码；以及执行交换操作以将第二编码加载到第一编码区，并将第一编码加载到第二编码区。
在实施例中，一种存储器系统可以包括：第一存储器，包括第一编码区；第二存储器，包括第二编码区；以及控制单元，被配置为对加载到第一编码区的睡眠编码的睡眠调用和加载到第二编码区的垃圾回收(GC)编码的GC调用进行计数，并且基于睡眠调用计数和GC调用计数对睡眠编码和GC编码执行交换操作。
在实施例中，一种存储器系统可以包括：存储器装置，存储多个操作编码；第一和第二存储器，具有不同的操作速度；以及控制器，适用于：控制存储器装置以通过将操作编码中的一个或多个操作编码加载到第一和第二存储器中的一个或多个上并执行加载的操作编码来执行操作；并且根据将各个加载的操作编码加载到第一和第二存储器上的频率来交换分别加载到第一和第二存储器上的一对操作编码。
附图说明
图1是示出根据实施例的存储器系统的框图；
图2是示出由图1所示的控制单元对编码执行的交换操作的结果的示图；
图3是示出图1的控制单元对第一和第二存储器的编码执行交换操作的方法的流程图；
图4是示出图1的控制单元对第一和第二存储器的编码执行交换操作的另一方法的流程图；
图5是示出图1的控制单元对第一和第二存储器的编码执行交换操作的另一方法的流程图；
图6是示出图1的控制单元对GC编码和睡眠编码执行交换操作的方法的流程图；
图7是示出图1的控制单元对GC编码和睡眠编码执行交换操作的方法的流程图；
图8是示出根据实施例的包括固态硬盘(SSD)的数据处理系统的示图；
图9是示出根据实施例的包括存储器系统的数据处理系统的示图；
图10是示出根据实施例的包括存储器系统的数据处理系统的示图；
图11是示出根据实施例的包括存储器系统的网络系统的示图；
图12是示出根据实施例的包括在存储器系统中的非易失性存储器装置的框图。
具体实施方式
在下文中，将通过本发明的示例性实施例参照附图描述根据本发明的存储器系统及其操作方法。然而，本发明可以以不同的形式实施，并且不应该被解释为限于本文中阐述的实施例。相反，提供这些实施例以详细描述本发明，从而本发明所属领域的技术人员能够实施本发明的技术概念。
应理解的是，本发明的实施例不限于附图中所示的细节，附图不一定按比例绘制，并且在某些情况下，为了更清楚描述本发明的某些特征，可能放大比例。尽管使用了特定术语，但应理解的是，所使用的术语仅用于描述特定实施例，并不意图限制本发明的范围。
将进一步理解的是，当元件被称为“连接到”或“联接到”另一元件时，它可以直接在另一元件上，连接到或联接到另一元件，或者可以存在一个或多个中间元件。另外，还应理解的是，当元件被称为在两个元件“之间”时，它可以是两个元件之间的唯一元件，或者也可以存在一个或多个中间元件。
当在本文中与项目列表一起使用时，短语“......和......中的至少一个”表示来自列表中的单个项目或列表中的项目的任意组合。例如，“A、B和C中的至少一个”表示仅有A，或仅有B，或仅有C，或A、B和C的任意组合。
如本文所使用的术语“或”意指两个或更多个替代物中的任意一个，但不是两者或其任意组合。
如本文所使用的，除非上下文另有明确说明，否则单数形式也旨在包括复数形式。将进一步理解的是，当在本说明书中使用时，术语“包含”、“包含有”、“包括”和“包括有”指定所述元件的存在，但不排除一个或多个其他元件的存在或添加。如本文中所使用的，术语“和/或”包括一个或多个相关所列项目的任意和所有组合。
除非另外定义，否则本文使用的包括技术和科学术语的所有术语具有与本发明所属领域的普通技术人员通常理解的含义相同的含义。将进一步理解的是，除非本文明确地定义，否则诸如在常用词典中定义的那些术语应被解释为具有与其在本公开和相关领域的上下文中的含义一致的含义并且将不被解释为理想化的或过于正式的意义。
在以下描述中，阐述了许多具体细节以便提供对本发明的透彻理解。可以在没有这些具体细节中的一些或全部的情况下实践本发明。在其他情况下，没有详细描述众所周知的进程结构和/或进程，以免不必要地模糊本发明。
还应注意的是，在某些情况下，如相关领域的技术人员将显而易见的，除非另有说明，否则被称为结合一个实施例描述的特征的元件还可单独使用或与另一实施例的其他元件组合使用。
在下文中，将参照附图详细描述本发明的各种实施例。
图1是示出根据实施例的存储器系统100的框图。
存储器系统100可以被配置成响应于主机装置的写入请求，存储从外部主机装置提供的数据。此外，存储器系统100可以被配置成响应于主机装置的读取请求，将存储在其中的数据提供给主机装置。
存储器系统100可以以个人计算机存储卡国际协会(PCMCIA)卡、标准闪存(CF)卡、智能媒体卡、记忆棒、各种多媒体卡(MMC，eMMC、RS-MMC和微型MMC)、各种安全数字卡(SD，迷你SD和微型SD)、通用闪存(UFS)、固态硬盘(SSD)等形式制备。
存储器系统100可以包括控制器110和非易失性存储器装置120。
控制器110可以控制存储器系统100的全部操作。控制器110可以访问非易失性存储器装置120以便处理主机装置的请求。此外，控制器110可以访问非易失性存储器装置120，以便执行存储器系统100的内部管理操作或后台操作，而不管主机装置的请求如何。控制器110对非易失性存储器装置120的访问可以包括写入访问和读取访问。
控制器110可以包括控制单元111以及第一和第二存储器MEM1和MEM2。
控制单元111可以选择或调用加载到第一存储器MEM1的编码CD1至CD3和加载到第二存储器MEM2的编码CD4至CD6中的一个或多个，并且通过执行被调用的编码来执行与被调用的编码相关的操作。编码CD1至CD6中的每一个可以包括用于执行用于预定目的的操作的一组执行命令。例如，编码CD1至CD6可以包括用于对非易失性存储器装置120进行写入/读取访问的编码、用于对非易失性存储器装置120执行耗损均衡操作的编码、用于对非易失性存储器装置120执行垃圾收集操作的编码、用于存储器系统100的电源管理的编码、以及用于对存储在非易失性存储器装置120中的数据进行编码或对从非易失性存储器装置120读取的数据进行解码的编码。
尽管未示出，但是编码CD1至CD6以及各种其他编码可以存储在非易失性存储器装置120中。控制单元111可以在启动期间或必要时在操作期间将来自非易失性存储器装置120的编码CD1至CD6加载到第一和第二存储器MEM1和MEM2。
第一和第二存储器MEM1和MEM2可以是易失性存储器。第一存储器MEM1的操作速度可以比第二存储器MEM2的操作速度更高。第一存储器MEM1可以联接到控制单元111，以便比第二存储器MEM2更快地与控制单元111通信。因此，通过控制单元111访问第一存储器MEM1可以比访问第二存储器MEM2更快。第一存储器MEM1可以直接联接到控制单元111以便控制单元111访问第一存储器MEM1比访问第二存储器MEM2更快，而第二存储器MEM2可以通过另一个中继单元(未示出)间接联接到控制单元111。
简而言之，第一和第二存储器MEM1和MEM2的结构和/或第一和第二存储器MEM1和MEM2与控制单元111之间的连接关系可以彼此不同。因此，控制单元111访问第一存储器MEM1可以比访问第二存储器MEM2更快。
在本实施例中，第一存储器MEM1可以包括编码区CA11至CA13，第二存储器MEM2可以包括编码区CA21至CA23。编码区CA11至CA13和CA21至CA23可以具有相同的大小。编码区CA11至CA13和CA21至CA23可以具有相同的结构。例如，编码区CA11至CA13和CA21至CA23中的每一个可以在用于存储编码信息的相同位置处包括标头区(header region)。虽然稍后描述，但是编码区CA11至CA13和CA21至CA23的编码CD1至CD6可以在第一和第二存储器MEM1和MEM2之间交换。包括在第一和第二存储器MEM1和MEM2中的每一个中的编码区的数量不限于图1所示的“3”个。
第一存储器MEM1的编码区CA11至CA13可以分别存储编码CD1至CD3。例如，编码可以存储在非易失性存储器装置120中，并且在启动期间或者必要时可以加载到第一存储器MEM1。
类似地，第二存储器MEM2的编码区CA21至CA23可以分别存储编码CD4至CD6。例如，编码CD4至CD6可以存储在非易失性存储器装置120中，并且在启动期间或者必要时可以加载到第二存储器MEM2。
可以预先确定的是，在启动期间编码将分别加载到第一和第二存储器MEM1和MEM2中。例如，可以将在启动期间更频繁使用的编码加载到具有更高速度的第一存储器MEM1，并且可以将在启动期间不太频繁使用的编码加载到具有较低速度的第二存储器MEM2。
在存储器系统100进行操作时，编码CD1至CD6的调用频率可以根据情况改变。某个编码的调用频率可以与在预定时间内调用相应编码的次数成比例。例如，编码CD4的调用频率在启动期间可能较低，但可随时间增加。当具有高调用频率的编码连续地停留在第二存储器MEM2中时，控制单元111的操作性能可能会降低。当在存储器系统100进行操作时根据调用频率在第一和第二存储器MEM1和MEM2之间重新排列编码CD1至CD6时，可以提高控制单元111的操作性能。
根据本实施例的控制单元111可以监控编码CD1至CD6的全部或部分的调用频率。控制单元11可以基于所监控的调用频率对分别从第一和第二存储器MEM1和MEM2中选择的两个编码执行交换操作。
图2示出通过图1的控制单元111对编码CD3和CD4执行交换操作而获得的结果。参照图2，交换操作可以以这样的方式执行，即编码CD3和CD4中的每一个存储在另一个存储器的编码区中，而不是当前存储编码的存储器中。控制单元111可以将存储在第一存储器MEM1的编码区CA13中的编码CD3和存储在第二存储器MEM2的编码区CA21中的编码CD4分别存储到对应编码区中。
在另一实施例中，控制单元111可对预定的一对编码执行交换操作。换句话说，控制单元111可以将成对编码的调用频率进行比较而不是对任意编码的调用频率进行比较，并对该成对编码执行交换操作。例如，在图2中交换的编码CD3和CD4可以对应于预定对。
可以预先确定成对编码。例如，可以在设计存储器系统100时确定成对编码，并且可以将关于该对的信息存储在存储器系统100的预定位置中以便由控制单元111查阅。此时，可以存储一对或更多对。
成对编码可以是彼此相对操作的编码。例如，成对编码中的一个的调用频率增大/减小，同时成对编码中的另一个的调用频率减小/增大。
例如，与在后台操作期间执行的垃圾收集(GC)操作相关的GC编码和当存储器系统100进入睡眠模式时执行的睡眠编码可以是彼此相对的操作。因此，GC编码和睡眠编码可以是成对编码。
当成对编码分别加载到第一和第二存储器MEM1和MEM2时，控制单元111可以基于成对编码的调用频率对成对编码执行交换操作。换句话说，当加载到第一和第二存储器MEM1和MEM2的两个编码是成对编码时，控制单元111可以基于成对编码的调用频率交换成对编码。
另一方面，当所有成对编码未被加载到第一和第二存储器MEM1和MEM2的任意一个中时，控制单元111可以不对成对编码执行交换操作。例如，当成对编码中的任意一个或两个没有被加载到第一或第二存储器MEM1或MEM2时，控制单元111可不交换成对编码。将详细描述控制单元111执行交换操作的方法。
返回参照图1，非易失性存储器装置120可以根据控制器110的控制存储从控制器110传输的数据，或者读取存储在其中的数据并将读取的数据传输到控制器110。
非易失性存储器装置120可以包括闪速存储器，诸如NAND闪存或NOR闪存、铁电随机存取存储器(FeRAM)、相变随机存取存储器(PCRAM)、磁阻随机存取存储器(MRAM)、电阻随机存取存储器(ReRAM)等。
图1示出了数据存储器装置包括一个非易失性存储器装置120，但是包括在数据存储装置中的存储器装置的数量不限于此。
图3是示出图1的控制单元111对第一和第二存储器MEM1和MEM2的编码执行交换操作的方法的流程图。
参照图3，在步骤S110，控制单元111可以检查加载到第二存储器MEM2的一个或多个编码的调用频率。
在步骤S120，控制单元111可以确定是否存在其调用频率超过阈值的第一编码。当不存在其调用频率超过阈值的第一编码时(步骤S120处为“否”)，进程可以进行到步骤S110。当存在其调用频率超过阈值的第一编码时(步骤S120处为“是”)，进程可以进行到步骤S130。
在步骤S130，控制单元111可以检查加载到第一存储器MEM1的编码的调用频率，并选择第一存储器MEM1中具有最低调用频率的第二编码。
在步骤S140，控制单元111可以对第二存储器MEM2的第一编码和第一存储器MEM1的第二编码执行交换操作。
图4是示出图1的控制单元111对第一和第二存储器MEM1和MEM2的编码执行交换操作的另一方法的流程图。根据图4中所示的进程，即使第二存储器MEM2的编码的调用频率增大，控制单元111也可以不根据第一存储器MEM1的编码的调用频率执行交换操作。
参照图4，在步骤S210，控制单元111可以检查加载到第二存储器MEM2的一个或多个编码的调用频率。
在步骤S220，控制单元111可以确定是否存在其调用频率超过第一阈值的第一编码。当不存在其调用频率超过第一阈值的第一编码时(步骤S220处为“否”)，进程可以进行到步骤S210。当存在其调用频率超过第一阈值的第一编码时(步骤S220处为“是”)，进程可以进行到步骤S230。
在步骤S230，控制单元111可以检查加载到第一存储器MEM1的编码的调用频率，并选择第一存储器MEM1中具有最低调用频率的第二编码。
在步骤S240，控制单元111可以确定第二编码的调用频率是否小于第二阈值。当第二编码的调用频率不小于第二阈值时(步骤S240处为“否”)，可以结束该进程。也就是说，当加载到第一存储器MEM1的编码的调用频率高到一定程度时，控制单元111可以不执行交换操作。步骤S240的第二阈值可以与步骤S220的第一阈值相同或不同。
另一方面，当第二编码的调用频率小于第二阈值时(步骤S240处为“是”)，进程可以进行到步骤S250。
在步骤S250，控制单元111可以对第二存储器MEM2的第一编码和第一存储器MEM1的第二编码执行交换操作。
图5是示出图1的控制单元111对第一和第二存储器MEM1和MEM2的编码执行交换操作的另一方法的流程图。
参照图5，在步骤S310，控制单元111可以检查分别加载到第一和第二存储器MEM1和MEM2的成对编码的调用频率。例如，假设将睡眠编码加载到第一存储器MEM1并且将GC编码加载到第二存储器MEM2。在这种情况下，控制单元111可以检查睡眠编码的调用频率(以下称为睡眠调用频率)和GC编码的调用频率(以下称为GC调用频率)。睡眠调用频率可以与睡眠编码的调用计数即睡眠调用计数在预定时间内成比例，并且GC调用频率可以与GC编码的调用计数即GC调用计数成比例，。
在步骤S320，控制单元111可以基于成对编码的调用频率对成对编码执行交换操作。例如，假设睡眠编码被加载到第一存储器MEM1并且GC编码被加载到第二存储器MEM2。在这种情况下，当GC调用频率超过阈值时，控制单元111可以对GC编码和睡眠编码执行交换操作。在相同的情况下，当GC调用频率超过第一阈值并且睡眠调用频率小于第二阈值时，控制单元111可以对GC编码和睡眠编码执行交换操作，其中，第二阈值等于或不同于第一个阈值。在相同的情况下，当GC调用频率和睡眠调用频率之间的差超过第三阈值时，控制单元111可以对GC编码和睡眠编码执行交换操作。
在下文中，将更详细地描述根据实施例的用于对GC编码和睡眠编码执行交换操作的方法。
图6是示出图1的控制单元对GC编码和睡眠编码执行交换操作的方法的流程图。
控制单元111可以确定与GC操作有关的GC紧急度。当需要紧急执行GC操作时，例如，当非易失性存储器装置120中剩余的空闲存储块的数量小于参考值时，控制单元111可以确定GC紧急度高。另一方面，当不需要紧急执行GC操作时，例如，当非易失性存储器装置120中剩余的空闲存储块的数量大于参考值时，控制单元111可以确定GC紧急度低。例如，GC紧急度可以由两个或更多个级别表示。
控制单元111可以在空闲状态下根据GC紧急度通过调用GC编码来执行GC操作。控制单元111可以根据GC紧急度执行必要数量的GC操作。在GC操作完成之后，控制单元111可以调用睡眠编码以进入睡眠模式。当在睡眠模式中发生唤醒事件时，例如，当在睡眠模式中从主机装置接收到请求时，控制单元111可以退出睡眠模式。
如上所述，GC编码和睡眠编码可以是成对编码。在启动期间，GC编码和睡眠编码可以分别加载到第一和第二存储器MEM1和MEM2，反之亦然。图6的进程不限于分别将GC编码和睡眠编码加载到特定存储器的配置。
参照图6，在步骤S410，控制单元111可以确定控制单元111是否已进入空闲状态。例如，当在从主机装置接收到最近请求之后经过了预定时间时，控制单元111可以确定控制单元111已进入空闲状态。当确定控制单元111没有进入空闲状态时(步骤S410处为“否”)，例如，当在接收到最近请求之后经过预定时间之前控制单元111接收新请求时，可以重复步骤S410。当确定控制单元111已进入空闲状态时(步骤S410处为“是”)，进程可以进行到步骤S420。
在步骤S420，控制单元111可以确定GC紧急度是否改变。为了确定GC紧急度是否改变，控制单元111可以将先前确定的GC紧急度与当前确定的GC紧急度进行比较。先前确定的GC紧急度可以对应于在执行先前GC操作时确定的级别。当当前确定的GC紧急度与先前确定的GC紧急度不同时(步骤S420处为“是”)，进程可以进行到步骤S430。
在步骤S430，控制单元111可以基于GC紧急度、GC调用计数和睡眠计数，选择性地对GC编码和睡眠编码执行交换操作。如上所述，在步骤S430，控制单元111可以根据情况不执行交换操作。
具体地，当在步骤S430中GC紧急度超过预定阈值水平时，控制单元111可以交换GC编码和睡眠编码，使得GC编码被加载到第一存储器MEM1。当GC编码已经加载到第一存储器MEM1时，控制单元111可以不交换GC编码和睡眠编码。
此外，当在步骤S430中GC调用计数和/或睡眠计数满足预定交换条件时，控制单元111可以交换GC编码和睡眠编码，使得GC编码和睡眠之间的预定编码被加载到第一存储器MEM1。当GC编码和睡眠编码之间的预定编码已经被加载到第一存储器MEM1时，控制单元111可以不交换GC编码和睡眠编码。
预定交换条件可以表示GC调用计数超过预定阈值。此时，控制单元111可以交换GC编码和睡眠编码，使得GC编码被加载到第一存储器MEM1。
预定交换条件可以表示GC调用计数超过预定阈值，而睡眠调用计数小于预定阈值。此时，控制单元111可以交换GC编码和睡眠编码，使得GC编码被加载到第一存储器MEM1。
预定交换条件可以表示睡眠调用计数超过预定阈值。此时，控制单元111可以交换GC编码和睡眠编码，使得睡眠编码被加载到第一存储器MEM1。
预定交换条件可以表示睡眠调用计数超过预定阈值而GC调用计数小于预定阈值。此时，控制单元111可以交换GC编码和睡眠编码，使得睡眠编码被加载到第一存储器MEM1。
预定交换条件可以表示GC调用计数和睡眠调用计数之间的差超过预定阈值。此时，控制单元111可以交换GC编码和睡眠编码，使得GC编码和睡眠编码之间具有较高调用计数的编码被加载到第一存储器MEM1。
此时，与GC调用计数和睡眠调用计数进行比较以便确定是否满足预定交换条件的预定阈值可以彼此相同或不同。可以根据控制单元11执行交换操作的频率来确定预定阈值。
在步骤S430，当GC紧急度未超过阈值水平，并且GC调用计数和睡眠调用计数不满足预定交换条件时，控制单元111可以不对GC编码和睡眠编码执行交换操作。
在步骤S440，控制单元111可以将GC调用计数和睡眠调用计数重置为值“0”。进程可以返回到步骤S420。
当GC紧急度未改变时(步骤S420处为“否”)，进程可以进行到步骤S450。
在步骤S450，控制单元111可以确定GC紧急度是否超过预定阈值。步骤S450的阈值可以与步骤S430的阈值相等或不同。
当GC紧急度未超过阈值(步骤S450处为“否”)时，进程可以进行到步骤S470。当GC紧急度超过阈值时(步骤S450处为“是”)，进程可以进行到步骤S460。
在步骤S460，控制单元111可以增加GC调用计数，并调用GC编码以执行GC操作。控制单元111可以根据GC紧急度执行必要数量的GC操作。在另一实施例中，控制单元111可以重复预定数量的GC操作，并根据重复的GC操作的次数将GC调用计数增加1或更多。
在步骤S470，控制单元111可以增加睡眠调用计数，并调用睡眠编码以进入睡眠模式。
在步骤S480，控制单元111可以确定在睡眠模式中是否发生唤醒事件。当没有发生唤醒事件时(步骤S480处为“否”)，可以重复步骤S480。当发生唤醒事件时(步骤S480处为“是”)，可以结束进程。
图7是示出图1的控制单元对GC编码和睡眠编码执行交换操作的方法的流程图。与图6中所示的进程相比，图7中所示的进程可以进一步包括管理检查计数。如稍后所述，控制单元111可以管理检查计数，以便即使GC紧急度不改变也周期性地检查是否需要交换操作。
在图7中所示的进程中，步骤S510、S530和S560至S590可以与图6的步骤S410、S430和S450至S480基本相同。因此，以下描述将集中于与图6的进程的不同之处。
参照图7，在步骤S510，控制单元111可以确定控制单元111是否已进入空闲状态。当确定控制单元111没有进入空闲状态时(步骤S510处为“否”)，可以重复步骤S510。当确定控制单元111已进入空闲状态时(步骤S510处为“是”)，进程可以进行到步骤S520。
在步骤S520，控制单元111可以确定GC紧急度是否改变或者检查计数是否达到阈值计数。当GC紧急度改变或检查计数达到阈值计数时(步骤S520处为“是”)，进程可以进行到步骤S530。
在步骤S530，控制单元111可以基于GC紧急度、GC调用计数和睡眠调用计数，选择性地对GC编码和睡眠编码执行交换操作。
在步骤S540，控制单元111可以将检查计数、GC调用计数和睡眠调用计数重置为值“0”。进程可以返回到步骤S520。
当确定GC紧急度未改变并且检查计数未达到阈值计数时(步骤S520处为“否”)，进程可以进行到步骤S550。
在步骤S550，控制单元111可以增加检查计数。
在步骤S560，控制单元111可以确定GC紧急度是否超过预定阈值。当GC紧急度未超过阈值时(步骤S560处为“否”)，进程可以进行到步骤S580。当GC紧急度超过阈值时(步骤S560处为“是”)，进程可以进行到步骤S570。
在步骤S570，控制单元111可以增加GC调用计数，并调用GC编码以执行GC操作。
在步骤S580，控制单元111可以增加睡眠调用计数，并且调用睡眠编码以进入睡眠模式。
在步骤S590，控制单元111可以确定在睡眠模式中是否发生唤醒事件。当没有发生唤醒事件时(步骤S590处为“否”)，可以重复步骤S590。当发生唤醒事件时(步骤S590处为“是”)，可以结束进程。
图8是示出根据实施例的包括固态硬盘(SSD)1200的数据处理系统1000的示图。参照图8，数据处理系统1000可以包括主机装置1100和SSD1200。
SSD1200可以包括控制器1210、缓冲存储器装置1220、多个非易失性存储器装置1231至123n、电源1240、信号连接器1250和电源连接器1260。
控制器1210可以控制SSD 1200的一般操作。控制器1210可以包括主机接口单元1211、控制单元1212、随机存取存储器1213、错误校正码(ECC)单元1214、存储器接口单元1215和紧联接存储器(TCM)1216。
主机接口单元1211可以通过信号连接器1250与主机装置1100交换信号SGL。信号SGL可以包括命令、地址、数据等。主机接口单元1211可以根据主机装置1100的协议与主机装置1100和SSD 1200接口连接。例如，主机接口单元1211可以通过诸如以下的标准接口协议中的任意一个与主机装置1100通信，诸如安全数字、通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、个人计算机存储卡国际协会(PCMCIA)、并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、串行连接SCSI(SAS)、外围组件互连(PCI)、高速PCI(PCI-E)和通用闪存(UFS)。
控制单元1212可以分析和处理从主机装置1100接收的信号SGL。控制单元1212可以根据用于驱动SSD 1200的固件或软件来控制内部功能块的操作。随机存取存储器1213和TCM 1216可以用作工作存储器，以用于驱动这样的固件或软件。控制单元1212可以比随机存取存储器1213更快地访问TCM 1216。
控制单元1212可以以与图1中所示的控制单元111相同的方式配置。TCM 1216可以以与图1中所示的第一存储器MEM1相同的方式配置。随机存取存储器1213可以以与图1所示的第二存储器MEM2相同的方式配置。
ECC单元1214可以生成待传输到非易失性存储器装置1231至123n中的至少一个的数据的奇偶校验数据。生成的奇偶校验数据可以与数据一起存储在非易失性存储器装置1231至123n中。ECC单元1214可以基于奇偶校验数据检测从非易失性存储器装置1231至123n中的至少一个读取的数据的错误。如果检测到的错误在可校正范围内，则ECC单元1214可以校正检测到的错误。
存储器接口单元1215可以根据控制单元1212的控制向非易失性存储器装置1231至123n中的至少一个提供诸如命令和地址的控制信号。此外，存储器接口单元1215可以根据控制单元1212的控制与非易失性存储器装置1231至123n中的至少一个交换数据。例如，存储器接口单元1215可以将存储在缓冲存储器装置1220中的数据提供给非易失性存储器装置1231至123n中的至少一个，或者将从非易失性存储器装置1231至123n中的至少一个读取的数据提供给缓冲存储器装置1220。
缓冲存储器装置1220可以临时存储待存储在非易失性存储器装置1231至123n的至少一个中的数据。此外，缓冲存储器装置1220可以临时存储从非易失性存储器装置1231至123n中的至少一个读取的数据。临时存储在缓冲存储器装置1220中的数据可以根据控制器1210的控制被传输到主机装置1100或非易失性存储器装置1231到123n中的至少一个。
非易失性存储器装置1231至123n可以用作SSD 1200的存储介质。非易失性存储器装置1231至123n可以分别通过多个通道CH1至CHn与控制器1210联接。一个或多个非易失性存储器装置可以联接到一个通道。联接到每个通道的非易失性存储器装置可以联接到相同的信号总线和数据总线。
电源1240可以将通过电源连接器1260输入的电力PWR提供到SSD 1200的内部。电源1240可以包括辅助电源1241。辅助电源1241可以提供电力以在突然断电时允许SSD 1200正常终止。辅助电源1241可以包括大容量电容器。
信号连接器1250可以根据主机装置1100和SSD 1200之间的接口方案由各种类型的连接器配置。
电源连接器1260可以根据主机装置1100的电源方案由各种类型的连接器配置。
图9是示出根据实施例的包括存储器系统2200的数据处理系统2000的示图。参照图9，数据处理系统2000可以包括主机装置2100和存储器系统2200。
主机装置2100可以以诸如印刷电路板的板的形式配置。虽然未示出，但是主机装置2100可以包括用于执行主机装置的功能的内部功能块。
主机装置2100可以包括连接端子2110，诸如插座、插槽或连接器。存储器系统2200可以安装到连接端子2110。
存储器系统2200可以以诸如印刷电路板的板的形式配置。存储器系统2200可以称为存储模块或存储卡。存储器系统2200可以包括控制器2210、缓冲存储器装置2220、非易失性存储器装置2231和2232、电源管理集成电路(PMIC)2240和连接端子2250。
控制器2210可以控制存储器系统2200的一般操作。控制器2210可以以与图8中所示的控制器1210相同的方式配置。
缓冲存储器装置2220可以临时存储待存储在非易失性存储器装置2231和2232中的数据。此外，缓冲存储器装置2220可以临时存储从非易失性存储器装置2231和2232中读取的数据。临时存储在缓冲存储器装置2220中的数据可以根据控制器2210的控制被传输到主机装置2100或非易失性存储器装置2231和2232。
非易失性存储器装置2231和2232可以用作存储器系统2200的存储介质。
PMIC 2240可以将通过连接端子2250输入的电力提供到存储器系统2200的内部。PMIC 2240可以根据控制器2210的控制来管理存储器系统2200的电力。
连接端子2250可以联接到主机装置2100的连接端子2110。通过连接端子2250，诸如命令、地址、数据等的信号和电力可以在主机装置2100和存储器系统2200之间传输。连接端子2250可以根据主机装置2100和存储器系统2200之间的接口方案被配置成各种类型。连接端子2250可以设置在存储器系统2200的任意一侧上。
图10是示出根据实施例的包括存储器系统3200的数据处理系统3000的示图。参照图10，数据处理系统3000可以包括主机装置3100和存储器系统3200。
主机装置3100可以以诸如印刷电路板的板的形式配置。虽然未示出，但是主机装置3100可以包括用于执行主机装置的功能的内部功能块。
存储器系统3200可以以表面安装型封装的形式配置。存储器系统3200可以通过焊球3250安装到主机装置3100。存储器系统3200可以包括控制器3210、缓冲存储器装置3220和非易失性存储器装置3230。
控制器3210可以控制存储器系统3200的一般操作。控制器3210可以以与图8中所示的控制器1210相同的方式配置。
缓冲存储器装置3220可以临时存储待存储在非易失性存储器装置3230中的数据。此外，缓冲存储器装置3220可以临时存储从非易失性存储器装置3230中读取的数据。临时存储在缓冲存储器装置3220中的数据可以根据控制器3210的控制被传输到主机装置3100或非易失性存储器装置3230。
非易失性存储器装置3230可以用作存储器系统3200的存储介质。
图11是示出根据实施例的包括存储器系统4200的网络系统4000的示图。参照图11，网络系统4000可以包括通过网络4500联接的服务器系统4300和多个客户端系统4410至4430。
服务器系统4300可响应于来自多个客户端系统4410至4430的请求运行(service)数据。例如，服务器系统4300可以存储从多个客户端系统4410至4430提供的数据。又例如，服务器系统4300可以向多个客户端系统4410至4430提供数据。
服务器系统4300可以包括主机装置4100和存储器系统4200。存储器系统4200可以由图1中所示的存储器系统100、图8中所示的存储器系统1200、图9中所示的存储器系统2200或图10中所示的存储器系统3200来配置。
图12是示出根据实施例的包括在存储器系统中的非易失性存储器装置300的框图。参照图12，非易失性存储器装置300可以包括存储单元阵列310、行解码器320、数据读取/写入块330、列解码器340、电压发生器350和控制逻辑360。
存储单元阵列310可以包括存储单元MC，其布置在字线WL1至WLm和位线BL1至BLn彼此交叉的区域处。
行解码器320可以通过字线WL1至WLm与存储单元阵列310联接。行解码器320可以根据控制逻辑360的控制来操作。行解码器320可以解码从外部装置(未示出)提供的地址。行解码器320可以基于解码结果来选择并驱动字线WL1至WLm。例如，行解码器320可以将从电压发生器350提供的字线电压提供到字线WL1至WLm。
数据读取/写入块330可以通过位线BL1至BLn与存储单元阵列310联接。数据读取/写入块330可以包括分别与位线BL1至BLn对应的读取/写入电路RW1至RWn。数据读取/写入块330可以根据控制逻辑360的控制来操作。数据读取/写入块330可以根据操作模式操作为写入驱动器或读出放大器。例如，数据读取/写入块330可以操作为写入驱动器，该写入驱动器在写入操作中将从外部装置提供的数据存储在存储单元阵列310中。又例如，数据读取/写入块330可以操作为读出放大器，该读出放大器在读取操作中从存储单元阵列310中读出数据。
列解码器340可以根据控制逻辑360的控制来操作。列解码器340可以解码从外部装置提供的地址。列解码器340可以基于解码结果将分别与位线BL1至BLn对应的数据读取/写入块330的读取/写入电路RW1至RWn与数据输入/输出线或数据输入/输出缓冲器联接。
电压发生器350可以产生待用于非易失性存储器装置300的内部操作的电压。由电压发生器350产生的电压可以施加到存储单元阵列310的存储单元。例如，在编程操作中产生的编程电压可以被施加到待对其执行编程操作的存储单元的字线。又例如，在擦除操作中产生的擦除电压可以被施加到待对其执行擦除操作的存储单元的阱区。再例如，在读取操作中产生的读取电压可以被施加到待对其执行读取操作的存储单元的字线。
控制逻辑360可以基于从外部装置提供的控制信号来控制非易失性存储器装置300的一般操作。例如，控制逻辑360可以控制非易失性存储器装置300的操作，诸如非易失性存储器装置300的读取、写入和擦除操作。
虽然上面已经描述了各种实施例，但是本领域技术人员将理解的是，所描述的实施例仅是示例。因此，不应基于所描述的实施例来限制在此描述的数据存储装置的操作方法。

Claims (18)

1.一种存储器系统，包括：
第一存储器，包括至少一个第一编码区；
第二存储器，包括至少一个第二编码区；以及
控制单元，通过执行加载到所述第一编码区的第一编码来执行第一操作，并且通过执行加载到所述第二编码区的第二编码来执行第二操作，
其中，当所述第一编码和所述第二编码彼此相对操作时，所述控制单元基于交换条件对所述第一编码和所述第二编码执行交换操作，
其中相对操作表示所述第一编码和所述第二编码中的一个的调用频率增大/减小，同时另一个的调用频率减小/增大。
2.根据权利要求1所述的存储器系统，其中，所述控制单元执行所述交换操作，使得所述第二编码被加载到所述第一编码区，并且所述第一编码被加载到所述第二编码区。
3.根据权利要求1所述的存储器系统，进一步包括：非易失性存储器装置，存储所述第一编码和所述第二编码，
其中，所述控制单元将存储在所述非易失性存储器装置中的所述第一编码和所述第二编码分别加载到所述第一编码区和所述第二编码区。
4.根据权利要求1所述的存储器系统，其中，所述控制单元基于所述第一编码的调用频率和所述第二编码的调用频率中的一个或多个来执行所述交换操作。
5.根据权利要求1所述的存储器系统，其中，所述控制单元访问所述第一存储器比访问所述第二存储器更快。
6.一种存储器系统的操作方法，包括：
检查加载到第一存储器的一个或多个编码区的编码以及加载到第二存储器的一个或多个编码区的编码的调用频率；
基于所述调用频率，选择加载到所述第一存储器的第一编码区的第一编码和加载到所述第二存储器的第二编码区的第二编码；以及
执行交换操作以将所述第二编码加载到所述第一编码区，并将所述第一编码加载到所述第二编码区，
其中，选择所述第一编码和所述第二编码包括：基于联接所述第一编码和所述第二编码而成的一对或多对的信息，选择被联接为所述一对或多对中的任意一对的所述第一编码和所述第二编码，并且
每对包括彼此相对操作的编码，
其中相对操作表示所述第一编码和所述第二编码中的一个的调用频率增大/减小，同时另一个的调用频率减小/增大。
7.根据权利要求6所述的操作方法，其中，选择所述第一编码和所述第二编码包括：
在加载到所述第一存储器的编码区的所述编码中，选择具有超过第一阈值的调用频率的编码作为所述第一编码；以及
在加载到所述第二存储器的所述编码区的所述编码中，选择具有最低调用频率的编码作为所述第二编码。
8.根据权利要求7所述的操作方法，其中，执行交换操作包括：当所述最低调用频率小于第二阈值时，执行交换操作。
9.根据权利要求6所述的操作方法，其中，以不同的速度访问所述第一存储器和所述第二存储器。
10.一种存储器系统，包括：
第一存储器，包括第一编码区；
第二存储器，包括第二编码区；以及
控制单元，对加载到所述第一编码区的睡眠编码的睡眠调用和加载到所述第二编码区的垃圾收集编码即GC编码的垃圾收集调用即GC调用进行计数，并基于睡眠调用计数和GC调用计数对所述睡眠编码和所述GC编码执行交换操作。
11.根据权利要求10所述的存储器系统，其中，所述控制单元执行所述交换操作，使得所述GC编码被加载到所述第一编码区，并且所述睡眠编码被加载到所述第二编码区。
12.根据权利要求10所述的存储器系统，其中，所述控制单元在进入空闲状态时确定GC操作的紧急度，并且当所述紧急度改变时，基于所述睡眠调用计数和所述GC调用计数来确定是否执行所述交换操作。
13.根据权利要求12所述的存储器系统，其中，所述控制单元根据所述紧急度的级别执行所述交换操作。
14.根据权利要求12所述的存储器系统，其中，所述控制单元在确定是否执行所述交换操作之后重置所述睡眠调用计数和所述GC调用计数。
15.根据权利要求12所述的存储器系统，其中，当所述紧急度未改变时，所述控制单元基于所述紧急度的级别调用所述睡眠编码或所述GC编码，而不管是否执行所述交换操作。
16.根据权利要求15所述的存储器系统，其中，当在所述控制单元进入所述空闲状态之后检查计数达到阈值计数时，所述控制单元确定是否执行所述交换操作，并且当所述检查计数未达到所述阈值计数时，增加所述检查计数，而不管是否执行所述交换操作。
17.根据权利要求16所述的存储器系统，其中，所述控制单元在确定是否执行所述交换操作之后重置所述检查计数。
18.一种存储器系统，包括：
存储器装置，存储多个操作编码；
第一存储器和第二存储器，具有不同的操作速度；和
控制器：
控制所述存储器装置通过将所述操作编码中的一个或多个操作编码加载到所述第一存储器和所述第二存储器中的一个或多个上并执行加载的操作编码来执行操作；以及
根据将各个加载的操作编码加载到所述第一存储器和所述第二存储器上的频率来交换分别加载到所述第一存储器和所述第二存储器上的一对所述操作编码，
其中，一对所述操作编码是彼此相对操作的编码，
其中相对操作表示一对所述操作编码中的一个的调用频率增大/减小，同时另一个的调用频率减小/增大。
CN201811361350.5A 2017-12-12 2018-11-15 存储器系统及其操作方法 Active CN109918322B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170170593A KR102500618B1 (ko) 2017-12-12 2017-12-12 메모리 시스템 및 그것의 동작 방법
KR10-2017-0170593 2017-12-12

Publications (2)

Publication Number Publication Date
CN109918322A CN109918322A (zh) 2019-06-21
CN109918322B true CN109918322B (zh) 2023-10-13

Family

ID=66696213

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811361350.5A Active CN109918322B (zh) 2017-12-12 2018-11-15 存储器系统及其操作方法

Country Status (3)

Country Link
US (1) US11188485B2 (zh)
KR (1) KR102500618B1 (zh)
CN (1) CN109918322B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102500618B1 (ko) * 2017-12-12 2023-02-16 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
KR20210126925A (ko) * 2020-04-13 2021-10-21 에스케이하이닉스 주식회사 데이터 처리 시스템

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158040A (zh) * 2015-04-21 2016-11-23 群联电子股份有限公司 读取电压准位估测方法、存储器存储装置及控制电路单元
CN107240420A (zh) * 2016-03-28 2017-10-10 爱思开海力士有限公司 数据存储装置及其操作方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6134602A (en) 1997-09-24 2000-10-17 Microsoft Corporation Application programming interface enabling application programs to group code and data to control allocation of physical memory in a virtual memory system
US20070156587A1 (en) * 2000-01-06 2007-07-05 Super Talent Electronics Inc. Content Protection Using Encryption Key Embedded with Content File
US7769791B2 (en) 2001-01-12 2010-08-03 Oracle America, Inc. Lightweight reference counting using single-target synchronization
US7721011B1 (en) * 2005-05-09 2010-05-18 Oracle America, Inc. Method and apparatus for reordering memory accesses to reduce power consumption in computer systems
US8321597B2 (en) * 2007-02-22 2012-11-27 Super Talent Electronics, Inc. Flash-memory device with RAID-type controller
TWI366828B (en) * 2007-09-27 2012-06-21 Phison Electronics Corp Wear leveling method and controller using the same
US8275928B2 (en) * 2008-05-15 2012-09-25 Silicon Motion, Inc. Memory module and method for performing wear-leveling of memory module using remapping, link, and spare area tables
KR20120049604A (ko) * 2010-11-09 2012-05-17 삼성전자주식회사 모바일 디바이스의 메모리 관리 방법 및 장치
KR101924022B1 (ko) 2012-04-03 2019-02-22 삼성전자주식회사 메모리 시스템 및 그것의 페이지 교체 방법
TWI520148B (zh) * 2012-07-05 2016-02-01 慧榮科技股份有限公司 記憶體裝置和記憶體控制方法
US10042750B2 (en) * 2013-03-15 2018-08-07 Micron Technology, Inc. Apparatuses and methods for adaptive control of memory using an adaptive memory controller with a memory management hypervisor
KR102094902B1 (ko) * 2013-07-08 2020-03-30 삼성전자주식회사 액티브 상태에서 인터페이스 모드를 전환하는 스토리지 시스템 및 ufs 시스템
JP5931816B2 (ja) * 2013-08-22 2016-06-08 株式会社東芝 ストレージ装置
US9195590B2 (en) * 2013-08-29 2015-11-24 Micron Technology, Inc. Sub-sector wear leveling in memories
KR102128472B1 (ko) 2014-02-17 2020-06-30 삼성전자주식회사 인-스토리지 컴퓨팅 동작들을 수행할 수 있는 스토리지 장치, 이의 동작 방법, 및 이를 포함하는 시스템
TWI622923B (zh) 2016-05-04 2018-05-01 群聯電子股份有限公司 整理指令處理方法、記憶體控制電路單元與記憶體儲存裝置
KR102615806B1 (ko) * 2016-05-25 2023-12-21 에스케이하이닉스 주식회사 메모리 시스템 및 이를 이용한 웨어-레벨링 방법
KR20180123385A (ko) * 2017-05-08 2018-11-16 에스케이하이닉스 주식회사 메모리 시스템 및 이를 이용한 웨어-레벨링 방법
KR20190069806A (ko) * 2017-12-12 2019-06-20 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR102500618B1 (ko) * 2017-12-12 2023-02-16 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
KR20190086174A (ko) * 2018-01-12 2019-07-22 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158040A (zh) * 2015-04-21 2016-11-23 群联电子股份有限公司 读取电压准位估测方法、存储器存储装置及控制电路单元
CN107240420A (zh) * 2016-03-28 2017-10-10 爱思开海力士有限公司 数据存储装置及其操作方法

Also Published As

Publication number Publication date
US11188485B2 (en) 2021-11-30
CN109918322A (zh) 2019-06-21
KR102500618B1 (ko) 2023-02-16
US20190179781A1 (en) 2019-06-13
KR20190070095A (ko) 2019-06-20

Similar Documents

Publication Publication Date Title
US10943639B2 (en) Data storage device and operating method thereof
CN111489782A (zh) 存储器系统及其操作方法
US10698819B2 (en) Memory system and operating method thereof
US20180239557A1 (en) Nonvolatile memory device, data storage device including the same, and operating method of data storage device
CN109426627B (zh) 数据存储装置及其操作方法
CN111459527B (zh) 存储器系统及其操作方法
US20190088293A1 (en) Nonvolatile memory device, data storage device including the same and operating method thereof
CN109918322B (zh) 存储器系统及其操作方法
CN109582483B (zh) 数据存储装置及其操作方法
CN108399929B (zh) 数据存储装置及其操作方法
CN111177018A (zh) 存储器系统及其操作方法
CN109840224B (zh) 存储器系统及其操作方法
KR102475688B1 (ko) 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그것의 동작 방법
US11366736B2 (en) Memory system using SRAM with flag information to identify unmapped addresses
US10564896B2 (en) Data storage device and operating method thereof
CN109871339B (zh) 存储器系统以及该存储器系统的操作方法
CN110442302B (zh) 存储器系统及用于操作存储器系统的方法
US10514866B2 (en) Data storage device, operating method thereof and method for operating nonvolatile memory device
KR20180092430A (ko) 데이터 저장 장치 및 그것의 동작 방법
CN107863120B (zh) 数据存储装置及其操作方法
US20230214151A1 (en) Memory system and operating method thereof
US20210223956A1 (en) Memory system and data processing system including the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant