CN109905618A - 夹心成像单元结构及一步正样的设计方法 - Google Patents
夹心成像单元结构及一步正样的设计方法 Download PDFInfo
- Publication number
- CN109905618A CN109905618A CN201910231187.9A CN201910231187A CN109905618A CN 109905618 A CN109905618 A CN 109905618A CN 201910231187 A CN201910231187 A CN 201910231187A CN 109905618 A CN109905618 A CN 109905618A
- Authority
- CN
- China
- Prior art keywords
- imaging
- sandwich
- focal plane
- plate
- imaging unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 178
- 238000013461 design Methods 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title claims abstract description 16
- 238000005538 encapsulation Methods 0.000 claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 claims abstract description 9
- 238000003466 welding Methods 0.000 claims abstract description 9
- 238000012545 processing Methods 0.000 claims abstract description 6
- 238000006243 chemical reaction Methods 0.000 claims description 15
- 230000002159 abnormal effect Effects 0.000 claims description 8
- 238000010586 diagram Methods 0.000 claims description 8
- 239000000571 coke Substances 0.000 claims description 7
- 230000005540 biological transmission Effects 0.000 claims description 6
- 238000005516 engineering process Methods 0.000 claims description 6
- 238000012986 modification Methods 0.000 claims description 5
- 230000004048 modification Effects 0.000 claims description 5
- 238000012360 testing method Methods 0.000 claims description 5
- 238000012790 confirmation Methods 0.000 claims description 4
- 238000001816 cooling Methods 0.000 claims description 3
- 238000002474 experimental method Methods 0.000 claims description 3
- 239000003607 modifier Substances 0.000 claims description 3
- 239000004744 fabric Substances 0.000 claims 1
- 230000009466 transformation Effects 0.000 claims 1
- 238000003780 insertion Methods 0.000 abstract description 3
- 230000037431 insertion Effects 0.000 abstract description 3
- 230000008054 signal transmission Effects 0.000 abstract description 2
- 238000004904 shortening Methods 0.000 abstract 1
- 230000005611 electricity Effects 0.000 description 5
- 238000012937 correction Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000006748 scratching Methods 0.000 description 2
- 230000002393 scratching effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000010923 batch production Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Landscapes
- Studio Devices (AREA)
Abstract
夹心成像单元结构及一步正样的设计方法，涉及夹心成像单元结构及一步正样的设计生产流程，解决现有同时连接多片探测器的成像电箱，存在不能反映电箱内的真实状态，且存在底台板和不同成像处理板之间传输的信号的延时路径不同，需经过多个连接器引起额外的插入损耗，另外不同焦面板需要连接的长度也不同，增加了焦面板的种类等问题，本发明的夹心的成像结构，处理板设计完全相同，减少设计非一致性；从底台板到成像处理板的信号传输仅经过一组连接器，信号传输延时相同，而且减少了信号的衰减量；另外提出缩短研制周期提高可靠性的一步正样的设计方法，电性产品上使用与正样器件相同的封装，在调试完毕后直接使用焊接正样的器件。
Description
技术领域
本发明涉及夹心成像单元结构及一步正样的设计流程，具体涉及一种高可靠应用的夹心成像单元结构及一步正样的设计方法。
背景技术
对于需要同时连接多片探测器的成像电箱，若采用成像处理板和底台板垂直的电箱结构，测试时需要使用过渡板把对应的成像处理板抬高出电箱，不方便，且过渡板增加了信号传输长度，额外引入了连接器，不能反映电箱内的真实状态；若采用底台板和成像处理板相同方向的多层叠结构，存在的问题是底台板和不同成像处理板之间传输的信号的延时路径不同，有的需经过多个连接器引起额外的插入损耗，另外不同焦面板需要连接的长度也不同，增加了焦面板的种类。高可靠应用的产品流程通常为电性、鉴定和正样，电性产品仅进行电性能的检测，鉴定和正样采用高等级的器件封装，需要承受除电性能外的温度、应力等考核；现今为节约成本，采用电性产品直接跨越到正样产品，由于器件封装等差异容易出现设计失误，风险大。另外，现今更改新器件后的研制周期越来越短，从完全的接口确认到投产，中间的间隔时间很短。
发明内容
本发明为解决现有同时连接多片探测器的成像电箱，存在不能反映电箱内的真实状态，且存在底台板和不同成像处理板之间传输的信号的延时路径不同，需经过多个连接器引起额外的插入损耗，另外不同焦面板需要连接的长度也不同，增加了焦面板的种类等问题，提供一种夹心成像单元结构及一步正样的设计方法。
夹心成像单元结构，包括成像电箱和焦面组件，所述焦面组件包括CMOS成像探测器、第一电源变换模块、第一数字接口电路、垂直驱动电路；所述成像电箱包括第二电源变换模块、成像控制器、数传模块和第二数字接口电路；
所述第一电源变换模块和第二电源变换模块分别为焦面组件和成像电箱提供电源；
数传模块产生接口电平的串行数据，电气机箱中的控制器输出数字控制信号，经第二数字接口电路后送入到成像控制器，对所述成像控制器进行控制，所述成像控制器返回相应的状态信号；
所述成像控制器产生的数字控制信号经第一数字接口电路进行数据信号的电平转换后传送至CMOS成像探测器，成像控制器产生的垂直驱动信号经垂直驱动电路转换为电压功率信号传送至CMOS成像探测器；
所述焦面组件中的CMOS成像探测器及对应的线路板采用奇偶数各排成一列，成像电箱内的线路板分为三层，中间层为进行信号互联的成像底台板，上下两层分别为成像处理板，上层成像处理板和下层成像处理板以成像底台板为中心镜像分布；
所述上层成像处理板或下层成像处理板中的每块成像处理板同时连接两块或两块以上的焦面板，上层成像处理板连接上层焦面板，下层成像处理板连接下层焦面板，每块成像处理板的宽度为：lchuli≥n(ljm+0.7)，式中，ljm为焦面板的宽度，n为每块成像处理板同时连接的焦面板数量，n均为大于0的正整数。
夹心成像单元结构的一步正样设计方法，夹心成像单元在电性测试过程中采用一步鉴定的方式实现，该方法由以下步骤实现：
步骤一、进行电性夹心成像单元产品的设计，在正调试的准电性夹心成像单元基础上，根据发现的错误和技术要求进行原理图修改；
步骤二、对电性夹心成像单元所有对插连接器的信号定义及配对检查，按照夹心成像单元的正样状态修改器件名称和封装，按照机械的新接口文件进行电性夹心成像单元预布局调整和电装工艺确认夹心成像单元器件封装；同时统计各芯片的功耗；
步骤三、制作电性夹心成像单元带高度信息的器件三维模型，大功率器件的位置和散热方式的确认及散热片的位置，对插连接器的方向检查；
步骤四、电性夹心成像单元线路板叠层模装，并进行电装工艺、热控及大功率器件布局调整；
步骤五、对电性夹心成像单元线路板进行布线；进行准电性产品的调试；
步骤六、电性夹心成像单元数传地检设备外协的启动，电性夹心成像单元线路板的制作；
步骤七、电性夹心成像单元线路板上装配连接器，进行试装配；电性夹心成像单元数传地检设备外协的验收；若准电性夹心成像单元产品的调试出现不可调整的问题，进行电性夹心成像单元线路板的重新布局、布线及制作；
步骤八、电性夹心成像单元线路板的焊接；电性夹心成像单元线路板的调试；夹心成像单元的三防，电性夹心成像单元产品的高低温实验；
步骤九、电性夹心成像单元产品与数传的联试；正样夹心成像单元产品的设计修改、制作、联试。
本发明的有益效果：
(1)成像处理板相同，焦面板仅两种或三种类型，减少了需要设计制作的线路板数量，从而节约劳动量和制板费用；另外提高了各线路板的兼容性，调试排查问题的时候可用进行互相交换；
(2)从底台板到成像处理板的信号传输仅经过一组连接器，信号传输延时相同，而且减少了信号的衰减量；成像电箱为以底台板作为中心的镜像对称，测试时可上下旋转；
(3)在电性产品上使用与正样器件完全相同的封装的工业级器件，可大大节约成本，同时可以进行相应的温度实验验证；同时减少了正样线路板再次设计的工作量，同时降低了设计更改带来的风险。
附图说明
图1为本发明所述的夹心成像单元结构中成像单元的拓扑结构图；
图2为本发明所述的夹心成像单元的结构的原理图；
图3为本发明所述的夹心成像单元的结构中三种焦面板焦面组件的分布形式示意图；
图4中图4a和图4b分别为常规焦面板和异型焦面板的结构示意图；
图5为一步正样的设计生产流程图。
具体实施方式
具体实施方式一、结合图1至图4说明本实施方式，夹心成像单元结构，包括成像电箱和焦面组件两部分，焦面组件包含CMOS探测器、第一电源变换模块、第一数字接口电路、垂直驱动器四部分。成像电箱主要包含第二电源变换模块、FPGA(成像控制器)、数传模块和第二数字接口电路组成。
成像电箱内的第二电源变换模块为各部分产生所需的供电电源；数字接口电路对输入和输出的数据电平转换；数传模块产生2711接口电平的串行数据。电气机箱中的控制器输出的数字控制信号，经第二数字接口电路后送入到FPGA(成像控制器)，对其进行控制，并返回相应的状态信号。FPGA(成像控制器)产生CMOS探测器工作所需的数字控制信号和垂直驱动信号。焦面组件内的第一电源变换模块为各部分产生所需的供电电源；第一数字接口电路对输入和输出的数据电平转换；垂直驱动电路将输入的垂直驱动信号转换为指定电压的功率信号。
本实施方式所述的成像电箱中还包括刷新与配置管理模块和数据校正模块，数据校正和刷新与配置管理功能可以通过外部控制决定是否启动该功能。
所述刷新与配置管理模块可进行FPGA的在轨刷新、配置管理及在轨软件重构的操作；数据校正模块进行图像数据的非均匀性校正。
焦面的探测器及对应的线路板采用奇偶数各排一列，成像电箱内的线路板分为三层，中间为进行信号互联的底台板，上下两层为成像处理板。上下两层的成像处理板以底台板为中心采用镜像方式分布，主要的器件都分布在电箱的外侧以方便测试；
上下两层的成像处理板是完全相同的，一块成像处理板同时连接两块或更多的焦面板，上层的处理板连接奇数号焦面板，下层的处理板连接偶数号处理板。处理板的宽度
lchuli≥n(ljm+0.7)
式中，ljm为焦面的宽度，n为一块成像处理板同时连接的焦面板数量。
若焦面板的总数量为2mn，m为大于0的正整数，则焦面板种类为上层焦面板和下层焦面板两种，分别对应上层和下层的成像处理板。上下层成像处理板的数量各为m，也就是说，上层成像处理板连接的焦面板与下层成像处理板连接的焦面板数量相同，即上层焦面板上的探测器和下层焦面板上探测器相对在线路板上旋转了180°，mn块上层焦面板和mn块下层焦面板的长度相同，连接器和CMOS成像探测器在焦面板的相同焊接面。
若焦面板的总数量为(2m+1)n，则焦面板种类为三种，分别是上层焦面板、下层焦面板和下层异型焦面板；上层成像处理板数量为m+1，下层成像处理板的数量为m，上层焦面板上的探测器和下层焦面板上的探测器相对在线路板上旋转了180°，当n为偶数时，块焦面板的长度相同，连接器和探测器在上、下层焦面板的相同焊接面；n/2块下层异型焦面板(下层的焦面板连接在上层成像处理板上)的长度更长，增加的长度为上、下层焦面板的垂直距离ldistance，连接器和探测器在下层异型焦面板的不同焊接面；当n为奇数时，2mn+m块上、下层焦面板的长度相同，连接器和探测器在上、下层焦面板的相同焊接面；(n-1)/2块下层异型焦面板(下层焦面板连接在上层成像处理板上)的长度更长，增加的长度为上下层焦面板的垂直距离ldistance，连接器和探测器在焦面板的不同焊接面。
本实施方式中，所述下层异型焦面板的长度公式为：llong＝lshort+ldistance
lshort为块上、下层焦面板的长度，llong为下层异型焦面板的长度。
结合图4说明本实施方式，图4a指的是常用的焦面板，挠带是长条形状的。图4b为异型焦面板的形状，其挠带为折角型。
本实施方式中，在所述的焦面板上的探测器周围由于放置了器件，在电性(一步鉴定)线路板上使用体积大的无应力插座容易与探测器周围的器件发生干涉，因此定制的无应力插座采用直插针脚的形式，针脚的长度
ljack≥hcomponent+1
式中ljack为定制的无应力插座的针脚长度，hcomponent为探测器周围的器件高度。
本实施方式所述的CMOS探测器采用长光辰芯公司的产品，成像单元选用Xilinx公司的FPGA芯片XC5VFX100tff1136来进行控制，第一电源变换模块和第二电源变换模块采用TI公司的LDO，底台采用单块线路板上连接多个连接器来实现。
具体实施方式二、本实施方式为具体实施方式一所述的夹心成像单元结构的一步正样设计方法，由于夹心成像单元批产任务重，更换了相关探测器后，存在夹心成像单元设计的大改动，并且没有足够的经费支持电性、鉴定和正样的夹心成像单元研制，而且夹心成像单元研制的时间很紧张。本实施方式的具体方法由以下步骤实现：
(a)在夹心成像单元无外部接口信息，仅了解探测器应用要求情况下，进行电性夹心成像单元准电性产品的设计制作；
(b)在正调试的准电性夹心成像单元基础上，根据已发现的错误和技术要求进行原理图修改；
(c)对电性夹心成像单元所有对插连接器的信号定义及配对检查；
(d)按照夹心成像单元正样状态修改器件名称和封装；
(e)按照机械的新接口文件进行电性夹心成像单元预布局调整和电装工艺确认夹心成像单元器件封装特别是整形器件封装；同时统计各主要芯片的功耗；
(f)制作电性夹心成像单元带高度信息的器件三维模型；大功率器件的位置和散热方式的确认及散热片的位置；对插连接器的方向检查，确保没弄反；
(g)电性夹心成像单元线路板叠层模装，和电装工艺、热控及机械设计人员一起进行器件布局调整；
(h)对电性夹心成像单元(一步鉴定)线路板的布线；准电性产品的调试；
(i)电性夹心成像单元数传地检设备外协的启动(前提是IDS签订后)；电性夹心成像单元(一步鉴定)线路板的投产(前提是IDS签订后)；
(j)电性夹心成像单元线路板上装配连接器，进行试装配；电性夹心成像单元数传地检设备外协的验收；若电性夹心成像单元准电性产品的调试出现不可调整的问题，如：出现机械接口错误，安装不上；原理图设计错误，调试失败；PCB封装错误，器件安装不上等问题，则进行电性夹心成像单元(一步鉴定)线路板的重新布局、布线及制作；
(k)电性夹心成像单元(一步鉴定)线路板的焊接；
(l)电性夹心成像单元(一步鉴定)线路板的调试；
(m)电性夹心成像单元的三防，电性夹心成像单元(一步鉴定)产品的高低温实验；
(n)电性(夹心成像单元一步鉴定)产品与数传的联试；
(o)正样夹心成像单元产品的设计修改、制作、联试。
Claims (7)
1.夹心成像单元结构，包括成像电箱和焦面组件，所述焦面组件包括CMOS成像探测器、第一电源变换模块、第一数字接口电路、垂直驱动电路；所述成像电箱包括第二电源变换模块、成像控制器、数传模块和第二数字接口电路；其特征是：
所述第一电源变换模块和第二电源变换模块分别为焦面组件和成像电箱提供电源；
数传模块产生接口电平的串行数据，电气机箱中的控制器输出数字控制信号，经第二数字接口电路后送入到成像控制器，对所述成像控制器进行控制，所述成像控制器返回相应的状态信号；
所述成像控制器产生的数字控制信号经第一数字接口电路进行数据信号的电平转换后传送至CMOS成像探测器，成像控制器产生的垂直驱动信号经垂直驱动电路转换为电压功率信号传送至CMOS成像探测器；
所述焦面组件中的CMOS成像探测器及对应的线路板采用奇偶数各排成一列，成像电箱内的线路板分为三层，中间层为进行信号互联的成像底台板，上下两层分别为成像处理板，上层成像处理板和下层成像处理板以成像底台板为中心镜像分布；
所述上层成像处理板或下层成像处理板中的每块成像处理板同时连接两块或两块以上的焦面板，上层成像处理板连接上层焦面板，下层成像处理板连接下层焦面板，每块成像处理板的宽度为：lchuli≥n(ljm+0.7)，式中，ljm为焦面板的宽度，n为每块成像处理板同时连接的焦面板数量，n均为大于0的正整数。
2.根据权利要求1所述的夹心成像单元结构，其特征在于：当焦面板的总数量为2mn时，上层成像处理板和下层成像处理板的数量各为m，2mn块焦面板的长度相同，连接器和CMOS成像探测器在焦面板的相同焊接面，m为大于0的正整数。
3.根据权利要求1所述的夹心成像单元结构，其特征在于：
当焦面板的总数量为(2m+1)n时，则上层成像处理板的数量为m+1，下层成像处理板的数量为m，当n为偶数时，块焦面板的长度相同，连接器和CMOS成像探测器在焦面板的相同焊接面；n/2块异型焦面板的长度比块焦面板的长度长，增加的长度为上下层焦面板的垂直距离ldistance，连接器和CMOS成像探测器在焦面板的不同焊接面；
当n为奇数时，2mn+m块焦面板的长度相同，连接器和CMOS成像探测器在焦面板的相同焊接面；(n-1)/2块异型焦面板的长度比2mn+m块焦面板的长度长，增加的长度为上下层焦面板的垂直距离ldistance，连接器和探测器在焦面板的不同焊接面。
4.根据权利要求3所述的夹心成像单元结构，其特征在于：所述异型焦面板的长度公式为：
llong＝lshort+ldistance，lshort为块焦面板的长度，llong为异型焦面板的长度。
5.根据权利要求1所述的夹心成像单元结构的一步正样设计方法，其特征是，夹心成像单元在电性测试过程中采用一步鉴定的方式实现，该方法由以下步骤实现：
步骤一、进行电性夹心成像单元产品的设计，在正调试的准电性夹心成像单元基础上，根据发现的错误和技术要求进行原理图修改；
步骤二、对电性夹心成像单元所有对插连接器的信号定义及配对检查，按照夹心成像单元的正样状态修改器件名称和封装，按照机械的新接口文件进行电性夹心成像单元预布局调整和电装工艺确认夹心成像单元器件封装；同时统计各芯片的功耗；
步骤三、制作电性夹心成像单元带高度信息的器件三维模型，大功率器件的位置和散热方式的确认及散热片的位置，对插连接器的方向检查；
步骤四、电性夹心成像单元线路板叠层模装，并进行电装工艺、热控及大功率器件布局调整；
步骤五、对电性夹心成像单元线路板进行布线；进行准电性产品的调试；
步骤六、电性夹心成像单元数传地检设备外协的启动，电性夹心成像单元线路板的制作；
步骤七、电性夹心成像单元线路板上装配连接器，进行试装配；电性夹心成像单元数传地检设备外协的验收；若准电性夹心成像单元产品的调试出现不可调整的问题，进行电性夹心成像单元线路板的重新布局、布线及制作；
步骤八、电性夹心成像单元线路板的焊接；电性夹心成像单元线路板的调试；夹心成像单元的三防，电性夹心成像单元产品的高低温实验；
步骤九、电性夹心成像单元产品与数传的联试；正样夹心成像单元产品的设计修改、制作、联试。
6.根据权利要求5所述的一步正样设计方法，其特征在于：在执行步骤六之前，进行IDS签订。
7.根据权利要求5所述的一步正样设计方法，其特征在于：步骤七中，调试出现不可调整的问题具体指：出现了机械接口错误，安装不上；原理图设计错误，调试失败；PCB封装错误，器件安装不上的问题。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910231187.9A CN109905618B (zh) | 2019-03-26 | 2019-03-26 | 夹心成像单元结构及一步正样的设计方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910231187.9A CN109905618B (zh) | 2019-03-26 | 2019-03-26 | 夹心成像单元结构及一步正样的设计方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109905618A true CN109905618A (zh) | 2019-06-18 |
| CN109905618B CN109905618B (zh) | 2021-03-16 |
Family
ID=66953169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910231187.9A Expired - Fee Related CN109905618B (zh) | 2019-03-26 | 2019-03-26 | 夹心成像单元结构及一步正样的设计方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109905618B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110855864A (zh) * | 2019-11-18 | 2020-02-28 | 中国科学院长春光学精密机械与物理研究所 | 基于交错拼接应用的cmos成像系统 |
| CN111327809A (zh) * | 2020-03-23 | 2020-06-23 | 中国科学院长春光学精密机械与物理研究所 | 一种实现成像终端真空制冷的电路结构 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100118168A1 (en) * | 2008-11-12 | 2010-05-13 | Bae Systems Information And Electronic Systems Integration Inc. | High density composite focal plane array |
| CN104243858A (zh) * | 2014-09-05 | 2014-12-24 | 北京空间机电研究所 | 一种光学遥感器的电路系统 |
| CN104819719A (zh) * | 2015-04-10 | 2015-08-05 | 北京空间机电研究所 | 一种面向X-ray脉冲星导航定位的探测器系统 |
| CN204721429U (zh) * | 2015-04-30 | 2015-10-21 | 北京空间机电研究所 | 一种小像元尺寸cmos传感器遥感成像系统 |
| US20170094095A1 (en) * | 2000-05-03 | 2017-03-30 | Leica Biosystems Imaging, Inc. | Data management in a linear-array-based microscope slide scanner |
| CN108055771A (zh) * | 2017-11-22 | 2018-05-18 | 中国科学院长春光学精密机械与物理研究所 | 一种空间光学遥感器及其的焦平面组件 |
| CN108174061A (zh) * | 2017-12-12 | 2018-06-15 | 北京航天计量测试技术研究所 | 一种轻小型一体化刚柔结合成像电路 |
| CN208128386U (zh) * | 2018-04-11 | 2018-11-20 | 西安旭瑞电子科技有限公司 | 一种高分辨大面阵成像电路系统 |
| JP2018534610A (ja) * | 2015-09-24 | 2018-11-22 | ライカ バイオシステムズ イメージング インコーポレイテッドＬｅｉｃａ Ｂｉｏｓｙｓｔｅｍｓ Ｉｍａｇｉｎｇ， Ｉｎｃ． | ライン走査イメージングにおけるリアルタイム合焦 |
| CN109361882A (zh) * | 2018-11-12 | 2019-02-19 | 中国科学院长春光学精密机械与物理研究所 | 模块化的cmos成像系统 |
| CN109462721A (zh) * | 2018-11-12 | 2019-03-12 | 中国科学院长春光学精密机械与物理研究所 | 焦面与视频处理分离的面阵摆扫成像系统 |
-
2019
- 2019-03-26 CN CN201910231187.9A patent/CN109905618B/zh not_active Expired - Fee Related
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170094095A1 (en) * | 2000-05-03 | 2017-03-30 | Leica Biosystems Imaging, Inc. | Data management in a linear-array-based microscope slide scanner |
| US20100118168A1 (en) * | 2008-11-12 | 2010-05-13 | Bae Systems Information And Electronic Systems Integration Inc. | High density composite focal plane array |
| CN104243858A (zh) * | 2014-09-05 | 2014-12-24 | 北京空间机电研究所 | 一种光学遥感器的电路系统 |
| CN104819719A (zh) * | 2015-04-10 | 2015-08-05 | 北京空间机电研究所 | 一种面向X-ray脉冲星导航定位的探测器系统 |
| CN204721429U (zh) * | 2015-04-30 | 2015-10-21 | 北京空间机电研究所 | 一种小像元尺寸cmos传感器遥感成像系统 |
| JP2018534610A (ja) * | 2015-09-24 | 2018-11-22 | ライカ バイオシステムズ イメージング インコーポレイテッドＬｅｉｃａ Ｂｉｏｓｙｓｔｅｍｓ Ｉｍａｇｉｎｇ， Ｉｎｃ． | ライン走査イメージングにおけるリアルタイム合焦 |
| CN108055771A (zh) * | 2017-11-22 | 2018-05-18 | 中国科学院长春光学精密机械与物理研究所 | 一种空间光学遥感器及其的焦平面组件 |
| CN108174061A (zh) * | 2017-12-12 | 2018-06-15 | 北京航天计量测试技术研究所 | 一种轻小型一体化刚柔结合成像电路 |
| CN208128386U (zh) * | 2018-04-11 | 2018-11-20 | 西安旭瑞电子科技有限公司 | 一种高分辨大面阵成像电路系统 |
| CN109361882A (zh) * | 2018-11-12 | 2019-02-19 | 中国科学院长春光学精密机械与物理研究所 | 模块化的cmos成像系统 |
| CN109462721A (zh) * | 2018-11-12 | 2019-03-12 | 中国科学院长春光学精密机械与物理研究所 | 焦面与视频处理分离的面阵摆扫成像系统 |
Non-Patent Citations (1)
| Title |
|---|
| 张毅: "《中国博士学位论文全文数据库》", 15 January 2007 * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110855864A (zh) * | 2019-11-18 | 2020-02-28 | 中国科学院长春光学精密机械与物理研究所 | 基于交错拼接应用的cmos成像系统 |
| CN110855864B (zh) * | 2019-11-18 | 2021-04-20 | 中国科学院长春光学精密机械与物理研究所 | 基于交错拼接应用的cmos成像系统 |
| CN111327809A (zh) * | 2020-03-23 | 2020-06-23 | 中国科学院长春光学精密机械与物理研究所 | 一种实现成像终端真空制冷的电路结构 |
| CN111327809B (zh) * | 2020-03-23 | 2021-06-25 | 中国科学院长春光学精密机械与物理研究所 | 一种实现成像终端真空制冷的电路结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109905618B (zh) | 2021-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109905618A (zh) | 夹心成像单元结构及一步正样的设计方法 | |
| CN104582449B (zh) | 一种通信设备及用于该通信设备的单板 | |
| CN108966570A (zh) | 数据中心的机柜系统 | |
| CN103926853A (zh) | 一种可编程电阻输出装置和方法 | |
| CN113260537A (zh) | 用于车辆的车辆车载电网的制造方法以及车辆车载电网 | |
| CN110058146A (zh) | 一种换模通用老炼试验装置及其操作方法 | |
| CN104752851B (zh) | 一种系统 | |
| CN109902355A (zh) | 在mcu机箱中布局载荷数据处理单元的方法 | |
| CN203617508U (zh) | 一种电气连接装置 | |
| CN102473198B (zh) | 集成电路制造方法及半导体集成电路 | |
| CN207923996U (zh) | 一种具有柔性连接结构的电池管理系统的高压采集模块 | |
| CN104854573A (zh) | 减小板到板电子通信中的串扰 | |
| CN202771345U (zh) | Pxi背板和便携式pxi机箱 | |
| CN107154856A (zh) | 具有平行背板的通讯设备及其平行背板的布置方法 | |
| CN101894091B (zh) | 一种单板i2c扩展及id校验的方法与系统 | |
| CN102096724B (zh) | 支持多种通信类型数据采集卡间通信的可组装式电路板 | |
| CN104901516B (zh) | 一种功率模块信号连接装置及其实现方法 | |
| CN111445837A (zh) | 连接器组、显示控制卡、转接板和显示屏系统 | |
| CN109542702A (zh) | 一种测试设备及测试方法 | |
| US7071719B2 (en) | Semiconductor device | |
| WO2019091121A1 (zh) | 集成电气印刷电路板系统 | |
| CN100552658C (zh) | 连接接口之电路结构 | |
| CN206759417U (zh) | 一种接口电路及包含接口电路的芯片 | |
| CN220776227U (zh) | 一种便于快速连接的电控柜 | |
| CN215268312U (zh) | 以太网物理层芯片的poe性能测试平台 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20210316 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |