CN109904060B

CN109904060B - 半导体结构与其制作方法

Info

Publication number: CN109904060B
Application number: CN201910105271.6A
Authority: CN
Inventors: 熊文娟; 张鹏; 刘若男; 李志华; 李俊峰; 赵超; 王文武; 亨利·H·阿达姆松
Original assignee: Institute of Microelectronics of CAS
Current assignee: Institute of Microelectronics of CAS
Priority date: 2019-02-01
Filing date: 2019-02-01
Publication date: 2021-05-04
Anticipated expiration: 2039-02-01
Also published as: CN109904060A

Abstract

本申请提供了一种半导体结构与其制作方法。该方法包括应力大于或者等于1GPa的结构层的制作过程，结构层的制作过程包括：多个沉积步骤，沉积步骤为在基底的表面上或者已经沉积的预结构子层的表面上沉积一个预结构子层，预结构子层的厚度在100～400nm之间；刻蚀步骤，在沉积步骤之后，刻蚀步骤为在一个预结构子层的厚度或者多个预结构子层的总厚度大于400nm的情况下，对厚度大于400nm的一个预结构子层进行退火或者对总厚度大于400nm的多个预结构子层进行刻蚀，至少一个刻蚀步骤使得刻蚀后的各预结构子层在基底表面的投影重合；退火步骤，刻蚀步骤后有一个退火步骤。该制作方法得到的半导体结构中的结构层的裂纹较少。

Description

半导体结构与其制作方法

技术领域

本申请涉及半导体技术领域，具体而言，涉及一种半导体结构与其制作方法。

背景技术

现有的半导体领域中，生长厚度较大的且材料应力较大的结构层时，结构层内应力较大容易产生裂纹，导致结构层的质量较差，进而使得包括该结构层的器件的性能较差。

例如，应力较大的氮化硅(Si₃N₄)，该材料在光电子领域发展极为迅速，成为当前国内外研究热点。Si₃N₄凭借其以下优点，禁带宽度大(E＝5.1ev)、折射率高(n＝2.0)、光传输损耗低、与CMOS工艺兼容成本低廉等被广泛应用于硅基光电子器件。波导中的Si₃N₄芯层与SiO₂上下包层之间折射率之差远小于Si芯层和SiO₂上下包层SiO₂，因此，为了保证将光限制在芯层中，需要Si₃N₄芯层厚度会较大。但是，现有的半导体工艺中，制作的厚度大于400nm的Si₃N₄会因为膜内应力太大产生裂纹，使波导传输损耗大幅增加。

在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。

发明内容

本申请的主要目的在于提供一种半导体结构与其制作方法，以解决现有技术中的应力较大的材料在形成较厚的结构层时容易产生裂纹的问题。

为了实现上述目的，根据本申请的一个方面，提供了一种半导体结构的制作方法，包括应力大于或者等于1GPa的结构层的制作过程，所述结构层的制作过程包括：多个沉积步骤，各所述沉积步骤为在基底的表面上或者已经沉积的预结构子层的表面上沉积一个预结构子层，各所述预结构子层的厚度在100～400nm之间，且各所述预结构子层的材料相同且材料的应力大于1GPa；至少一个刻蚀步骤，在一个或者多个所述沉积步骤之后，所述刻蚀步骤为在一个所述预结构子层的厚度或者多个所述预结构子层的总厚度大于400nm的情况下，对厚度大于400nm的一个所述预结构子层进行退火或者对总厚度大于400nm的多个所述预结构子层进行刻蚀，至少一个所述刻蚀步骤使得刻蚀后的各所述预结构子层在所述基底表面的投影重合；退火步骤，所述退火步骤的个数大于或者等于所述刻蚀步骤的个数，各所述刻蚀步骤后有一个所述退火步骤，所述退火步骤为所述预结构子层或者刻蚀后的所述预结构子层进行退火，经过所述刻蚀步骤和所述退火步骤，各所述预结构子层变为结构子层。

进一步地，各所述结构子层的厚度在200～300nm之间。

进一步地，所述退火步骤的个数等于所述沉积步骤的个数，各所述沉积步骤之后有一个所述退火步骤。

进一步地，所述结构层的厚度在800～1200nm之间，所述结构层的制作过程包括四个所述沉积步骤、四个所述退火步骤和两个所述刻蚀步骤，四个所述沉积步骤依次为以第一沉积步骤、第二沉积步骤、第三沉积步骤和第四沉积步骤，四个所述退火步骤依次包括第一退火步骤、第二退火步骤、第三退火步骤以及第四退火步骤，两个所述刻蚀步骤依次包括第一刻蚀步骤和第二刻蚀步骤，所述结构层的制作过程中，所述第一沉积步骤、所述第一退火步骤、所述第二沉积步骤、所述第一刻蚀步骤、所述第二退火步骤、第三沉积步骤、所述第三退火步骤、所述第四沉积步骤、所述第二刻蚀步骤、所述第四退火步骤依次执行，且每个沉积步骤沉积的所述预结构子层的厚度在200～300nm之间。

进一步地，所述结构层为氮硅化合物的波导芯层，各所述沉积步骤为低压力化学气相沉积法。

进一步地，所述基底的制作过程包括：提供衬底；在所述衬底的表面上设置下包层，所述结构层中的各结构子层位于所述下包层的表面上，所述制作方法还包括：在所述结构层的远离所述下包层的表面上设置上包层。

进一步地，所述上包层和/或所述下包层包括二氧化硅。

根据本申请的另一方面，提供了另一种半导体结构，该半导体结构由任一种所述的方法制作形成。

根据本申请的另一方面，提供了另一种一种半导体结构，包括基底和位于所述基底表面上的应力大于或者等于1GPa的结构层，所述结构层包括多个结构子层，各所述结构子层的厚度在100～400nm之间，且所述结构层在所述基底表面上的投影位于所述基底表面的内部。

进一步地，所述结构层为氮硅化合物的波导芯层。

应用本申请的技术方案，上述的半导体结构的制作方法中，在沉积形成的一个或者多个预结构子层的厚度大于400nm时，就对这一个或者多个预结构子层进行刻蚀，去除这一个或者多个预结构子层的部分，使得这一个或者多个预结构子层在垂直与基底厚度方向的平面上的面积减小，从而使得刻蚀后的预结构子层不容易发生裂纹，保证了器件具有良好的性能，例如，当结构层为波导芯层时，由于波导芯层不容易发生裂纹，使得波导的传输损耗较小；另外，该制作方法中，至少对经过刻蚀后的预结构子层进行退火，去除刻蚀后的预结构子层中的缺陷和杂质，使得最后形成的结构子层的质量较好，进而保证了半导体结构的性能较好。

附图说明

构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1至图7示出了申请的半导体结构的制作过程中的结构示意图。

其中，上述附图包括以下附图标记：

10、衬底；20、下包层；30、第一预结构子层；31、第一结构子层；40、第二预结构子层；41、第二结构子层；50、第三预结构子层；51、第三结构子层；60、第四预结构子层；61、第四结构子层；70、上包层。

具体实施方式

应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。

需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。

应该理解的是，当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。

正如背景技术所介绍的，现有技术中的应力较大的材料在形成较厚的结构层时容易产生裂纹，进而会影响该结构层的性能甚至影响器件的性能，为了解决如上的问题，本申请提出了一种半导体结构与其制作方法。

本申请的一种典型的实施方式中，提供了一种半导体结构的制作方法，该制作方法包括应力大于或者等于1GPa的结构层的制作过程，上述结构层的制作过程包括：

多个沉积步骤，各上述沉积步骤为在基底的表面上或者已经沉积的预结构子层的表面上沉积一个预结构子层，各上述预结构子层的厚度在100～400nm之间，且各上述预结构子层的材料相同且材料的应力大于1GPa；

至少一个刻蚀步骤，在一个或者多个上述沉积步骤之后，上述刻蚀步骤为在一个上述预结构子层的厚度或者多个上述预结构子层的总厚度大于400nm的情况下，对厚度大于400nm的一个上述预结构子层进行退火或者对总厚度大于400nm的多个上述预结构子层进行刻蚀，至少一个上述刻蚀步骤使得刻蚀后的各上述预结构子层在上述基底表面的投影重合；

退火步骤，上述退火步骤的个数大于或者等于上述刻蚀步骤的个数，各上述刻蚀步骤后有一个上述退火步骤，上述退火步骤为上述预结构子层或者刻蚀后的上述预结构子层进行退火，经过上述刻蚀步骤和上述退火步骤，各上述预结构子层变为结构子层。

上述的制作方法中，当在基底上沉积的一个或者多个预结构子层的厚度大于400nm时，就需要对这一个或者多个预结构子层进行刻蚀，去除部分的预结构子层，具体主要有两种情况：一种情况为结构层的制作过程仅有一个刻蚀步骤，这种情况下，在沉积完所有的预结构子层后，即所有的沉积步骤之后，对多个预结构子层进行刻蚀；另一种情况为结构层的制作过程中包括多个刻蚀步骤，在这种情况下，在沉积得到的一个或者多个预结构子层的厚度大于400nm的情况下，就对这一个或多个预结构子层进行刻蚀，在刻蚀且退火后，继续实施沉积步骤，且后续沉积的预结构子层覆盖基底的裸露表面和刻蚀后的预结构子层的裸露表面，在后续沉积的一个或者多个预结构子层的厚度大于400nm的情况下，对后续沉积的一个或者多个预结构子层进行刻蚀，两次刻蚀后的预结构子层在垂直于基底厚度方向上的形状与尺寸完全相同，两侧刻蚀后的预结构子层在基底上的投影也完全重合。

上述的制作方法中，在沉积形成的一个或者多个预结构子层的厚度大于400nm时，就对这一个或者多个预结构子层进行刻蚀，去除这一个或者多个预结构子层的部分，使得这一个或者多个预结构子层在垂直与基底厚度方向的平面上的面积减小，从而使得刻蚀后的预结构子层不容易发生裂纹，保证了器件具有良好的性能，例如，当结构层为波导芯层时，由于波导芯层不容易发生裂纹，使得波导的传输损耗较小；另外，该制作方法中，至少对经过刻蚀后的预结构子层进行退火，去除刻蚀后的预结构子层中的缺陷和杂质，使得最后形成的结构子层的质量较好，进而保证了半导体结构的性能较好。

需要说明的是，本申请的沉积步骤、退火步骤以及刻蚀步骤的个数可以根据实际情况来选择。另外，结构层的具体的形状也可以根据实际情况来设置，可以为长条形，也可以为圆柱形等等，还可以为其他的合适的形状。

在实际的制作过程中，当各预结构子层的厚度较大时，比如当预结构子层的厚度为400nm时，在沉积了两个预结构子层后，厚度就达到了800nm，这时再进行刻蚀和退火也可能会出现裂纹，所以为了进一步保证结构层的裂纹较少，结构层的性能较好，本申请的一种实施例中，各上述结构子层的厚度在200～300nm之间，即预结构子层的厚度在200～300nm之间，这样每个预结构子层的厚度较小，但凡出现预结构子层的总厚度大于400nm的情况，对应的预结构子层的总厚度也不会比400nm大很多，这样再对这些预结构子层进行刻蚀和退火，出现裂纹的几率较小或者裂纹的数量以及面积也较小。

为了进一步使得制作得到的结构层的质量较好，本申请的一种实施例中，上述退火步骤的个数等于上述沉积步骤的个数，各上述沉积步骤之后有一个上述退火步骤。即无论在当前的沉积步骤后是否进行刻蚀，都会对沉积步骤形成预结构子层进行退火，减少其中的缺陷和杂质。当然，当在当前的沉积步骤之后，需要进行刻蚀步骤时，先进行刻蚀步骤，在刻蚀步骤之后，在进行退火步骤。

对于退火步骤来说，具体的工艺条件，包括退火温度和退火时间需要根据实际情况而定，例如可以根据实际的材料来确定，也可以根据器件对结构层的要求来确定。本领域技术人员可以根据实际情况选择合适的退火温度和退火时间。

一种具体的实施例中，上述结构层的厚度在800～1200nm之间，上述结构层的制作过程包括四个上述沉积步骤、四个上述退火步骤和两个上述刻蚀步骤，四个上述沉积步骤依次为以第一沉积步骤、第二沉积步骤、第三沉积步骤和第四沉积步骤，四个上述退火步骤依次包括第一退火步骤、第二退火步骤、第三退火步骤以及第四退火步骤，两个上述刻蚀步骤依次包括第一刻蚀步骤和第二刻蚀步骤，上述结构层的制作过程中，上述第一沉积步骤、上述第一退火步骤、上述第二沉积步骤、上述第一刻蚀步骤、上述第二退火步骤、第三沉积步骤、上述第三退火步骤、上述第四沉积步骤、上述第二刻蚀步骤、上述第四退火步骤依次执行，且每个沉积步骤沉积的上述预结构子层的厚度在200～300nm之间。该制作过程可以进一步保证该结构层中的裂纹较少，且该结构层的杂质和缺陷较少，进而保证了该结构层具有良好的性能。

本申请的结构层可以为应力大于1GPa的材料对应的结构层，一种具体的应用中，该结构层为氮硅化合物的波导芯层，波导芯层应用上述的制作过程制作而成，使得该波导芯层的裂纹较少或者没有裂纹，且结构层的缺陷以及杂质较少，使得该波导芯层的性能较好，且为了进一步提升波导芯层的致密性且使得其缺陷较少，具体地，各上述沉积步骤为低压力化学气相沉积法(Low pressure chemical vapor deposition，简称LPCVD法)。当然，对于氮硅化合物的波导芯层来说，其沉积步骤不仅限于上述的LPCVD法，还可以是其他的合适方法，比如PECVD、ALD或者PVD等等。

本申请的半导体结构可以为现有技术中的任何包括结构层的结构，一种具体的实施例中，上述半导体结构包括波导的结构，该结构中，基底的制作过程包括：提供衬底；在上述衬底的表面上设置下包层，上述结构层中的各结构子层位于上述下包层的表面上。上述制作方法还包括：在上述结构层的远离上述下包层的表面上设置上包层。

上述的包括波导中，下包层和上包层的材料可以为现有技术中的任何可用的材料，一种具体的实施例中，上述上包层和/或上述下包层包括二氧化硅。这样可以进一步保证该波导具有良好的传输性能。

本申请的另一种典型的实施方式中，提供了一种半导体结构，该半导体结构由任一种上述的方法制作形成。

该半导体结构由于采用上述的制作方法制作而成，使得该半导体结构中的结构层的裂纹较少或者不存在，保证了该结构层的性能较好，进而保证了该半导体结构的性能较好。

本申请的再一种典型的实施方式中，提供了一种半导体结构，该半导体结构包括基底和位于上述基底表面上的应力大于或者等于1GPa的结构层，上述结构层包括多个结构子层，各上述结构子层的厚度在100～400nm之间，且上述结构层在上述基底表面上的投影位于上述基底表面的内部。

上述的半导体结构中，由于该结构层包括多个结构子层，由于各结构子层的厚度较小，在100～400nm之间，使得各结构子层的裂纹较少，避免现有技术中直接沉积较厚的结构层导致的容易出现裂纹的情况，保证了结构层的性能较好，进而保证了器件的性能较好。

本申请的结构层可以为应力大于1GPa的材料对应的结构层，一种具体的应用中，该结构层为氮硅化合物的波导芯层，具体地，该半导体结构还包括衬底、下包层和上包层，其中，结构层位于下包层和上包层之间。

本申请的各退火步骤的退火温度在1100～1200℃之间，退火的时间在1～5h，这样能够进一步保证形成的结构层的质量较好。

本申请的再一种典型的实施方式中，提供了一种半导体器件，该器件包括上述半导体结构。该器件由于包括上述的半导体结构，使得器件的性能较好。

为了使得本领域技术人员能够更加清楚地了解本申请的技术方案，以下将结合具体的实施例来说明本申请的技术方案。

实施例

该半导体结构包括衬底和设置在衬底表面上的波导，具体的制作过程包括：

提供衬底10；

在衬底10上采用多次升降温生长2～4μm热二氧化硅层，形成图1所示的下包层20；

在下包层20的远离衬底10的表面上采用LPCVD法进行第一沉积步骤，淀积250nm的Si₃N₄，形成第一预结构子层30，然后执行第一退火步骤进行退火，退火的温度为1100℃之间，退火的时间为3h，形成图2所示的结构；

在第一预结构子层30的远离下包层20的表面上采用LPCVD法进行第二沉积步骤，淀积250nm的Si₃N₄，形成第二预结构子层40，形成图3所示的结构，然后刻蚀第一预结构子层30和第二预结构子层40，然后执行第二退火步骤进行退火，形成图4所示的结构，其中，第一预结构子层30和第二预结构子层40分别变为第一结构子层31和第二结构子层41，退火的温度为1100℃之间，退火的时间为3h；

在第二预结构子层40的远离下包层20的表面上采用LPCVD法进行第三沉积步骤，淀积250nm的Si₃N₄，形成第三预结构子层50，执行第三退火步骤进行退火，退火的温度为1100℃之间，退火的时间为3h；

在第三预结构子层50的远离下包层20的表面上采用LPCVD法进行第四沉积步骤，淀积250nm的Si₃N₄，形成第四预结构子层60，形成图5所示的结构，然后刻蚀第三个预结构子层和第四个预结构子层，然后执行第四退火步骤进行退火，形成图6所示的结构，其中，退火的温度为1100℃之间，退火的时间为3h，第三预结构子层50和第四预结构子层60分别变为第三结构子层51和第四结构子层61；

采用LPCVD法淀积2～4μm HTO二氧化硅层，形成图7所示的上包层70。

从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：

1)、本申请的半导体结构的制作方法中，在沉积形成的一个或者多个预结构子层的厚度大于400nm时，就对这一个或者多个预结构子层进行刻蚀，去除这一个或者多个预结构子层的部分，使得这一个或者多个预结构子层在垂直与基底厚度方向的平面上的面积减小，从而使得刻蚀后的预结构子层不容易发生裂纹，保证了器件具有良好的性能，例如，当结构层为波导芯层时，由于波导芯层不容易发生裂纹，使得波导的传输损耗较小；另外，该制作方法中，至少对经过刻蚀后的预结构子层进行退火，去除刻蚀后的预结构子层中的缺陷和杂质，使得最后形成的结构子层的质量较好，进而保证了半导体结构的性能较好。

2)、本申请的半导体结构由于采用上述的制作方法制作而成，使得该半导体结构中的结构层的裂纹较少或者不存在，保证了该结构层的性能较好，进而保证了该半导体结构的性能较好。

3)、本申请的半导体结构中，由于该结构层包括多个结构子层，由于各结构子层的厚度较小，在100～400nm之间，使得各结构子层的裂纹较少，避免现有技术中直接沉积较厚的结构层导致的容易出现裂纹的情况，保证了结构层的性能较好，进而保证了器件的性能较好。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims

1.一种半导体结构的制作方法，包括应力大于或者等于1GPa的结构层的制作过程，其特征在于，所述结构层的制作过程包括：

沉积步骤，各所述沉积步骤为在基底的表面上或者已经沉积的预结构子层的表面上沉积一个预结构子层，各所述预结构子层的厚度在100～400nm之间，且各所述预结构子层的材料相同且为应力大于1GPa的高应力材料；

至少一个刻蚀步骤，在一个或者多个所述沉积步骤之后，所述刻蚀步骤为在多个所述预结构子层的总厚度大于400nm的情况下，对总厚度大于400nm的多个所述预结构子层进行刻蚀，至少一个所述刻蚀步骤使得刻蚀后的各所述预结构子层在所述基底表面的投影重合；

退火步骤，所述退火步骤的个数大于或者等于所述刻蚀步骤的个数，各所述刻蚀步骤后有一个所述退火步骤，所述退火步骤为所述预结构子层或者刻蚀后的所述预结构子层进行退火，经过所述刻蚀步骤和所述退火步骤，各所述预结构子层变为结构子层。

2.根据权利要求1所述的制作方法，其特征在于，各所述结构子层的厚度在200～300nm之间。

3.根据权利要求1或2所述的制作方法，其特征在于，所述退火步骤的个数等于所述沉积步骤的个数，各所述沉积步骤之后有一个所述退火步骤。

4.根据权利要求1所述的制作方法，其特征在于，所述结构层的厚度在800～1200nm之间，所述结构层的制作过程包括四个所述沉积步骤、四个所述退火步骤和两个所述刻蚀步骤，四个所述沉积步骤依次为以第一沉积步骤、第二沉积步骤、第三沉积步骤和第四沉积步骤，四个所述退火步骤依次包括第一退火步骤、第二退火步骤、第三退火步骤以及第四退火步骤，两个所述刻蚀步骤依次包括第一刻蚀步骤和第二刻蚀步骤，所述结构层的制作过程中，所述第一沉积步骤、所述第一退火步骤、所述第二沉积步骤、所述第一刻蚀步骤、所述第二退火步骤、第三沉积步骤、所述第三退火步骤、所述第四沉积步骤、所述第二刻蚀步骤、所述第四退火步骤依次执行，且每个沉积步骤沉积的所述预结构子层的厚度在200～300nm之间。

5.根据权利要求1或4所述的制作方法，其特征在于，所述结构层为氮硅化合物的波导芯层，各所述沉积步骤为低压力化学气相沉积法。

6.根据权利要求5所述的制作方法，其特征在于，

所述基底的制作过程包括：

提供衬底；

在所述衬底的表面上设置下包层，所述结构层中的各结构子层位于所述下包层的表面上，

所述制作方法还包括：

在所述结构层的远离所述下包层的表面上设置上包层。

7.根据权利要求6所述的制作方法，其特征在于，所述上包层和/或所述下包层包括二氧化硅。

8.一种半导体结构，其特征在于，所述半导体结构由权利要求1至7中任一项所述的方法制作形成。