CN109887929A - 一种阵列基板及显示面板 - Google Patents

一种阵列基板及显示面板 Download PDF

Info

Publication number
CN109887929A
CN109887929A CN201910114704.4A CN201910114704A CN109887929A CN 109887929 A CN109887929 A CN 109887929A CN 201910114704 A CN201910114704 A CN 201910114704A CN 109887929 A CN109887929 A CN 109887929A
Authority
CN
China
Prior art keywords
gated
tft
bottom gate
active layer
layer pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910114704.4A
Other languages
English (en)
Other versions
CN109887929B (zh
Inventor
张顺
韩林宏
周洋
都蒙蒙
滕悦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910114704.4A priority Critical patent/CN109887929B/zh
Publication of CN109887929A publication Critical patent/CN109887929A/zh
Priority to US16/713,977 priority patent/US11094765B2/en
Application granted granted Critical
Publication of CN109887929B publication Critical patent/CN109887929B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明的实施例提供一种阵列基板及显示面板，涉及显示技术领域，可使得子像素区的面积减小。一种阵列基板，包括：衬底、设置在所述衬底上且位于每个子像素区的至少一个顶栅TFT和至少一个底栅TFT；所述至少一个顶栅TFT包括第一顶栅TFT，所述至少一个底栅TFT包括第一底栅TFT，所述第一顶栅TFT的有源层图案和所述第一底栅TFT的有源层图案沿第一方向排布且异层设置，所述第一顶栅TFT的有源层图案和所述第一底栅TFT的有源层图案的长度方向均为第二方向；所述第一方向和所述第二方向交叉。

Description

一种阵列基板及显示面板
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及显示面板。
背景技术
有机发光二极管(Organic Light Emitting Diode，简称OLED)显示装置由于具有制备工艺简单、成本低、功耗低、发光亮度高、工作温度适应范围广、高响应、高对比度、易形成柔性和视角宽等优点，因而被广泛关注。
OLED按照驱动方式可以分为无源矩阵型OLED(Passive Matirx OLED，PMOLED)和有源矩阵型OLED(Active Matrix OLED，AMOLED)两大类，即直接寻址和薄膜晶体管(ThinFilm Transistor，TFT)矩阵寻址两类。其中，AMOLED具有呈阵列式排布的像素，属于主动显示类型，发光效能高，通过用作高清晰度的大尺寸显示装置。
随着分辨率的要求越来越高，像素密度(Pixels Per Inch，PPI)越来越高。更高的PPI意味着更小的子像素面积，在制程能力不变的情况下，电路有效布局的面积就越小，尤其是对于AMOLED显示面板，通常一个子像素里包括有2～7个TFT，这就对电路布局提出了更高的要求。
发明内容
本发明的实施例提供一种阵列基板及显示面板，可使得子像素区的面积减小。
为达到上述目的，本发明的实施例采用如下技术方案：
一方面，提供一种阵列基板，包括：衬底、设置在所述衬底上且位于每个子像素区的至少一个顶栅TFT和至少一个底栅TFT；所述至少一个顶栅TFT包括第一顶栅TFT，所述至少一个底栅TFT包括第一底栅TFT，所述第一顶栅TFT的有源层图案和所述第一底栅TFT的有源层图案沿第一方向排布且异层设置，所述第一顶栅TFT的有源层图案和所述第一底栅TFT的有源层图案的长度方向均为第二方向；所述第一方向和所述第二方向交叉。
可选的，所述至少一个顶栅TFT还包括第二顶栅TFT，所述第一底栅TFT位于所述第一顶栅TFT和所述第二顶栅TFT之间；所述第一顶栅TFT的有源层图案与所述第二顶栅TFT的有源层图案同层同材料，且所述第二顶栅TFT的有源层图案的长度方向为所述第二方向；所述第一顶栅TFT的栅极、所述第一底栅TFT的栅极以及所述第二顶栅TFT的栅极同层同材料。
或者，可选的，所述至少一个底栅TFT还包括第二底栅TFT，所述第一顶栅TFT位于所述第一底栅TFT和所述第二底栅TFT之间；所述第一底栅TFT的有源层图案与所述第二底栅TFT的有源层图案同层同材料，且所述第二底栅TFT的有源层图案的长度方向为所述第二方向；所述第一顶栅TFT的栅极、所述第一底栅TFT的栅极以及所述第二底栅TFT的栅极同层同材料。
可选的，所述阵列基板还包括第一栅线；所述第一顶栅TFT的栅极、所述第一底栅TFT的栅极以及所述第二顶栅TFT的栅极分别为所述第一栅线的一部分。
或者，可选的，所述阵列基板还包括第一栅线；所述第一顶栅TFT的栅极、所述第一底栅TFT的栅极以及所述第二底栅TFT的栅极分别为所述第一栅线的一部分。
可选的，所述至少一个顶栅TFT还包括第三顶栅TFT；所述第一顶栅TFT的有源层图案与所述第三顶栅TFT的有源层图案同层设置且连接，所述第三顶栅TFT的有源层图案的长度方向为所述第二方向。
在此基础上，可选的，所述至少一个底栅TFT还包括第三底栅TFT；所述第一底栅TFT的有源层图案与所述第三底栅TFT的有源层图案同层设置且连接，所述第三底栅TFT的有源层图案的长度方向为所述第二方向。
可选的，所述至少一个底栅TFT还包括第四底栅TFT；所述第一顶栅TFT的有源层图案与所述第四底栅TFT的有源层图案异层设置，且所述第四底栅TFT的有源层图案的长度方向为所述第二方向。
在此基础上，可选的，所述至少一个顶栅TFT还包括第四顶栅TFT；所述第一底栅TFT的有源层图案与所述第四顶栅TFT的有源层图案异层设置，且所述第四顶栅TFT的有源层图案的长度方向为所述第二方向。
可选的，在所述至少一个顶栅TFT包括第二顶栅TFT的情况下，所述至少一个顶栅TFT还包括第五顶栅TFT，所述第二顶栅TFT的有源层图案与所述第五顶栅TFT的有源层图案同层设置且连接，且所述第五顶栅TFT的有源层图案的长度方向为所述第二方向；或者，在所述至少一个底栅TFT包括第二底栅TFT的情况下，所述至少一个底栅TFT还包括第五底栅TFT，所述第二底栅TFT的有源层图案与所述第五底栅TFT的有源层图案同层设置且连接，且所述第五底栅TFT的有源层图案的长度方向为所述第二方向。
可选的，在所述至少一个顶栅TFT包括第二顶栅TFT的情况下，所述至少一个底栅TFT还包括第六底栅TFT，所述第二顶栅TFT的有源层图案和所述第六底栅TFT的有源层图案异层设置，且所述第六底栅TFT的有源层图案的长度方向为所述第二方向；或者，在所述至少一个底栅TFT包括第二底栅TFT的情况下，所述至少一个顶栅TFT还包括第六顶栅TFT，所述第二底栅TFT的有源层图案和所述第六顶栅TFT的有源层图案异层设置，且所述第六顶栅TFT的有源层图案的长度方向为所述第二方向。
可选的，所述阵列基板还包括第二栅线；所述第三顶栅TFT的栅极、所述第三底栅TFT的栅极以及所述第五顶栅TFT的栅极分别为所述第二栅线的一部分；或者，所述第三顶栅TFT的栅极、所述第三底栅TFT的栅极以及所述第五底栅TFT的栅极分别为所述第二栅线的一部分。
可选的，所述阵列基板还包括第二栅线；所述第四底栅TFT的栅极、所述第四顶栅TFT的栅极以及所述第六底栅TFT的栅极分别为所述第二栅线的一部分；或者，所述第四底栅TFT的栅极、所述第四顶栅TFT的栅极以及所述第六顶栅TFT的栅极分别为所述第二栅线的一部分。
另一方面，提供一种显示面板，包括上述的阵列基板。
本发明的实施例提供一种阵列基板及显示面板，通过在每个子像素区至少设置第一顶栅TFT和第一底栅TFT，并使第一顶栅TFT的有源层图案和第一底栅TFT的有源层图案异层设置，可在布局第一顶栅TFT和第一底栅TFT时，无需如相邻的顶栅TFT或顶栅TFT之间的有源层图案需具有间距一样，为第一顶栅TFT的有源层图案和第一底栅TFT的有源层图案异层预留相应的间距，因而，本发明可使电路有效布局的面积减小，从而使得子像素区的面积减小。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1a为现有技术中一种阵列基板的俯视示意图；
图1b为图1a的剖视示意图；
图2为本发明提供的一种阵列基板的俯视示意图；
图3a为本发明提供的另一种阵列基板的俯视示意图；
图3b为图3a的剖视示意图；
图4a为本发明提供的又一种阵列基板的俯视示意图；
图4b为图4a的剖视示意图；
图5a为本发明提供的又一种阵列基板的俯视示意图；
图5b为图5a的剖视示意图；
图6a为本发明提供的又一种阵列基板的俯视示意图；
图6b为本发明提供的又一种阵列基板的俯视示意图；
图7a为本发明提供的又一种阵列基板的俯视示意图；
图7b为本发明提供的又一种阵列基板的俯视示意图；
图8a为本发明提供的又一种阵列基板的俯视示意图；
图8b为本发明提供的又一种阵列基板的俯视示意图；
图9a为本发明提供的又一种阵列基板的俯视示意图；
图9b为本发明提供的又一种阵列基板的俯视示意图；
图10a为本发明提供的又一种阵列基板的俯视示意图；
图10b为图10a的剖视示意图；
图10c为本发明提供的又一种阵列基板的俯视示意图；
图11a为本发明提供的又一种阵列基板的俯视示意图；
图11b为图11a的剖视示意图；
图11c为本发明提供的又一种阵列基板的俯视示意图；
图12a为本发明提供的又一种阵列基板的俯视示意图；
图12b为本发明提供的又一种阵列基板的俯视示意图；
图13a为本发明提供的又一种阵列基板的俯视示意图；
图13b为本发明提供的又一种阵列基板的俯视示意图；
图14为本发明提供的一种阵列基板的制备方法流程示意图；
图15为本发明提供的又一种阵列基板的制备方法流程示意图；
图16为本发明提供的又一种阵列基板的制备方法流程示意图；
图17为本发明提供的又一种阵列基板的制备方法流程示意图；
图18为本发明提供的又一种阵列基板的制备方法流程示意图；
图19为本发明提供的又一种阵列基板的制备方法流程示意图；
图20为本发明提供的又一种阵列基板的制备方法流程示意图；
图21为本发明提供的又一种阵列基板的制备方法流程示意图；
图22为本发明提供的又一种阵列基板的制备方法流程示意图；
图23为本发明提供的又一种阵列基板的制备方法流程示意图。
附图标记
X-第一方向；Y-第二方向；01-阵列基板；02-显示区；03-周边区；04-子像素区；10-衬底；20-有源层图案；30-栅绝缘层；40-栅极；41-第一栅线；42-第二栅线；S-源极；D-漏极；50-过孔；100-顶栅TFT；110-第一顶栅TFT；120-第二顶栅TFT；130-第三顶栅TFT；140-第四顶栅TFT；150-第五顶栅TFT；160-第六顶栅TFT；210-第一底栅TFT；220-第二底栅TFT；230-第三底栅TFT；240-第四底栅TFT；250-第五底栅TFT；260-第六底栅TFT。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
AMOLED中为驱动发光器件发光，阵列基板的子像素区需设置驱动电路，驱动电路包括多个TFT。相关技术中，子像素区中的多个TFT均采用顶栅型或底栅型。以子像素区中的多个TFT均为顶栅型TFT为例，如图1a和1b所示，每个顶栅型TFT均包括依次设置于衬底10上的有源层图案20、栅绝缘层30、栅极40、源极S和漏极D，由于相邻顶栅型TFT在沿第一方向排布时，相邻顶栅型TFT之间有源层图案20(有源层图案20的长度方向与第一方向交叉)需要具有一定的间距，因此，使得电路有效布局的面积无法减小，从而使得子像素区的面积无法减小。
基于此，本发明实施例提供一种阵列基板，如图2以及图3a和图3b所示，阵列基板01包括衬底10、设置在衬底10上且位于每个子像素区04的至少一个顶栅TFT和至少一个底栅TFT。
如图3a和3b所示，至少一个顶栅TFT包括第一顶栅TFT110，至少一个底栅TFT包括第一底栅TFT210，第一顶栅TFT110的有源层图案20和第一底栅TFT210的有源层图案20沿第一方向X排布且异层设置，第一顶栅TFT110的有源层图案20和第一底栅TFT210的有源层图案20的长度方向均为第二方向Y；第一方向X和第二方向Y交叉。
可以理解的是，如图2所示，阵列基板01可划分为显示区02和周边区03，周边区03围绕显示区02一周设置，显示区02可划分为多个子像素区04。
不管是顶栅TFT还是底栅TFT，均包括栅极、有源层图案20、源极S和漏极D。其中，对于顶栅TFT，栅极位于有源层图案20的远离衬底10一侧，对于底栅TFT，栅极位于有源层图案20的靠近衬底10一侧。其中，源极S和漏极D可根据实际电路的设计进行设置，本发明对此不作限制。
第一顶栅TFT110的有源层图案20和第一底栅TFT210的有源层图案20异层设置，即，沿阵列基板的厚度方向，第一顶栅TFT110的有源层图案20和第一底栅TFT210的有源层图案20之间还设置有其他膜层，在工艺上，第一顶栅TFT110的有源层图案20和第一底栅TFT210的有源层图案20通过两次构图工艺制备得到。
需要说明的是，第一方向X和第二方向Y交叉角度可为任意角度，而本发明的实施例以第一方向X与第二方向Y垂直进行示例。
本发明的实施例提供一种阵列基板01，通过在每个子像素区04至少设置第一顶栅TFT110和第一底栅TFT210，并使第一顶栅TFT110的有源层图案20和第一底栅TFT210的有源层图案20异层设置，可在布局第一顶栅TFT110和第一底栅TFT210时，无需如相邻的顶栅TFT100和顶栅TFT100之间的有源层图案20需具有一定间距，为第一顶栅TFT110的有源层图案20和第一底栅TFT210的有源层图案20异层预留相应的间距，因而，本发明可使电路有效布局的面积减小，从而使得子像素区04的面积减小。
可选的，如图4a和4b所示，至少一个顶栅TFT还包括第二顶栅TFT120，第一底栅TFT210位于第一顶栅TFT110和第二顶栅TFT120之间；第一顶栅TFT110的有源层图案20与第二顶栅TFT120的有源层图案20同层设置，且第二顶栅TFT120的有源层图案20的长度方向为第二方向Y；第一顶栅TFT110的栅极40、第一底栅TFT210的栅极40以及第二顶栅TFT120的栅极40同层同材料。
第一顶栅TFT110的有源层图案20与第二顶栅TFT120的有源层图案20同层同材料，即，第一顶栅TFT110的有源层图案20和第二顶栅TFT120的有源层图案20通过一次构图工艺制备得到。
第一顶栅TFT110的栅极40、第一底栅TFT210的栅极40以及第二顶栅TFT120的栅极40同层同材料，即，第一顶栅TFT110的栅极40、第一底栅TFT210的栅极40以及第二顶栅TFT120的栅极40通过一次构图工艺制备得到。
相关技术中，相邻的顶栅TFT和顶栅TFT之间的有源层图案需要具有间距，间距较小就可能造成短路，而本申请由于第一底栅TFT210位于第一顶栅TFT110和第二顶栅TFT120之间，且第一底栅TFT210的有源层图案20与第一顶栅TFT110的有源层图案20、第二顶栅TFT120的有源层图案20异层设置，不存在间距较小造成短路的问题，因此，第一顶栅TFT110的有源层图案和第一底栅TFT210的有源层图案20以及第二顶栅TFT120的有源层图案之间，沿第一方向X可以具有较小间距(比相关技术中相邻的顶栅TFT或顶栅TFT之间的有源层图案的间距小)，或者，沿第一方向X间距为零。
在此基础上，可选的，如图4a和4b所示，阵列基板01还包括第一栅线41；第一顶栅TFT110的栅极40、第一底栅TFT210的栅极40以及第二顶栅TFT120的栅极40分别为第一栅线41的一部分。
即，通过第一栅线41同时控制第一顶栅TFT110、第一底栅TFT210以及第二顶栅TFT120的开启或关闭。
可选的，如图5a和5b所示，至少一个底栅TFT还包括第二底栅TFT220，第一顶栅TFT110位于第一底栅TFT210和第二底栅TFT220之间；第一底栅TFT210的有源层图案20与第二底栅TFT220的有源层图案20同层同材料，且第二底栅TFT220的有源层图案20的长度方向为第二方向Y；第一顶栅TFT110的栅极40、第一底栅TFT210的栅极40以及第二底栅TFT220的栅极40同层同材料。
第一底栅TFT210的有源层图案20与第二底栅TFT220的有源层图案20同层同材料，即，第一底栅TFT210的有源层图案20和第二底栅TFT220的有源层图案20通过一次构图工艺制备得到。
第一顶栅TFT110的栅极40、第一底栅TFT210的栅极40以及第二底栅TFT220的栅极40同层同材料，即，第一顶栅TFT110的栅极40、第一底栅TFT210的栅极40以及第二底栅TFT220的栅极40通过一次构图工艺制备得到。
由于第一顶栅TFT110位于第一底栅TFT210和第二底栅TFT220之间，且第一顶栅TFT110的有源层图案20与第一底栅TFT210的有源层图案20、第二底栅TFT220的有源层图案20异层设置，因此，第一底栅TFT210的有源层图案20和第一顶栅TFT110的有源层图案20以及第二底栅TFT220的有源层图案20，沿第一方向X可以具有较小间距(比相关技术中相邻的顶栅TFT或顶栅TFT之间的有源层图案的间距小)，或者，沿第一方向X间距为零。
在此基础上，可选的，如图5a和5b所示，阵列基板01还包括第一栅线41；第一顶栅TFT110的栅极40、第一底栅TFT210的栅极40以及第二底栅TFT220的栅极40分别为第一栅线41的一部分。
即，通过第一栅线41同时控制第一顶栅TFT110、第一底栅TFT210以及第二底栅TFT220的开启或关闭。
可选的，如图6a所示，至少一个顶栅TFT还包括第三顶栅TFT130；第一顶栅TFT110的有源层图案20与第三顶栅TFT130的有源层图案20同层设置且连接，第三顶栅TFT130的有源层图案20的长度方向为第二方向Y。
或者，作为另一种可选方式，如图6b所示，第一顶栅TFT110的有源层图案20与第三顶栅TFT130的有源层图案20可以同层设置且断开。
其中，第一顶栅TFT110的有源层图案20与第三顶栅TFT130的有源层图案20同层设置，即，第一顶栅TFT110的有源层图案20与第三顶栅TFT130的有源层图案20可通过一次构图工艺制备得到。
需要说明的是，本发明所有实施例中采用的TFT的源极S、漏极D是对称的，所以其源极S、漏极D是没有区别的。基于此，以第一顶栅TFT110为例，其源极S和漏极D可以按图6a或图6b所示的方式进行设置，也可以将其源极S和漏极D进行互换。同理，第三顶栅TFT130的源极S和漏极D也可以按图6a或图6b所示的方式进行设置，也可以将其源极S和漏极D进行互换。
在此基础上，可选的，如图7a所示，至少一个底栅TFT还包括第三底栅TFT230；第一底栅TFT210的有源层图案20与第三底栅TFT230的有源层图案20同层设置且连接，第三底栅TFT230的有源层图案20的长度方向为第二方向Y。
或者，作为另一种可选方式，如图7b所示，第一底栅TFT210的有源层图案20与第三底栅TFT230的有源层图案20可以同层设置且断开。
其中，第一底栅TFT210的有源层图案20与第三底栅TFT230的有源层图案20同层设置，即，第一底栅TFT210的有源层图案20与第三底栅TFT230的有源层图案20可通过一次构图工艺制备得到。
需要说明的是，本发明所有实施例中采用的TFT的源极S、漏极D是对称的，所以其源极S、漏极D是没有区别的。基于此，以第一底栅TFT210为例，其源极S和漏极D可以按图7a或图7b所示的方式进行设置，也可以将其源极S和漏极D进行互换。同理，第三底栅TFT230的源极S和漏极D也可以按图7a或图7b所示的方式进行设置，也可以将其源极S和漏极D进行互换。
在此基础上，可选的，如图8a所示，在至少一个顶栅TFT包括第二顶栅TFT120的情况下，至少一个顶栅TFT还包括第五顶栅TFT150，第二顶栅TFT120的有源层图案20与第五顶栅TFT150的有源层图案20同层设置且连接，且第五顶栅TFT150的有源层图案20的长度方向为第二方向Y。
或者，作为另一种可选方式，如图8b所示，第二顶栅TFT120的有源层图案20与第五顶栅TFT150的有源层图案20同层设置且断开。
其中，第二顶栅TFT120的有源层图案20与第五顶栅TFT150的有源层图案20同层设置，即，第二顶栅TFT120的有源层图案20与第五顶栅TFT150的有源层图案20可通过一次构图工艺制备得到。
可以理解的是，第三底栅TFT230位于第三顶栅TFT130和第五顶栅TFT150之间，且第三顶栅TFT130的有源层图案20和第五顶栅TFT150的有源层图案20也同层设置。其中，第一底栅TFT210的有源层图案20与第三底栅TFT230的有源层图案20可同层设置。
在此基础上，可选的，阵列基板01还包括第二栅线42；第三顶栅TFT130的栅极40、第三底栅TFT230的栅极40以及第五顶栅TFT150的栅极40分别为第二栅线42的一部分。
其中，第一栅线41和第二栅线42可以平行设置。
可选的，如图9a所示，在至少一个底栅TFT包括第二底栅TFT220的情况下，至少一个底栅TFT还包括第五底栅TFT250，第二底栅TFT220的有源层图案20与第五底栅TFT250的有源层图案20同层设置且连接，且第五底栅TFT250的有源层图案20的长度方向为第二方向Y。
或者，作为另一种可选方式，如图9b所示，第二底栅TFT220的有源层图案20与第五底栅TFT250的有源层图案20同层设置且断开。
其中，第二底栅TFT220的有源层图案20与第五底栅TFT250的有源层图案20同层设置，即，第二底栅TFT220的有源层图案20与第五底栅TFT250的有源层图案20可通过一次构图工艺制备得到。
可以理解的是，第三顶栅TFT130位于第三底栅TFT230和第五底栅TFT250之间，且第三底栅TFT230和第五底栅TFT250的有源层图案20也同层设置。其中，第三顶栅TFT130的有源层图案20与第一顶栅TFT110的有源层图案20可同层设置。
在此基础上，可选的，阵列基板01还包括第二栅线42；第三底栅TFT230的栅极40、第三顶栅TFT130的栅极40以及第五底栅TFT250的栅极40分别为第二栅线42的一部分。
可选的，如图10a、图10b和图10c所示，至少一个底栅TFT还包括第四底栅TFT240；第一顶栅TFT110的有源层图案20与第四底栅TFT240的有源层图案20异层设置，且第四底栅TFT240的有源层图案20的长度方向为第二方向Y。
在此基础上，可选的，如图10a和10b所示，第一顶栅TFT110的有源层图案20与第四底栅TFT240的有源层图案20可以通过过孔50连接。
第一顶栅TFT110的有源层图案20与第四底栅TFT240的有源层图案20异层设置，即沿阵列基板的厚度方向，第一顶栅TFT110的有源层图案20和第四底栅TFT240的有源层图案20之间还设置有其他膜层，在工艺上，第一顶栅TFT110的有源层图案20和第四底栅TFT240的有源层图案20通过两次构图工艺制备得到。
或者，作为另一种可选方式，如图10c所示，第一顶栅TFT110的有源层图案20与第四底栅TFT240的有源层图案20异层设置，但第一顶栅TFT110的有源层图案20与第四底栅TFT240的有源层图案20之间相互绝缘且具有间距。
当然，第一顶栅TFT110的有源层图案20与第四底栅TFT240的有源层图案20之间相互绝缘且二者在衬底上的正投影间距为零，且无重叠区域。
可以理解的是，第一顶栅TFT110的有源层图案20与第四底栅TFT240的有源层图案20异层设置，可在布局第一顶栅TFT110与第四底栅TFT240时，无需如相邻的顶栅TFT100和顶栅TFT100之间的有源层图案20需具有一定间距，为第一顶栅TFT110的有源层图案20和第四底栅TFT240的有源层图案20异层预留相应的间距，因而，本发明可使电路有效布局的面积减小，从而使得子像素区04的面积减小。
在此基础上，可选的，如图11a、图11b和图11c所示，至少一个顶栅TFT还包括第四顶栅TFT140；第一底栅TFT210的有源层图案20与第四顶栅TFT140的有源层图案20异层设置，且第四顶栅TFT140的有源层图案20的长度方向为第二方向Y。
在此基础上，可选的，如图11a和图11b所示，第一底栅TFT210的有源层图案20与第四顶栅TFT140的有源层图案20可以通过过孔50连接。
第一底栅TFT210的有源层图案20与第四顶栅TFT140的有源层图案20异层设置，即沿阵列基板的厚度方向，第一底栅TFT210的有源层图案20与第四顶栅TFT140的有源层图案20之间还设置有其他膜层，在工艺上，第一底栅TFT210的有源层图案20与第四顶栅TFT140的有源层图案20通过两次构图工艺制备得到。
或者，作为另一种可选方式，如图11c所示，第一底栅TFT210的有源层图案20与第四顶栅TFT140的有源层图案20异层设置，但第一底栅TFT210的有源层图案20与第四顶栅TFT140的有源层图案20之间相互绝缘且具有间距。
当然，第一底栅TFT210的有源层图案20与第四顶栅TFT140的有源层图案20之间相互绝缘且二者在衬底上的正投影间距为零，且无重叠区域。
可以理解的是，第一底栅TFT210的有源层图案20与第四顶栅TFT140的有源层图案20异层设置，可在布局第一底栅TFT210与第四顶栅TFT140时，无需如相邻的顶栅TFT100和顶栅TFT100之间的有源层图案20需具有一定间距，为第一底栅TFT210的有源层图案20与第四顶栅TFT140的有源层图案20异层预留相应的间距，因而，本发明可使电路有效布局的面积减小，从而使得子像素区04的面积减小。
在此基础上，可选的，如图12a和12b所示，在至少一个顶栅TFT包括第二顶栅TFT120的情况下，至少一个底栅TFT还包括第六底栅TFT260，第二顶栅TFT120的有源层图案20和第六底栅TFT260的有源层图案20异层设置，且第六底栅TFT260的有源层图案20的长度方向为第二方向Y。
在此基础上，可选的，如图12a所示，第二顶栅TFT120的有源层图案20与第六底栅TFT260的有源层图案20可以通过过孔50连接。
第二顶栅TFT120的有源层图案20与第六底栅TFT260的有源层图案20异层设置，即沿阵列基板的厚度方向，第二顶栅TFT120的有源层图案20和第六底栅TFT260的有源层图案20之间还设置有其他膜层，在工艺上，第二顶栅TFT120的有源层图案20和第六底栅TFT260的有源层图案20通过两次构图工艺制备得到。
或者，作为另一种可选方式，如图12b所示，第二顶栅TFT120的有源层图案20和第六底栅TFT260的有源层图案20异层设置，但第二顶栅TFT120的有源层图案20和第六底栅TFT260的有源层图案20之间相互绝缘且具有间距。
当然，第二顶栅TFT120的有源层图案20与第六底栅TFT260的有源层图案20之间相互绝缘且二者在衬底上的正投影间距为零，且无重叠区域。
可以理解的是，第四顶栅TFT140位于第四底栅TFT240和第六底栅TFT260之间，且第四底栅TFT240和第六底栅TFT260的有源层图案20可以同层设置。
在此基础上，可选的，如图12a和12b所示，阵列基板01还包括第二栅线42；第四底栅TFT240的栅极40、第四顶栅TFT140的栅极40以及第六底栅TFT260的栅极40分别为第二栅线42的一部分。
可选的，如图13a所示，在至少一个底栅TFT包括第二底栅TFT220的情况下，至少一个顶栅TFT还包括第六顶栅TFT160，第二底栅TFT220的有源层图案20和第六顶栅TFT160的有源层图案20异层设置，且第六顶栅TFT160的有源层图案20的长度方向为第二方向Y。
在此基础上，可选的，如图13a所示，第二底栅TFT220的有源层图案20和第六顶栅TFT160的有源层图案20可以通过过孔50连接。
第二底栅TFT220的有源层图案20与第六顶栅TFT160的有源层图案20异层设置，即沿阵列基板的厚度方向，第二底栅TFT220的有源层图案20和第六顶栅TFT160的有源层图案20之间还设置有其他膜层，在工艺上，第二底栅TFT220的有源层图案20和第六顶栅TFT160的有源层图案20通过两次构图工艺制备得到。
或者，作为另一种可选方式，如图13b所示，第二底栅TFT220的有源层图案20和第六顶栅TFT160异层设置，但第二底栅TFT220的有源层图案20和第六顶栅TFT160的有源层图案20之间相互绝缘且具有间距。
当然，第二底栅TFT220的有源层图案20与第六顶栅TFT160的有源层图案20之间相互绝缘且二者在衬底上的正投影间距为零，且无重叠区域。
可以理解的是，第四底栅TFT240位于第四顶栅TFT140和第六顶栅TFT160之间，且第四顶栅TFT140和第六顶栅TFT160的有源层图案20可以同层设置。
在此基础上，可选的，阵列基板01还包括第二栅线42；第四底栅TFT240的栅极40、第四顶栅TFT140的栅极40以及第六顶栅TFT160的栅极40分别为第二栅线42的一部分。
本发明的实施例还提供一种阵列基板的制备方法，该阵列基板包括第一底栅TFT、第一顶栅TFT。
如图14所示，该阵列基板的制备方法包括：
S101、参考图3a和图3b所示，通过一次构图工艺在衬底上第一顶栅TFT110的区域形成有源层图案20。
S102、参考图3a和图3b所示，在形成有第一顶栅TFT110的有源层图案20的衬底上，形成覆盖衬底的栅绝缘层30。
S103、参考图3a和图3b所示，在形成有栅绝缘层30的衬底上，通过一次构图工艺在第一顶栅TFT110的区域形成用作第一顶栅TFT110的栅极，并在与第一底栅TFT210的区域形成用作第一底栅TFT210的栅极。
S104、参考图3a和图3b所示，在形成用作第一顶栅TFT110的栅极和用作第一底栅TFT210的栅极的衬底上，形成覆盖衬底的栅绝缘层30。
S105、参考图3a和图3b所示，在形成栅绝缘层30的衬底上，通过一次构图工艺在第一底栅TFT210的区域形成有源层图案20。
所述第一顶栅TFT110的有源层图案20和所述第一底栅TFT210的有源层图案20沿第一方向X排布且异层设置，所述第一顶栅TFT110的有源层图案20和所述第一底栅TFT210的有源层图案20的长度方向均为第二方向Y。
S106、参考图3a和图3b所示，分别在第一顶栅TFT110的区域和第一底栅TFT210的区域形成源极S和漏极D。
其中，构图工艺为成膜、曝光、显影等。
本发明的实施例提供的上述阵列基板的制备方法，其具有与所述阵列基板01相同的有益效果，在此不再赘述。
本发明的实施例还提供一种阵列基板的制备方法，该阵列基板包括第一顶栅TFT、第二顶栅TFT、位于所述第一顶栅TFT和所述第二顶栅TFT之间的第一底栅TFT。
如图15所示，该阵列基板的制备方法包括：
S201、参考图4a和图4b所示，通过一次构图工艺在衬底上第一顶栅TFT110的区域、第二顶栅TFT120的区域形成有源层图案20。
所述第一顶栅TFT110的有源层图案和所述第二顶栅TFT120的有源层图案20沿第一方向X排布且同层设置，所述第一顶栅TFT110的有源层图案20和第二顶栅TFT120的有源层图案20的长度方向均为第二方向Y。
S202、参考图4a和图4b所示，在形成有第一顶栅TFT110的有源层图案20、第二顶栅TFT120的有源层图案20的衬底上，形成覆盖衬底的栅绝缘层30。
S203、参考图4a和图4b所示，在形成有栅绝缘层30的衬底上，通过一次构图工艺在第一顶栅TFT110的区域形成用作第一顶栅TFT110的栅极，在第二顶栅TFT120的区域形成用作第二顶栅TFT120的栅极，并在与第一底栅TFT210的区域形成用作第一底栅TFT210的栅极。
S204、参考图4a和图4b所示，在形成用作第一顶栅TFT110、第二顶栅TFT120的栅极和用作第一底栅TFT210的栅极的衬底上，形成覆盖衬底的栅绝缘层30。
S205、参考图4a和图4b所示，在形成栅绝缘层30的衬底上，通过一次构图工艺在第一底栅TFT210的区域形成有源层图案20。
第一底栅210的有源层图案的长度方向为第二方向Y。
S206、参考图4a和图4b所示，分别在第一顶栅TFT110的区域、第二顶栅TFT120的区域、第一底栅210的区域形成源极S和漏极D。
本发明的实施例提供的上述阵列基板的制备方法，其具有与所述阵列基板01相同的有益效果，在此不再赘述。
本发明的实施例还提供一种阵列基板的制备方法，该阵列基板包括第一底栅TFT、第二底栅TFT、位于所述第一底栅TFT和所述第二底栅TFT之间的第一顶栅TFT。
如图16所示，该阵列基板的制备方法包括：
S301、参考图5a和图5b所示，通过一次构图工艺在衬底上第一顶栅TFT110的区域形成有源层图案20。
第一顶栅TFT110的有源层图案的长度方向为第二方向Y。
S302、参考图5a和图5b所示，在形成有第一顶栅TFT110的有源层图案20的衬底上，形成覆盖衬底的栅绝缘层30。
S303、参考图5a和图5b所示，在形成有栅绝缘层30的衬底上，通过一次构图工艺在第一顶栅TFT110的区域形成用作第一顶栅TFT110的栅极，并在第一底栅TFT210的区域形成用作第一底栅TFT210的栅极，在第二底栅TFT220的区域形成用作第二底栅TFT220的栅极。
S304、参考图5a和图5b所示，在形成用作第一顶栅TFT110、第一底栅TFT210、第二底栅TFT220的栅极的衬底上，形成覆盖衬底的栅绝缘层。
S305、参考图5a和图5b所示，在形成栅绝缘层30的衬底上，通过一次构图工艺在第一底栅TFT210的区域、第二底栅TFT220的区域形成有源层图案20。
所述第一底栅TFT210的有源层图案和所述第二底栅TFT220的有源层图案沿第一方向X排布且同层设置，所述第一底栅TFT210的有源层图案和所述第二底栅TFT220的有源层图案的长度方向均为第二方向Y。
S306、参考图5a和图5b所示，分别在第一顶栅TFT110的区域、第一底栅TFT210的区域、第二底栅TFT220的区域形成源极S和漏极D。
本发明的实施例提供的上述阵列基板的制备方法，其具有与所述阵列基板01相同的有益效果，在此不再赘述。
本发明的实施例还提供一种阵列基板的制备方法，该阵列基板包括第一顶栅TFT、第一底栅TFT、第三顶栅TFT。
如图17所示，该阵列基板的制备方法包括：
S401、参考图6a和图6b所示，通过一次构图工艺在衬底上第一顶栅TFT110的区域、第三顶栅TFT130的区域形成有源层图案20。
所述第一顶栅TFT110的有源层图案和所述第三顶栅TFT130的有源层图案20沿第二方向Y排布且同层设置，所述第一顶栅TFT110的有源层图案20和第三顶栅TFT130的有源层图案20的长度方向均为第二方向Y。
S402、参考图6a和图6b所示，在形成有第一顶栅TFT110的有源层图案20、第三顶栅TFT130的有源层图案20的衬底上，形成覆盖衬底的栅绝缘层30。
S403、参考图6a和图6b所示，在形成有栅绝缘层30的衬底上，通过一次构图工艺在第一顶栅TFT110的区域形成用作第一顶栅TFT110的栅极，在第三顶栅TFT130的区域形成用作第三顶栅TFT130的栅极，并在第一底栅TFT210的区域形成用作第一底栅TFT210的栅极。
S404、参考图6a和图6b所示，在形成用作第一顶栅TFT110、第三顶栅TFT130与第一底栅TFT210的栅极的衬底上，形成覆盖衬底的栅绝缘层30。
S405、参考图6a和图6b所示，在形成栅绝缘层30的衬底上，通过一次构图工艺在第一底栅TFT210的区域形成有源层图案20。
所述第一底栅TFT210的有源层图案20和所述第一顶栅TFT110的有源层图案20沿第一方向X排布且异层设置，所述第一底栅TFT210的有源层图案20的长度方向为第二方向Y。
S406、参考图6a和图6b所示，分别在第一顶栅TFT110的区域、第三顶栅TFT130的区域、第一底栅TFT210的区域形成源极S和漏极D。
本发明的实施例提供的上述阵列基板的制备方法，其具有与所述阵列基板01相同的有益效果，在此不再赘述。
本发明的实施例还提供一种阵列基板的制备方法，该阵列基板包括第一顶栅TFT、第三顶栅TFT、第一底栅TFT和第三底栅TFT。
如图18所示，该阵列基板的制备方法包括：
S501、参考图7a和图7b所示，通过一次构图工艺在衬底上第一顶栅TFT110的区域、第三顶栅TFT130的区域形成有源层图案20。
所述第一顶栅TFT110的有源层图案和所述第三顶栅TFT130的有源层图案20沿第二方向Y排布且同层设置，所述第一顶栅TFT110的有源层图案20和第三顶栅TFT130的有源层图案20的长度方向均为第二方向Y。
S502、参考图7a和图7b所示，在形成有第一顶栅TFT110的有源层图案20、第三顶栅TFT130的有源层图案20的衬底上，形成覆盖衬底的栅绝缘层30。
S503、参考图7a和图7b所示，在形成有栅绝缘层30的衬底上，通过一次构图工艺在第一顶栅TFT110的区域形成用作第一顶栅TFT110的栅极，在第三顶栅TFT130的区域形成用作第三顶栅TFT130的栅极，并在第一底栅TFT210的区域形成用作第一底栅TFT210的栅极，第三底栅TFT230的区域形成用作第三底栅TFT230的栅极。
S504、参考图7a和图7b所示，在形成用作第一顶栅TFT110、第三顶栅TFT130、第一底栅TFT210与第三底栅TFT230的栅极的衬底上，形成覆盖衬底的栅绝缘层30。
S505、参考图7a和图7b所示，在形成栅绝缘层30的衬底上，通过一次构图工艺在第一底栅TFT210的区域、第三底栅TFT230的区域形成有源层图案20。
所述第一底栅TFT210的有源层图案20和所述第三底栅TFT230的有源层图案20沿第二方向Y排布且同层设置，所述第一底栅TFT210的有源层图案20和所述第三底栅TFT230的有源层图案20的长度方向均为第二方向Y。
S506、参考图7a和图7b所示，分别在第一顶栅TFT110的区域、第三顶栅TFT130的区域、第一底栅TFT210的区域和第三底栅TFT230的区域形成源极S和漏极D。
本发明的实施例提供的上述阵列基板的制备方法，其具有与所述阵列基板01相同的有益效果，在此不再赘述。
本发明的实施例还提供一种阵列基板的制备方法，该阵列基板包括第一顶栅TFT、第二顶栅TFT、第三顶栅TFT、第五顶栅TFT，以及位于第一顶栅TFT和第二顶栅TFT之间的第一底栅TFT，位于第三顶栅TFT和第五顶栅TFT之间的第三底栅TFT。
如图19所示，该阵列基板的制备方法包括：
S601、参考图8a和图8b所示，通过一次构图工艺在衬底上第一顶栅TFT110的区域、第二顶栅TFT120的区域、第三顶栅TFT130的区域、第五顶栅TFT150的区域形成有源层图案20。
所述第一顶栅TFT110的有源层图案20和所述第二顶栅TFT120的有源层图案20沿第一方向X排布且同层设置，所述第三顶栅TFT130的有源层图案和所述第五顶栅TFT150的有源层图案20沿第一方向X排布且同层设置，所述第一顶栅TFT110的有源层图案20、第二顶栅TFT120的有源层图案20、第三顶栅TFT110的有源层图案20、第五顶栅TFT150的有源层图案20的长度方向均为第二方向Y。
S602、参考图8a和图8b所示，在形成有第一顶栅TFT110的有源层图案20、第二顶栅TFT120的有源层图案20、第三顶栅TFT130的有源层图案20、第五顶栅TFT150的有源层图案20的衬底上，形成覆盖衬底的栅绝缘层30。
S603、参考图8a和图8b所示，在形成有栅绝缘层30的衬底上，通过一次构图工艺在第一顶栅TFT110的区域形成用作第一顶栅TFT110的栅极，在第二顶栅TFT120的区域形成用作第二顶栅TFT120的栅极，在第三顶栅TFT130的区域形成用作第三顶栅TFT130的栅极，在第五顶栅TFT150的区域形成用作第五顶栅TFT150的栅极，并在第一底栅TFT210的区域形成用作第一底栅TFT210的栅极，第三底栅TFT230的区域形成用作第三底栅TFT230的栅极。
S604、参考图8a和图8b所示，在形成用作第一顶栅TFT110、第二顶栅TFT120、第三顶栅TFT130、第五顶栅TFT150、第一底栅TFT210与第三底栅TFT230的栅极的衬底上，形成覆盖衬底的栅绝缘层。
S605、参考图8a和图8b所示，在形成栅绝缘层30的衬底上，通过一次构图工艺在第一底栅TFT210的区域、第三底栅TFT230的区域形成有源层图案20。
所述第一底栅TFT210的有源层图案20和所述第一顶栅TFT110的有源层图案20、所述第二顶栅TFT120的有源层图案20沿第一方向X排布且异层设置，所述第三底栅TFT230的有源层图案20和所述第三顶栅TFT130的有源层图案20、所述第五顶栅TFT150的有源层图案20沿第一方向X排布且异层设置，所述第一底栅TFT210的有源层图案20和所述第三底栅TFT230的有源层图案20的长度方向均为第二方向Y。
S606、参考图8a和图8b所示，分别在第一顶栅TFT110的区域、第二顶栅TFT120的区域、第三顶栅TFT130的区域、第五顶栅TFT150的区域、第一底栅TFT210的区域和第三底栅TFT230的区域形成源极S和漏极D。
本发明的实施例提供的上述阵列基板的制备方法，其具有与所述阵列基板01相同的有益效果，在此不再赘述。
本发明的实施例还提供一种阵列基板的制备方法，该阵列基板包括第一底栅TFT、第二底栅TFT、第三底栅TFT、第五底栅TFT、位于所述第一底栅TFT和所述第二底栅TFT之间的第一顶栅TFT，于所述第三底栅TFT和所述第五底栅TFT之间的第三顶栅TFT。
如图20所示，该阵列基板的制备方法包括：
S701、参考图9a和9b所示，通过一次构图工艺在衬底上第一顶栅TFT110的区域、第三顶栅TFT130的区域形成有源层图案20。
所述第一顶栅TFT110的有源层图案20和所述第三顶栅TFT130的有源层图案20沿第二方向Y排布且同层设置，所述第一顶栅TFT110的有源层图案20和所述第三顶栅TFT130的有源层图案20的长度方向均为第二方向Y。
S702、参考图9a和9b所示，在形成有第一顶栅TFT110的有源层图案20、第三顶栅TFT130的有源层图案20的衬底上，形成覆盖衬底的栅绝缘层30。
S703、参考图9a和9b所示，在形成有栅绝缘层30的衬底上，通过一次构图工艺在第一顶栅TFT110的区域形成用作第一顶栅TFT110的栅极，在第三顶栅TFT130的区域形成用作第三顶栅TFT130的栅极，并在第一底栅TFT210的区域形成用作第一底栅TFT210的栅极，第二底栅TFT220的区域形成用作第二底栅TFT220的栅极，第三底栅TFT230的区域形成用作第三底栅TFT230的栅极，第五底栅TFT250的区域形成用作第五底栅TFT250的栅极。
S704、参考图9a和9b所示，在形成用作第一顶栅TFT110、第三顶栅TFT130、第一底栅TFT210、第二底栅TFT220、第三底栅TFT230与第五底栅TFT250的栅极的衬底上，形成覆盖衬底的栅绝缘层。
S705、参考图9a和9b所示，在形成栅绝缘层30的衬底上，通过一次构图工艺在第一底栅210的区域、第二底栅TFT220的区域、第三底栅TFT230的区域、第五底栅TFT250的区域形成有源层图案20。
所述第一底栅TFT210的有源层图案20和所述第二底栅TFT220的有源层图案20沿第一方向X排布且同层设置，所述第三底栅TFT230的有源层图案20和所述第五底栅TFT250的有源层图案20沿沿第一方向X排布且同层设置，所述第一底栅TFT210的有源层图案20、所述第二底栅TFT220的有源层图案20、所述第三底栅TFT230的有源层图案20和所述第五底栅TFT250的有源层图案20的长度方向均为第二方向Y。
S706、参考图9a和9b所示，分别在第一顶栅TFT110的区域、第三顶栅TFT130的区域、第一底栅TFT210的区域、第二底栅TFT220的区域、第三底栅TFT230的区域和第五底栅TFT250的区域源极S和漏极D。
本发明的实施例提供的上述阵列基板的制备方法，其具有与所述阵列基板01相同的有益效果，在此不再赘述。
本发明的实施例还提供一种阵列基板的制备方法，该阵列基板包括第一顶栅TFT、第四顶栅TFT、第一底栅TFT和第四底栅TFT。
如图21所示，包括：
S801、参考图10c和图11c所示，通过一次构图工艺在衬底上第一顶栅TFT110的区域、第四顶栅TFT140的区域形成有源层图案20。
所述第一顶栅TFT110的有源层图案20和所述第四顶栅TFT的有源层图案20同层设置，且长度方向均为第二方向Y。
S802、参考图10c和图11c所示，在形成有第一顶栅TFT110的有源层图案20、第四顶栅TFT140的有源层图案20的衬底上，形成覆盖衬底的栅绝缘层30。
S803、参考图10c和图11c所示，在形成有栅绝缘层30的衬底上，通过一次构图工艺在第一顶栅TFT110的区域形成用作第一顶栅TFT110的栅极，在第四顶栅TFT140的区域形成用作第四顶栅TFT140的栅极，并在第一底栅TFT210的区域形成用作第一底栅TFT210的栅极，第四底栅TFT240的区域形成用作第四底栅TFT240的栅极。
S804、参考图10c和图11c所示，在形成用作第一顶栅TFT110、第四顶栅TFT140、第一底栅TFT210与第四底栅TFT240的栅极的衬底上，形成覆盖衬底的栅绝缘层30。
S805、参考图10c和图11c所示，在形成栅绝缘层30的衬底上，通过一次构图工艺在第一底栅TFT210的区域与第四底栅TFT240的区域形成有源层图案20。
所述第一底栅TFT210的有源层图案20与所述第一顶栅TFT110的有源层图案20沿第一方向X排布且异层设置，所述第四底栅TFT240和所述第四顶栅TFT的有源层图案20沿第一方向X排布且异层设置，第一顶栅TFT110、第四顶栅TFT140、第一底栅TFT210与第四底栅TFT240的长度方向均为第二方向Y。
S806、参考图10c和11c所示，分别在第一顶栅TFT110的区域、第四顶栅TFT140的区域、第一底栅TFT210的区域和第四底栅TFT240的区域形成源极S和漏极D。
在此基础上，上述阵列基板的制备方法S804和S805之间，还包括：
S807、参考图10a、图10b、图11a和图11b所示，分别在第一顶栅TFT110的区域、第四顶栅TFT140的区域形成贯穿栅绝缘层30的过孔50。
所述第一顶栅TFT110和所述第四底栅TFT240通过过孔连接，所述第四顶栅TFT140和所述第一底栅TFT210通过过孔连接。
本发明的实施例提供的上述阵列基板的制备方法，其具有与所述阵列基板01相同的有益效果，在此不再赘述。
本发明的实施例还提供一种阵列基板的制备方法，该阵列基板包括第一顶栅TFT、第二顶栅TFT、第四底栅TFT、第六底栅TFT、以及位于第一顶栅TFT和第二顶栅TFT之间的第一底栅TFT，位于第四底栅TFT和第六底栅TFT之间的第四顶栅TFT。
如图22所示，该阵列基板的制备方法包括：
S901、参考图12b所示，通过一次构图工艺在衬底上第一顶栅TFT110的区域、第二顶栅TFT120的区域、第四顶栅TFT140的区域形成有源层图案20。
所述第一顶栅TFT110的有源层图案20和所述第二顶栅TFT120的有源层图案20沿第一方向X排布且同层设置，所述第一顶栅TFT110的有源层图案20、第二顶栅TFT120的有源层图案20、第四顶栅TFT110的有源层图案20的长度方向均为第二方向Y。
S902、参考图12b所示，在形成有第一顶栅TFT110的有源层图案20、第二顶栅TFT120的有源层图案20、第四顶栅TFT140的有源层图案20的衬底上，形成覆盖衬底的栅绝缘层30。
S903、参考图12b所示，在形成有栅绝缘层30的衬底上，通过一次构图工艺在第一顶栅TFT110的区域形成用作第一顶栅TFT110的栅极，在第二顶栅TFT120的区域形成用作第二顶栅TFT120的栅极，在第四顶栅TFT140的区域形成用作第四顶栅TFT140的栅极，并在第一底栅TFT210的区域形成用作第一底栅TFT210的栅极，第四底栅TFT240的区域形成用作第四底栅TFT240的栅极，第六底栅TFT260的区域形成用作第六底栅TFT260的栅极。
S904、参考图12b所示，在形成用作第一顶栅TFT110、第二顶栅TFT120、第四顶栅TFT140、第一底栅TFT210、第四底栅TFT240与第六底栅TFT260的栅极的衬底上，形成覆盖衬底的栅绝缘层30。
S905、参考图12b所示，在形成栅绝缘层30的衬底上，通过一次构图工艺在第一底栅TFT210的区域、第四底栅TFT240的区域与第六底栅TFT260的区域形成有源层图案20。
所述第一底栅TFT210的有源层图案20和所述第一顶栅TFT110的有源层图案20、所述第二顶栅TFT120的有源层图案20沿第一方向X排布且异层设置，第四底栅TFT240的有源层图案20与所述第六底栅TFT260的有源层图案20、所述第四顶栅TFT140的有源层图案20沿第一方向X排布且异层设置，所述第一底栅TFT210的有源层图案20、所述第四底栅TFT230的有源层图案20和所述第六底栅TFT260的有源层图案20的长度方向均为第二方向Y。
S906、参考图12b所示，分别在第一顶栅TFT110的区域、第二顶栅TFT120的区域、第四顶栅TFT140的区域、第一底栅TFT210的区域、第四底栅TFT240的区域和第六底栅TFT260的区域形成源极S和漏极D。
在此基础上，在上述阵列基板的制备方法的S904和S905之间，还包括：
S907、参考图12a所示，分别在第一顶栅TFT110的区域、第二顶栅TFT120的区域、第四顶栅TFT140的区域形成贯穿栅绝缘层30的过孔50。
所述第一顶栅TFT110和所述第四底栅TFT240、所述第四顶栅TFT140和所述第一底栅TFT210、所述第二顶栅TFT120和所述第六底栅TFT260分别通过过孔进行连接。
本发明的实施例提供的上述阵列基板的制备方法，其具有与所述阵列基板01相同的有益效果，在此不再赘述。
本发明的实施例还提供一种阵列基板的制备方法，该阵列基板包括第一底栅TFT、第二底栅TFT、第四顶栅TFT、第六顶栅TFT，以及位于第一底栅TFT和第二底栅TFT之间的第一顶栅TFT，位于第四顶栅TFT和第六顶栅TFT之间的第四底栅TFT。
如图23所示，该阵列基板的制备方法包括：
S1001、参考图13b所示，通过一次构图工艺在衬底上第一顶栅TFT110的区域、第四顶栅TFT140的区域、第六顶栅TFT160的区域形成有源层图案20。
所述第四顶栅TFT140和所述第六顶栅TFT160沿第一方向X排布且同层设置，所述第一顶栅TFT110的有源层图案20、第四顶栅TFT140的有源层图案20、第六顶栅TFT160的有源层图案20的长度方向均为第二方向Y。
S1002、参考图13b所示，在形成有第一顶栅TFT110的有源层图案20、第四顶栅TFT140的有源层图案20、第六顶栅TFT160的有源层图案20的衬底上，形成覆盖衬底的栅绝缘层30。
S1003、参考图13b所示，在形成有栅绝缘层30的衬底上，通过一次构图工艺在第一顶栅TFT110的区域形成用作第一顶栅TFT110的栅极，在第四顶栅TFT140的区域形成用作第四顶栅TFT140的栅极，在第六顶栅TFT160的区域形成用作第六顶栅TFT160的栅极，并在第一底栅TFT210的区域形成用作第一底栅TFT210的栅极，第二底栅TFT220的区域形成用作第二底栅TFT220的栅极，第四底栅TFT240的区域形成用作第四底栅TFT240的栅极。
S1004、参考图13b所示，在形成用作第一顶栅TFT110、第四顶栅TFT140、第六顶栅TFT160、第一底栅TFT210、第二底栅TFT220、与第四底栅TFT240的栅极的衬底上，形成覆盖衬底的栅绝缘层30。
S1005、如图13b所示，在形成栅绝缘层30的衬底上，通过一次构图工艺在第一底栅TFT210的区域、第二底栅TFT220的区域与第四底栅TFT240的区域形成有源层图案20。
所述第一顶栅TFT110的有源层图案20和所述第一底栅TFT210的有源层图案20、所述第二底栅TFT220的有源层图案20沿第一方向X排布且异层设置，第四底栅TFT240的有源层图案20与所述第四顶栅TFT140的有源层图案20、所述第六顶栅TFT160的有源层图案20沿第一方向X排布且异层设置，所述第一底栅TFT210的有源层图案20、所述第二底栅TFT220的有源层图案20和所述第四底栅TFT230的有源层图案20的长度方向均为第二方向Y。
S1006、参考图13b所示，分别在第一顶栅TFT110的区域、第四顶栅TFT140的区域、第六顶栅TFT160的区域、第一底栅TFT210的区域、第二底栅TFT220的区域和第四底栅TFT240的区域形成源极S和漏极D。
在此基础上，在上述阵列基板的制备方法的S1004和S1005之间，还包括：
S1007、参考图13a所示，分别在第一顶栅TFT110的区域、第四顶栅TFT140的区域、第六顶栅TFT160的区域形成贯穿栅绝缘层30的过孔50。
所述第一底栅TFT240和所述第四顶栅TFT140、所述第一顶栅TFT110和所述第四底栅TFT240、所述第二底栅TFT220和所述第六顶栅TFT160分别通过过孔进行连接。
本发明的实施例提供的上述阵列基板的制备方法，其具有与所述阵列基板01相同的有益效果，在此不再赘述。
本发明的实施例还提供一种显示面板，包括上述的阵列基板01。其具有与所述阵列基板01相同的有益效果，在此不再赘述。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (12)

1.一种阵列基板，其特征在于，包括：衬底、设置在所述衬底上且位于每个子像素区的至少一个顶栅TFT和至少一个底栅TFT；
所述至少一个顶栅TFT包括第一顶栅TFT，所述至少一个底栅TFT包括第一底栅TFT，所述第一顶栅TFT的有源层图案和所述第一底栅TFT的有源层图案沿第一方向排布且异层设置，所述第一顶栅TFT的有源层图案和所述第一底栅TFT的有源层图案的长度方向均为第二方向；
所述第一方向和所述第二方向交叉。
2.根据权利要求1所述的阵列基板，其特征在于，所述至少一个顶栅TFT还包括第二顶栅TFT，所述第一底栅TFT位于所述第一顶栅TFT和所述第二顶栅TFT之间；所述第一顶栅TFT的有源层图案与所述第二顶栅TFT的有源层图案同层同材料，且所述第二顶栅TFT的有源层图案的长度方向为所述第二方向；所述第一顶栅TFT的栅极、所述第一底栅TFT的栅极以及所述第二顶栅TFT的栅极同层同材料；
或者，
所述至少一个底栅TFT还包括第二底栅TFT，所述第一顶栅TFT位于所述第一底栅TFT和所述第二底栅TFT之间；所述第一底栅TFT的有源层图案与所述第二底栅TFT的有源层图案同层同材料，且所述第二底栅TFT的有源层图案的长度方向为所述第二方向；所述第一顶栅TFT的栅极、所述第一底栅TFT的栅极以及所述第二底栅TFT的栅极同层同材料。
3.根据权利要求2所述的阵列基板，其特征在于，所述阵列基板还包括第一栅线；
所述第一顶栅TFT的栅极、所述第一底栅TFT的栅极以及所述第二顶栅TFT的栅极分别为所述第一栅线的一部分；
或者，
所述阵列基板还包括第一栅线；所述第一顶栅TFT的栅极、所述第一底栅TFT的栅极以及所述第二底栅TFT的栅极分别为所述第一栅线的一部分。
4.根据权利要求1-3任一项所述的阵列基板，其特征在于，所述至少一个顶栅TFT还包括第三顶栅TFT；
所述第一顶栅TFT的有源层图案与所述第三顶栅TFT的有源层图案同层设置且连接，所述第三顶栅TFT的有源层图案的长度方向为所述第二方向。
5.根据权利要求4所述的阵列基板，其特征在于，所述至少一个底栅TFT还包括第三底栅TFT；
所述第一底栅TFT的有源层图案与所述第三底栅TFT的有源层图案同层设置且连接，所述第三底栅TFT的有源层图案的长度方向为所述第二方向。
6.根据权利要求1-3任一项所述的阵列基板，其特征在于，所述至少一个底栅TFT还包括第四底栅TFT；
所述第一顶栅TFT的有源层图案与所述第四底栅TFT的有源层图案异层设置，且所述第四底栅TFT的有源层图案的长度方向为所述第二方向。
7.根据权利要求6所述的阵列基板，其特征在于，所述至少一个顶栅TFT还包括第四顶栅TFT；
所述第一底栅TFT的有源层图案与所述第四顶栅TFT的有源层图案异层设置，且所述第四顶栅TFT的有源层图案的长度方向为所述第二方向。
8.根据权利要求5所述的阵列基板，其特征在于，在所述至少一个顶栅TFT包括第二顶栅TFT的情况下，所述至少一个顶栅TFT还包括第五顶栅TFT，所述第二顶栅TFT的有源层图案与所述第五顶栅TFT的有源层图案同层设置且连接，且所述第五顶栅TFT的有源层图案的长度方向为所述第二方向；
或者，
在所述至少一个底栅TFT包括第二底栅TFT的情况下，所述至少一个底栅TFT还包括第五底栅TFT，所述第二底栅TFT的有源层图案与所述第五底栅TFT的有源层图案同层设置且连接，且所述第五底栅TFT的有源层图案的长度方向为所述第二方向。
9.根据权利要求7所述的阵列基板，其特征在于，在所述至少一个顶栅TFT包括第二顶栅TFT的情况下，所述至少一个底栅TFT还包括第六底栅TFT，所述第二顶栅TFT的有源层图案和所述第六底栅TFT的有源层图案异层设置，且所述第六底栅TFT的有源层图案的长度方向为所述第二方向；
或者，
在所述至少一个底栅TFT包括第二底栅TFT的情况下，所述至少一个顶栅TFT还包括第六顶栅TFT，所述第二底栅TFT的有源层图案和所述第六顶栅TFT的有源层图案异层设置，且所述第六顶栅TFT的有源层图案的长度方向为所述第二方向。
10.根据权利要求8所述的阵列基板，其特征在于，所述阵列基板还包括第二栅线；
所述第三顶栅TFT的栅极、所述第三底栅TFT的栅极以及所述第五顶栅TFT的栅极分别为所述第二栅线的一部分；
或者，
所述第三顶栅TFT的栅极、所述第三底栅TFT的栅极以及所述第五底栅TFT的栅极分别为所述第二栅线的一部分。
11.根据权利要求9所述的阵列基板，其特征在于，所述阵列基板还包括第二栅线；
所述第四底栅TFT的栅极、所述第四顶栅TFT的栅极以及所述第六底栅TFT的栅极分别为所述第二栅线的一部分；
或者，
所述第四底栅TFT的栅极、所述第四顶栅TFT的栅极以及所述第六顶栅TFT的栅极分别为所述第二栅线的一部分。
12.一种显示面板，其特征在于，包括权利要求1-11任一项所述的阵列基板。
CN201910114704.4A 2019-02-14 2019-02-14 一种阵列基板及显示面板 Active CN109887929B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910114704.4A CN109887929B (zh) 2019-02-14 2019-02-14 一种阵列基板及显示面板
US16/713,977 US11094765B2 (en) 2019-02-14 2019-12-13 Array substrate, manufacturing method thereof, and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910114704.4A CN109887929B (zh) 2019-02-14 2019-02-14 一种阵列基板及显示面板

Publications (2)

Publication Number Publication Date
CN109887929A true CN109887929A (zh) 2019-06-14
CN109887929B CN109887929B (zh) 2021-03-02

Family

ID=66928093

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910114704.4A Active CN109887929B (zh) 2019-02-14 2019-02-14 一种阵列基板及显示面板

Country Status (2)

Country Link
US (1) US11094765B2 (zh)
CN (1) CN109887929B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN204464282U (zh) * 2014-02-24 2015-07-08 乐金显示有限公司 薄膜晶体管基板
CN106206430A (zh) * 2016-10-11 2016-12-07 深圳市华星光电技术有限公司 一种薄膜晶体管结构的制作方法
CN108321159A (zh) * 2018-02-01 2018-07-24 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101905717B1 (ko) * 2017-03-02 2018-11-21 포항공과대학교 산학협력단 삼차원 적층구조의 듀얼 게이트 박막 트랜지스터 논리 회로

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN204464282U (zh) * 2014-02-24 2015-07-08 乐金显示有限公司 薄膜晶体管基板
CN106206430A (zh) * 2016-10-11 2016-12-07 深圳市华星光电技术有限公司 一种薄膜晶体管结构的制作方法
CN108321159A (zh) * 2018-02-01 2018-07-24 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置

Also Published As

Publication number Publication date
CN109887929B (zh) 2021-03-02
US20200266256A1 (en) 2020-08-20
US11094765B2 (en) 2021-08-17

Similar Documents

Publication Publication Date Title
KR101698718B1 (ko) 유기 발광 표시 장치
US10686018B2 (en) Display device and manufacturing method thereof
CN104965622A (zh) 阵列基板以及显示面板
CN103489894B (zh) 有源矩阵有机电致发光显示器件、显示装置及其制作方法
WO2018126871A1 (zh) 电致发光显示面板、制作方法、驱动方法及显示装置
KR101695082B1 (ko) 표시장치
CN106775039B (zh) 一种内嵌式触摸屏、其制作方法及显示装置
CN107452773A (zh) 有机发光显示装置
CN103872078A (zh) 有机发光二极管装置及其制造方法
JP2012014868A (ja) 表示装置
CN108695370A (zh) Oled基板及制作方法、显示装置
CN109004012A (zh) 显示面板及其显示装置
US20110115693A1 (en) Display Device
US11216098B2 (en) OLED display panel and method for manufacturing same, and display apparatus
WO2021097754A9 (zh) 显示面板及其制作方法、显示装置
WO2020047911A1 (zh) 一种amoled显示面板
KR20140042553A (ko) 유기 발광 표시 장치
CN107768545A (zh) 一种有机电致发光显示面板及显示装置
CN106933431A (zh) 有机发光二极管触控显示基板及触控显示装置
US11216096B2 (en) Touch display panel, method of manufacturing the same, method of driving the same, and touch display device
CN108648675A (zh) 一种显示基板、显示面板及显示装置
JP2018190193A (ja) タッチセンサ内蔵表示装置
CN109037285A (zh) 显示面板及其制作方法、显示装置、掩膜版组件
KR20140127441A (ko) 박막 트랜지스터 및 유기 발광 표시 장치
CN115398641A (zh) 显示基板及其制备方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant