CN109884505A - 一种用于光电子芯片测试的可配置结构 - Google Patents

一种用于光电子芯片测试的可配置结构 Download PDF

Info

Publication number
CN109884505A
CN109884505A CN201910195730.4A CN201910195730A CN109884505A CN 109884505 A CN109884505 A CN 109884505A CN 201910195730 A CN201910195730 A CN 201910195730A CN 109884505 A CN109884505 A CN 109884505A
Authority
CN
China
Prior art keywords
chip
fixing
base plan
plane
length direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910195730.4A
Other languages
English (en)
Other versions
CN109884505B (zh
Inventor
张志珂
韩雪妍
赵泽平
刘建国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Semiconductors of CAS
Original Assignee
Institute of Semiconductors of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Semiconductors of CAS filed Critical Institute of Semiconductors of CAS
Priority to CN201910195730.4A priority Critical patent/CN109884505B/zh
Publication of CN109884505A publication Critical patent/CN109884505A/zh
Application granted granted Critical
Publication of CN109884505B publication Critical patent/CN109884505B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Light Receiving Elements (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

一种用于光电子芯片测试的可配置结构,包括:载板(1),包括基板平面(11)、芯片平面(12)、芯片固定架(13)以及两固定座(14),其中,基板平面(11)长度方向两端设有限位装置(111),芯片平面(12)长度方向的两端设有滑动槽(121),芯片固定架(13)为长条形,其长度方向的两端分别设于滑动槽(121)内,两固定座(14)分别设于基板平面(11)长度方向端部;接头(2),包括多个绝缘子(21)以及两固定头(22),固定头(22)与固定座(14)配合使用;高频电路板(3),设于基板平面(11)上,包括电路热沉(31)、薄膜电路(32)以及多个导通柱(33)。该可配置结构,具有可拆装、制作周期短、成本低、适配性广等优点。

Description

一种用于光电子芯片测试的可配置结构
技术领域
本发明涉及光电子芯片技术领域,尤其涉及一种用于光电子芯片测试的可配置结构。
背景技术
对光电子芯片进行测试时,传统的方式是采用金丝键合和金锡焊料等进行焊接固定,虽然可靠性强,但对于芯片和高频电路的针对性强,安装过程繁琐且不可重复使用,耗费时间长,成本高,对于光电子芯片和高频电路长度不同、需要多次重复使用测试环境,传统的测试结构显然不能满足要求。
发明内容
(一)要解决的技术问题
针对以上技术问题,本发明提供了一种用于光电子芯片测试的可配置结构,具有可拆装、制作周期短、成本低、适配性广等优点。
(二)技术方案
本发明提供了一种用于光电子芯片测试的可配置结构,包括:载板1,包括基板平面11、芯片平面12、芯片固定架13以及两固定座14,其中,基板平面11长度方向两端设有限位装置111,芯片平面12长度方向的两端设有滑动槽121,芯片固定架13为长条形,其长度方向的两端分别设于滑动槽121内,以使芯片固定架13在芯片平面12上移动,基板平面11与芯片平面12平行,且基板平面11高于芯片平面12,两固定座14分别设于基板平面11长度方向端部;接头2,包括多个绝缘子21以及两固定头22,固定头22与固定座14配合使用,且固定头22与固定座14的相对高度可调;高频电路板3,设于基板平面11上,包括电路热沉31、薄膜电路32以及多个导通柱33,其中,薄膜电路32设于电路热沉31上,薄膜电路32上设有多个通道,多个通道的一端与所述多个绝缘子21对应连接,多个导通柱33与多个通道的另一端对应连接且贯通通道,电路热沉31的宽度大于基板平面11的宽度,以使导通柱33设于基板平面11外。
可选地,还包括两芯片限位块4用于限制光电子芯片5在芯片平面12长度方向上的移动。
可选地,基板平面11相对于芯片平面12的高度大于或等于两芯片限位块4和光电子芯片5的厚度。
可选地,多个通道的另一端与光电子芯片5的通道对应连接。
可选地,多个通道的另一端与光电子芯片5的通道通过导通柱33连接。
可选地,接头2还包括结构体23以及多个同轴接头24,其中,同轴接头24与绝缘子21一一对应连接,均设于结构体23内。
可选地,同轴接头24的类型为GPPO、SMA以及K型中的一种或多种。
可选地,基板平面11和芯片平面12表面均镀金。
可选地,导通柱33的材料为金、铜或锡中的一种。
可选地,固定头22和固定座14分别为卡轨和卡槽,或固定头22和固定座14分别为卡槽和卡轨。
(三)有益效果
本发明提供了一种用于光电子芯片测试的可配置结构,至少具有如下技术效果:
(1)通过设置可调节固定装置,实现对不同高频电路板3和光电芯片的测量;
(2)通过导通柱33代替金丝焊接实现光电子芯片5和薄膜电路32的电学互联,减少了对芯片的损伤;
(3)采用限位块、卡轨、卡槽等结构固定零件,实现了测试结构的重复利用,避免了金锡焊料的使用,封装时间短。
附图说明
图1示意性示出了本公开实施例的用于光电子芯片测试的可配置结构;
图2示意性示出了本公开实施例的图1中可配置结构的载板1的部分结构示意图;
图3A示意性示出了本公开实施例的限位装置111的部分结构示意图;
图3B示意性示出了本公开实施例的限位装置111的结构示意图;
图4示意性示出了本公开实施例的芯片固定架13的结构示意图;
图5示意性示出了本公开实施例的芯片固定架13与滑动槽121配合的示意图;
图6示意性示出了本公开实施例的可配置结构的接头2正面立体示意图;
图7示意性示出了本公开实施例的固定座14和固定头22的配合示意图;
图8示意性示出了本公开实施例的可配置结构的接头2反面立体示意图;
图9示意性示出了本公开实施例的高频电路板3的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明进一步详细说明。
本发明提供了一种用于光电子芯片测试的可配置结构,参见图1,包括:载板1,包括基板平面11、芯片平面12、芯片固定架13以及两固定座14,其中,基板平面11长度方向两端设有限位装置111,芯片平面12长度方向的两端设有滑动槽121,芯片固定架13为长条形,其长度方向的两端分别设于滑动槽121内,以使芯片固定架13在芯片平面12上移动,基板平面11与芯片平面12平行,且基板平面11高于芯片平面12,两固定座14分别设于基板平面11长度方向端部;接头2,包括多个绝缘子21以及两固定头22,固定头22与固定座14配合使用,且固定头22与固定座14的相对高度可调;高频电路板3,设于基板平面11上,包括电路热沉31、薄膜电路32以及多个导通柱33,其中,薄膜电路32设于电路热沉31上,薄膜电路32上设有多个通道,多个通道的一端与多个绝缘子21对应连接,多个导通柱33与多个通道的另一端一一连接且贯通通道,电路热沉31的宽度大于基板平面11的宽度,以使导通柱33设于基板平面11外。具体的本发明将以具体的实施例对该可配置结构进行详细介绍。
载板1,参见图1和图2包括基板平面11、芯片平面12、芯片固定架13以及两固定座14,其中,基板平面11长度方向两端设有限位装置111(参见图3A和图3B),芯片平面12长度方向的两端设有滑动槽121,芯片固定架13为长条形(如图4所示),其长度方向的两端分别设于滑动槽121内(如图5所示),以使芯片固定架13在芯片平面12上移动,基板平面11与芯片平面12平行,且基板平面11高于芯片平面12,两固定座14分别设于基板平面11长度方向端部;
具体的,基板平面11和芯片平面12平行,且基板平面11高于芯片平面12,其中,基板平面11用于放置高频电路板3,为保证良好的导电性和导热性,其表面镀金,为固定不同长度的高频电路板3,因此在设计时该基板平面11的长度应足够长,在基板平面11长度方向的两端的表面设置可移动的限位装置111,如图3B所示,该限位装置11由导轨和固定螺栓组成,针对不同长度的高频电路板3可以通过移动限位装置111并拧紧螺栓实现对不同长度高频电路板3的固定,该限位装置111应具有良好的机械性能,其材料可以为钨铜、铜、可伐合金等材料;芯片平面12用于放置光电子芯片5,其同样应具有良好的导电性和导热性,其表面镀金,且其表面粗糙度小于1.6,芯片平面12长度方向的两端设有滑动槽121,基板平面11相对于芯片平面12的高度大于或等于两芯片限位块4和光电子芯片5的厚度;芯片固定架13为长条形,其长度方向的两端分别设于滑动槽121内,芯片固定架13可以沿滑动槽121在芯片平面12上移动,主要用于固定芯片限位块4,因此应具有良好的机械性能,其材料可以为钨铜、铜、可伐合金等材料;两固定座14分别设于基板平面11长度方向端部,实现和其他零件的连接。
接头2,如图6所示,包括多个绝缘子21以及两固定头22,固定头22与固定座14配合使用,且固定头22与固定座14的相对高度可调;
具体的,多个绝缘子21用于传输信号,多个绝缘子21按照预设间距排成一行,固定头22与固定座14配合使用,且固定头22与固定座14的相对高度可调,使得高频电路板3上的通道与绝缘子21一一对应连接,优选地,固定头22和固定座14分别为卡轨和卡槽(如图7所示),或固定头22和固定座14分别为卡槽和卡轨,卡槽和卡轨应保持良好的、平稳的滑动接触,两者的空隙应小于0.01,通过卡槽和卡轨实现绝缘子21和高频电路板3良好的机械接触,最后通过螺钉等结构固定,当然本发明不仅仅局限于卡轨和卡槽,凡是能实现固定头22与固定座14的相对高度可调的装置均在本发明的保护范围之内。
接头2还包括结构体23以及多个同轴接头24(如图8所示),其中,同轴接头24与绝缘子21一一对应连接,均设于结构体23内,多个同轴接头24的类型可以为GPPO、SMA、K型中的一种或多种;两固定头22设于结构体23的两端。绝缘子21实现同轴接头24和高频电路板3的连接,很好的将信号传输出去。结构体23和两固定头22应具有良好的机械性能,其材料可以为钨铜、铜、可伐合金等材料。
高频电路板3,设于基板平面11上,参见图9,包括电路热沉31、薄膜电路32以及多个导通柱33,其中,薄膜电路32设于电路热沉31上,薄膜电路32上设有多个通道,多个通道的一端与多个绝缘子21对应连接,多个导通柱33与多个通道的另一端对应连接且贯通通道,电路热沉31的宽度大于基板平面11的宽度,以使导通柱33设于基板平面11外;
具体的,高频电路板3设于基板平面11上,电路热沉31主要用于支撑薄膜电路32和多个导通柱33,应具有良好的机械性能、导电性能和较高的导电常数;薄膜电路32用于传输微波信号,通过薄膜工艺蒸镀在电路热沉31上;导通柱33用于实现微波信号在不同电路层面的传输,通过孔工艺在电路热沉31中打孔并填充具有良好导电性的材料,如金、铜、锡等,由于基板平面11相对于芯片平面12的高度大于或等于两芯片限位块4和光电子芯片5的厚度,因此光电子芯片5可以被导电柱压在高频电路板3下实现光电子芯片5和高频电路板3的连通。薄膜电路32中的通道应大于或等于光电子芯片5上的通道数。光电子芯片5有多种规格,相对应设置多种规格的高频电路板3,在对不同的光电子芯片5进行测试时,同时更换相对应的高频电路板3。
该可配置结构还包括两芯片限位块4用于限制光电子芯片5在芯片平面12长度方向上的移动;
具体的,该两个芯片限位块4与上述芯片固定架13配合使用,两个芯片限位块4分别设于光电子芯片5长度方向的两端并卡紧光电子芯片5,芯片固定架13卡紧两个芯片限位块4使得光电子芯片5得到固定。两个芯片限位块4的宽度应大于被测光电子芯片5的宽度,其侧面粗糙度应小于1.6,同时其厚度应小于基板平面11相对于芯片平面12的高度。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种用于光电子芯片测试的可配置结构,其特征在于,包括:
载板(1),包括基板平面(11)、芯片平面(12)、芯片固定架(13)以及两固定座(14),其中,所述基板平面(11)长度方向两端设有限位装置(111),所述芯片平面(12)长度方向的两端设有滑动槽(121),所述芯片固定架(13)为长条形,其长度方向的两端分别设于所述滑动槽(121)内,以使所述芯片固定架(13)在所述芯片平面(12)上移动,所述基板平面(11)与所述芯片平面(12)平行,且所述基板平面(11)高于所述芯片平面(12),所述两固定座(14)分别设于所述基板平面(11)长度方向端部;
接头(2),包括多个绝缘子(21)以及两固定头(22),所述固定头(22)与所述固定座(14)配合使用,且所述固定头(22)与所述固定座(14)的相对高度可调;
高频电路板(3),设于所述基板平面(11)上,包括电路热沉(31)、薄膜电路(32)以及多个导通柱(33),其中,所述薄膜电路(32)设于所述电路热沉(31)上,所述薄膜电路(32)上设有多个通道,所述多个通道的一端与所述多个绝缘子(21)对应连接,所述多个导通柱(33)与所述多个通道的另一端对应连接且贯通所述通道,所述电路热沉(31)的宽度大于所述基板平面(11)的宽度,以使所述导通柱(33)设于所述基板平面(11)外。
2.根据权利要求1所述的可配置结构,其特征在于,还包括两芯片限位块(4)用于限制所述光电子芯片(5)在所述芯片平面(12)长度方向上的移动。
3.根据权利要求2所述的可配置结构,其特征在于,所述基板平面(11)相对于所述芯片平面(12)的高度大于或等于所述两芯片限位块(4)和所述光电子芯片(5)的厚度。
4.根据权利要求1或3所述的可配置结构,其特征在于,所述多个通道的另一端与所述光电子芯片(5)的通道对应连接。
5.根据权利要求4所述的可配置结构,其特征在于,所述多个通道的另一端与所述光电子芯片(5)的通道通过所述导通柱(33)连接。
6.根据权利要求1所述的可配置结构,其特征在于,所述接头(2)还包括结构体(23)以及多个同轴接头(24),其中,所述同轴接头(24)与所述绝缘子(21)一一对应连接,均设于所述结构体(23)内。
7.根据权利要求6所述的可配置结构,其特征在于,所述同轴接头(24)的类型为GPPO、SMA以及K型中的一种或多种。
8.根据权利要求1所述的可配置结构,其特征在于,所述基板平面(11)和芯片平面(12)表面均镀金。
9.根据权利要求1所述的可配置结构,其特征在于,所述导通柱(33)的材料为金、铜或锡中的一种。
10.根据权利要求1所述的可配置结构,其特征在于,所述固定头(22)和固定座(14)分别为卡轨和卡槽,或所述固定头(22)和固定座(14)分别为卡槽和卡轨。
CN201910195730.4A 2019-03-14 2019-03-14 一种用于光电子芯片测试的可配置结构 Active CN109884505B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910195730.4A CN109884505B (zh) 2019-03-14 2019-03-14 一种用于光电子芯片测试的可配置结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910195730.4A CN109884505B (zh) 2019-03-14 2019-03-14 一种用于光电子芯片测试的可配置结构

Publications (2)

Publication Number Publication Date
CN109884505A true CN109884505A (zh) 2019-06-14
CN109884505B CN109884505B (zh) 2021-02-12

Family

ID=66932370

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910195730.4A Active CN109884505B (zh) 2019-03-14 2019-03-14 一种用于光电子芯片测试的可配置结构

Country Status (1)

Country Link
CN (1) CN109884505B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111693738A (zh) * 2020-05-13 2020-09-22 中国科学院上海微系统与信息技术研究所 一种多通道高频芯片的低温测试结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100102837A1 (en) * 2007-03-26 2010-04-29 Advantest Corporation Connection board, probe card, and electronic device test apparatus comprising same
CN201488869U (zh) * 2009-08-21 2010-05-26 北京波联汇成科技有限公司 光电子器件用微机电系统芯片测试台
CN103412163A (zh) * 2013-07-16 2013-11-27 上海交通大学 基于弹性聚合物材料的微电子机械系统探针卡转接板
CN105425138A (zh) * 2015-12-10 2016-03-23 华测检测认证集团股份有限公司 失效分析系统
CN208334440U (zh) * 2018-06-15 2019-01-04 苏州联讯仪器有限公司 一种激光器芯片测试用弹簧探针组件以及应用其的测试装置
CN109324213A (zh) * 2018-11-02 2019-02-12 武汉电信器件有限公司 一种激光器芯片的老化装置及老化方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100102837A1 (en) * 2007-03-26 2010-04-29 Advantest Corporation Connection board, probe card, and electronic device test apparatus comprising same
CN201488869U (zh) * 2009-08-21 2010-05-26 北京波联汇成科技有限公司 光电子器件用微机电系统芯片测试台
CN103412163A (zh) * 2013-07-16 2013-11-27 上海交通大学 基于弹性聚合物材料的微电子机械系统探针卡转接板
CN105425138A (zh) * 2015-12-10 2016-03-23 华测检测认证集团股份有限公司 失效分析系统
CN208334440U (zh) * 2018-06-15 2019-01-04 苏州联讯仪器有限公司 一种激光器芯片测试用弹簧探针组件以及应用其的测试装置
CN109324213A (zh) * 2018-11-02 2019-02-12 武汉电信器件有限公司 一种激光器芯片的老化装置及老化方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111693738A (zh) * 2020-05-13 2020-09-22 中国科学院上海微系统与信息技术研究所 一种多通道高频芯片的低温测试结构

Also Published As

Publication number Publication date
CN109884505B (zh) 2021-02-12

Similar Documents

Publication Publication Date Title
US9261553B2 (en) Probe apparatus
CN104638510B (zh) 一种半导体激光器堆栈小单元测试、老化的装置及方法
US7355421B2 (en) Semiconductor apparatus testing arrangement and semiconductor apparatus testing method
WO1989009410A1 (en) Test fixture for tab circuits and devices
CN105074482B (zh) 被测试器件的检查系统及其操作方法
CN106405274B (zh) 电子元件老化测试装置
CN108183095B (zh) 柔性显示面板及其覆晶薄膜结构
CN103852707B (zh) 一种功率半导体芯片测试工装
US9759762B2 (en) Probe device
CN111103521A (zh) Smd封装半导体器件结到壳热阻测试夹具
CN109884505A (zh) 一种用于光电子芯片测试的可配置结构
US9159698B2 (en) Method for producing a semiconductor module arrangement
CN105277864B (zh) 半导体芯片的试验装置、试验方法及试验电路
CN117268250B (zh) 一种pcb板的检测装置、检测方法以及pcb板
US6426637B1 (en) Alignment guide and signal transmission apparatus and method for spring contact probe needles
CN218822834U (zh) 一种半导体机台的测温机构
US4808919A (en) Adjustable device for measuring the characteristics of a microwave component
CN204142912U (zh) 毫米波单片电路芯片的可靠性测试系统
CN110824462A (zh) 一种小型化高可靠低频垂直互联结构
CN213633706U (zh) 一种超高精密芯片测试探针装置
JP6045993B2 (ja) プローブ装置
CN211653054U (zh) Smd封装半导体器件结到壳热阻测试夹具
CN110850317A (zh) 一种acir测试的多工位等线长接触模组
CN110118883A (zh) 探针卡装置及其信号传输件
CN216217716U (zh) 一种内置电子元器件的多层电路板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant