CN1098583C - 一种包括仲裁的数字数据总线系统 - Google Patents

Abstract

一种数据总线系统，包括通过菊花链总线耦合在一起的多个节点。每个节点包括第一和第二总线连接。每一个总线连接具有第一和第二双向终端。一个仲裁逻辑耦合在第一和第二总线连接之间。在每一个仲裁时间间隔内，节点以一种仲裁方式工作，在该方式中，将第一总线连接中的第一双向终端和第二总线连接中的第二双向终端配置成输入终端，在第一总线连接中的第二双向终端和第二总线连接中的第一双向终端配置成输出终端。接着节点以一种总线访问方式工作，其中，各自的第一和第二总线连接中的第一和第二双向终端都配置成输入和输出终端之一。

Description

一种包括仲裁的数字数据总线系统

本发明涉及一种数据总线系统，它包括一种用于解决来自数据总线上不同节点的传输冲突的改进的仲裁方案。在数字数据总线系统中，例如目前的菊花链类型的总线系统，在每一条数据通路上有两条双向的信号通路。更具体地说，每一个数据端口或节点具有一个双向数据线路和一些形式的双向选通或时钟的信号线。在这种系统中，可能两个或多个节点试图同时使用总线。在这种情况下，这些节点被称作处于争用状态。因为当两个或多个节点处于争用中时，在一个时刻只能有一个节点能够使用总线，必须做出决定允许哪个节点使用总线，一种处理称为仲裁。典型地，在这些系统中，通过检测处于争用状态的节点的输出驱动器的冲突，启动对总线控制的仲裁。如果两个节点处于争用状态，总线可能的状态是：

高	如果所有节点都驱动成高
		低	如果所有节点都驱动成低
中	如果一个节点为高而另一个节点为低。

为检测总线的状态，需要三个模拟电平传感器。另外，当仲裁完成后需要某些处理方式确定获胜的节点和目的节点之间的总线上的节点的信号传输方向。多电平传感器和后续的处理增加了系统的成本和复杂性。

图1是一个典型的公知的菊花链总线系统方框图。在图1中，五个节点A，B，C，D和E的网络以菊花链总线相连用于交换数据。每个节点有两个连接点，第一连接点接到结点左侧的结点，(如果存在的话)并且第二连接点接到结点右侧的结点(如果存在的话)。在图示实施例中，每一个连接点包括两条信号线路(也可以多条)。第一条信号线路传输双向串行数据，并且第二条信号线路传输与串行数据同步的一个双向选通或时钟信号。时钟信号线在图1中表示为最上面的信号线，并且数据信号线在图1中表示为最下面的信号线。在图1所示的菊花链数据总线中，数据和时钟信号线一般是双向的，并且时钟和数据信号线的方向是一起转换的，也就是数据线和选通线总是在同一方向上传输数据。

图2是图1所示的网络中现有技术的节点(A，B，C，D或E)的更为详细的方框图。在图2中，左侧连接点5L包括一个时钟信号线7L和一个数据信号线9L。时钟信号线7L和数据信号线9L耦合到一个相邻的节点(图中未表示)。时钟信号线7L和数据信号线9L耦合到一个双向总线驱动器10L的双向端。来自双向总线驱动器10L的一个时钟输出终端和一个数据信号输出终端耦合到一个接收机20L的相应输入端上。接收机20L的一个双向数据端通过数据总线25耦合到相应的存储器30的一个数据端上。存储器30的双向数据端也通过数据总线25耦合到发送机50L的一个输入端上。发送机50L的一个时钟输出端耦合到相应的双向总线驱动器10L的一个时钟输入端，发送机50L的一个数据输出端耦合到相应的双向总线驱动器10L的一个数据输入端。一个右侧连接点5R同样通过双向总线驱动器10R，接收机20R和发送机50R和数据总线25耦合到存储器30。一个控制逻辑电路90为左侧和右侧的双向总线驱动器10L和10R分别提供一个控制信号。

存储器30也耦合到节点设备40上。这个节点设备40例如，可以是一个用户电子设备，比如一个电视接收机，VCD，CD播放器等。虽然节点设备40在图2中表示为通过第二双向信号线耦合到存储器30上的，但是存储器30也可以以一种公知的方式通过数据总线25耦合到节点设备40和发送机(50L和50R)及接收机(20L和20R)。

图1中的网络操作将参照图2加以解释。在图1中，节点B希望向节点D发送数据。当菊花链总线上发出的以前的数据传输完成后，节点B的输出驱动器开始驱动菊花链总线。如果一个或多个其它节点的输出驱动器同时开始驱动菊花链总线，就必须以一种公知的方式执行仲裁，以决定哪个节点可以使用菊花链总线。这里假定节点B是仲裁的优胜者。仲裁后，也以一种公知的方式执行下一步操作，以确定从节点B通过节点C到节点D的数据传输方向。

这里，控制逻辑90向节点B右边的连接点提供一个控制信号，其中节点B的连接点将右边的双向总线驱动器10R配置成输出模式，即在发送。存储器30向发送器50R提供来自节点设备40的数据，其中发送器50R以一种公知的方式将数据串行化并产生一个串行数据信号和时钟信号，产生的信号提供给双向总线驱动器10R。双向总线驱动器10R接着将这些信号提供给图1的菊花链总线。

节点C不是节点B所产生数据的接收方，并且不改变地把数据从它的左边连接传到它的右边连接。节点C的左边连接被配置成从菊花链总线接收数据。节点C控制逻辑90向节点C的左边连接提供一个控制信号，其中节点C将左边双向总线驱动器10L配置成输入模式，即，节点C的双向总线驱动器10L被配置为从菊花链总线接收数据。从菊花链总线接收的数据和时钟信号提供给接收机20L，其中接收机20L将串形数据译码并将数据送到数据总线25上。同时，控制逻辑90向右边连接提供一个控制信号，其中将右边双向总线驱动器10R配置成输出模式，即，节点C的右边连接发送数据。发送器50R用于将由接收机20L在数据总线25上发送的数据串行化和产生一个相应的时钟信号，并且双向总线驱动器10R将数据和时钟信号送到菊花链总线上。

节点D是节点B产生数据的接收方。节点D的左侧连接被配置成从菊花链总线接收数据。节点D的控制逻辑90向左侧连接提供一个控制信号，其中将左侧双向总线驱动器10L配置成输入方式，而节点D的双向总线驱动器10L从菊花链总线接收数据。从菊花链总线接收的数据和时钟信号提供给接收机20L，接收机20L对串行数据译码并将数据送到串行数据总线25上。存储器30存储由菊花链总线接收的数据，并且节点设备40访问和进一步使用存储的数据。

这种安排需要上面描述的相当复杂的多电平传感器冲突检测电路，和确定数据传输方向的另外电路，如果在仲裁完成之后有需要。这里需要一种数据总线系统，但是并不需要多电平传感器检测冲突，也无需后续处理确定每个节点的数据端口所请求的方向。

本发明部分在于认识描述的问题，部发在于提供一种解决上述问题的数据总线系统。根据本发明的原则，一种数据总线系统包括通过菊花链总线耦合在一起的多个节点。每个节点包括第一和第二总线连接，每一个总线连接具有第一和第二双向终端。一个仲裁逻辑耦合在第一和第二总线连接之间。在每一个仲裁时间间隔内，节点以一种仲裁方式工作，其中，将第一总线连接中的第一双向终端和第二总线连接中的第二双向终端配置成输入端。在第一总线连接中的第二双向终端和第二总线连接中的第一双向终端配置成输出端。接着节点以一种总线访问方式工作，其中，各自的第一和第二总线连接中的第一和第二双向终端都配置成输入和输出端之一。

根据本发明的另一个方面，这种系统使用了以下方法在访问菊花链总线的节点之间仲裁。预先为每一个节点设定了一个具有预先给定的比特位数的优先权值。首先，节点处于激活状态。接着，多个时间步长在数量上等于在仲裁时间间隔内执行与在优先权值中预先指定的比特位数。对于每个时间步长，选择优先权值中的一个比特。如果选定的比特处于一种优先状态，那么在第一和第二总线连接的输出端产生优先状态信号。如果选定的比特处于一种次要状态，并且第一和第二总线连接的输入终端的信号处于一种次要状态，那么第一和第二总线连接的输出终端也产生次要状态信号。否则节点在余下的仲裁时间间隔内处于被动状态，其中来自第一总线连接输入端的信号不改变地送到第二总线连接的输出端，并且来自第二总线连接输入终端的信号送到第一总线连接输出端。当仲裁时间间隔结束，如果节点处于激活状态，那么这个节点就访问菊花链总线。

本发明在参照了附图后可以更好地理解。

图1是表示现有技术菊花链总线中的节点网络的方框图；

图2是图1所示的节点网络的更为详细的节点方框图；

图3是根据本发明的更为详细的节点网络中的节点方框图；

图4显示了根据本发明的原则当冲突节点通过仲裁使用总线时的节点网络；

图5显示了当仲裁完成后的节点网络；

图6显示了当传输的数据从选定的源节点传到目的节点时的节点网络；和

图7显示了图4中从目的节点发送回答到先前选择的源节点的节点网络。

图3是根据本发明的更为详细的节点方框图，其中节点网络中的节点可以与图1所示的相同方式安排。对与图2中相同的单元指定相同的标号，同时下面不再详细描述。在图3中，图2的双向总线驱动器10L和10R分别由可控的分别用于时钟和数据信号线的双向总线驱动器代替。参照左侧连接5L，一个双向时钟信号线总线驱动器60L耦合到菊花链总线的时钟信号线7L(图1的)和接收机20L及发送机50L之间。双向时钟信号线总线驱动器60L的时钟信号线输出端也耦合到一个仲裁逻辑电路80的左侧时钟信号线输入端CL。以一种相同的方式，双向数据信号线总线驱动器70L也耦合到菊花链总线的数据信号线9L和接收机20L和发送机50L之间。双向数据信号线总线驱动器60L的数据信号线输出端也耦合到仲裁逻辑电路80的左侧数据信号线输入端。右侧连接以相同的方式安排。控制逻辑电路90’具有与耦合到左侧和右侧时钟双向时钟信号线总线驱动器60L和60R相应的输出端；及左侧和右侧双向数据信号线总线驱动器70L和70R。

对于正常的数据传输操作，左侧时钟和数据信号线双向总线驱动器60L和70L分别从控制逻辑90’接收各自的控制信号，控制逻辑90’将它们配置为在同一方向分别传输时钟和数据信号。即，两者中的任何一个都可以配置成输入端，或者两者都配置成输入端。右侧时钟和数据信号线双向总线驱动器60R和70R同样响应来自控制逻辑电路90’的各自控制信号配置。另外，各自的时钟和数据信号线双向总线驱动器60和70L和R以参照图1和图2的上述描述方式分别耦合到适当的发送机50L和R之一和接收机20L和R之一。但是，在仲裁操作期间，响应来自控制逻辑90’的不同信号，双向时钟信号总线驱动器60由双向数据信号总线驱动器70单独控制。这些操作在参看了图4，图5，图6和图7后可以更好地理解。

图4，图5，图6和图7是根据本发明和在图3中显示的排列在菊花链总线并以各自不同方式工作的节点网络的图示说明。在这些附图中显示的网络与图1显示的是相同的。在图4中，总线处于一种仲裁方式。各种启动仲裁的方法是公知的。例如，一个仲裁时间间隔可以在每一个数据在菊花链总线上传输以前请求，即，图4中的任意节点A，B，C，D和E要求访问总线的任何时候。另一种方法就是将节点指定为控制仲裁时间间隔开始的总线主节点。可以用于确定何时启动仲裁的一个标准是当菊花链总线在预定的一段时间内处于空闲时。为实现本发明目的，假设按照本发明的仲裁出现以前，用任意一个已知的技术启动仲裁。

根据本发明，每个节点预先分配一个包括预先确定比特数的唯一的优先权值。当两个或多个节点争用菊花链总线时，就以下面描述的方式比较那些节点的优先权值，并且正如它的优先权值表示的那样，具有高优先权值的节点被允许使用菊花链总线。

参照图4，菊花链总线的时钟信号线和数据信号线是用于仲裁的，并不传输用于传输信息的数据或时钟信号。所有节点中的双向时钟信号总线驱动器60被配置为响应来自控制逻辑90’的相应控制信号在相反的方向从双向数据信号总线驱动器70传输数据。例如，如图4所示，时钟信号总线驱动器被配置为从图的左侧向右侧传输信号，数据信号线总线驱动器被配置用从图的右侧向左侧传输数据，并且最后节点的输入耦合到一个逻辑“1”信号的信源。在这个所示的实施例中，逻辑“0”信号表示一个优先状态，而逻辑“1”信号表示一个次要状态。

仲裁时间间隔包括一个预定个数的时间步长，等于分配给每个节点的优先权值中的比特数。在仲裁时间间隔的每一个时间步长中，以下面具体描述的方式对每个节点的优先权值的每一比特进行测试。在所示的实施例中，所有节点中在仲裁时间间隔的第一个时间步长被测试的优先权值中的比特是最高有效位，在第二时间步长中测试的比特间是第二最高有效位，以此类推。本领域技术人员知道，只要所有节点中测试相应比特并且在仲裁时间间隔期间的一些时间测试优先权值中的所有比特，则测试的比特顺序并不重要。在仲裁时间间隔的末尾，具有最高优先权的争用节点，正如它的优先权值表示的那样，被允许使用总线。

参照图4，在仲裁时间间隔内，菊花链总线中时钟信号线上的信号从左侧传到右侧，并且输入到最左侧节点A的时钟信号线与次要状态(逻辑‘1’)信源相连。在A，B，C，D和E每一个节点中，左侧时钟信号线总线驱动器60L由控制逻辑90’配置为从菊花链总线接收信号，接收的信号送到仲裁逻辑80。仲裁逻辑80以下面描述的方式为右侧时钟信号线总线驱动器60R产生一个信号。右侧时钟信号线总线驱动器60R由控制逻辑电路90’配置为向菊花链总线发送该信号。

以一种相同的方式，菊花链总线中的数据信号线的信号从右侧传到左侧，并且输入到最右侧节点E的数据信号线与次要状态(逻辑‘1’)信号源相连。在A，B，C，D和E每一个节点中，右侧数据信号线总线驱动器70R由控制逻辑90’配置为从菊花链总线接收信号，接收的信号送到仲裁逻辑80。仲裁逻辑80以下面描述的方式为左侧数据信号线总线驱动器70L产生一个信号。左侧数据信号线总线驱动器70L由控制逻辑电路90’配置为向菊花链总线发送该信号。

如果一个节点不争用访问菊花链总线，那么它就保持被动状态。来自左侧时钟信号线总线驱动器60L的信号CL由仲裁控制逻辑80不改变地传到右侧时钟信号线总线驱动器60R，并且来自右侧数据信号线总线驱动器70R的信号DR由仲裁控制逻辑80不改变地传到左侧数据信号线总线驱动器70L。

对在仲裁时间间隔的每一个时间步长内争用访问菊花链总线的每一个节点，对从菊花链总线接收的信号和优先权值的选定的比特进行如上所述的处理。例如，在仲裁时间间隔的第一个时间步长里，在争用访问菊花链总线的每一个节点各自的仲裁逻辑80中处理每个节点的优先权值的第一个比特(在所示实施例中最高有效比特)。如果这个比特是优先状态信号(逻辑‘0’)，仲裁逻辑80向右侧时钟信号线总线驱动器60R提供一个优先状态(逻辑‘0’)信号CR，并且向左侧数据信号线总线驱动器70L提供一个优先状态(逻辑‘0’)信号DL。

如果这个比特是次要状态(逻辑‘1’)信号，仲裁逻辑80分析来自左侧连接的时钟信号线信号CL和来自右侧连接的数据信号线DR。如果这些信号中的任何一个信号是优先状态(逻辑‘0’)信号，则这个节点就在仲裁中失败了，并且在仲裁时间间隔的剩余时间里停止仲裁。接着这个节点就变成被动的，并且如上面描述的关于不通过仲裁访问菊花链总线的节点那样，将从菊花链总线输入端上接收的信号不改变地传送到相应的菊花链总线输出端。如果菊花链总线输入端上的两个信号都是次要状态(逻辑‘1’)信号，那么这个节点仍然争用访问菊花链总线。在这种情况下，仲裁逻辑80向右侧时钟信号线总线驱动器60R提供一个次要状态(逻辑‘1’)信号CR，并将次要状态(逻辑‘1’)信号DL提供给左侧数据信号线总线驱动器70L。

在下一个时间步长中，仍然争用访问菊花链总线的每个节点优先权值的下一个比特依照如上所述的相同方式处理。例如，在仲裁时间间隔的第一个时间步长之后的时间步长中，当考虑优先权值的最高有效比特时，处理次最高有效比特。这样直到所有的时间步长结束，优先权值中所有的比特都被处理且仲裁时间间隔结束。

当仲裁时间间隔结束后，只有一个节点保持激活状态，下面称作获胜节点，并且该节点被允许访问菊花链总线。图5表示当仲裁完成后图4所示的节点网络。在图5中，节点B是仲裁时间间隔的获胜节点。它从它的两个菊花链输出端发送优先状态(逻辑‘0’)信号。所有其它的节点处于被动方式。因为总线的末端耦合到次要状态(逻辑‘1’)信号的信源，在获胜节点B和总线末端之间的每个节点都会在获胜节点B一侧的菊花链总线输入终端上看到一个优先状态(逻辑‘0’)信号，并且在其它菊花链总线输入终端上看到一个次要状态(逻辑‘1’)信号。现在每个节点都知道获胜节点的相对位置，即，获胜节点在接收优先状态(逻辑‘0’)信号的一侧。

因为每个节点都知道仲裁后获胜节点的相对位置，逻辑电路90’能够无需进一步处理就能够将双向总线驱动器60L和R，及70L和R配置成从获胜节点传输数据。图6表示图4中当数据从选定的源节点(节点B)向目的节点(节点D)传送时的网络。从图6可以看到，所有节点都将它们的双向总线驱动器60L和R，及70L和R配置成从获胜节点B传输数据。获胜节点B在菊花链总线的两个方向上同时传输其数据而不考虑希望的目的节点的相对位置。以这种方式节点B，可以如图1所示的向节点D传输数据。

如果从节点D向节点B要求立即应答，所有节点改变它们的双向总线驱动器60L和R，及70L和R的方向，并且将节点B配置为从菊花链总线接收数据。现在节点D如图7所示的那样在总线的两个方向上发送数据，以保证节点B接收到数据。

在所示的和说明的实施例中，介绍了一种协调的菊花链总线系统。本领域的技术人员知道一种相同的仲裁方式同样适用于菊花链环形总线，将环形中的节点之一指定为主节点。在仲裁时间间隔中，主节点定义总线的末端。另外，在所示的实施例中，优先状态信号定义为用逻辑‘0’信号和次要状态信号定义为逻辑‘1’信号。本领域的技术人员也知道优先状态信号也可以定义为逻辑‘1’信号并且次要状态信号可以定义为逻辑‘0’信号。

Claims (9)

1.在一种数据总线系统中，包括通过菊花链总线耦合在一起的多个节点，每个节点包括：

第一和第二总线连接，每一个总线连接具有第一和第二双向终端；和

一个仲裁逻辑，耦合在第一和第二总线连接之间；其中：

在一个仲裁时间间隔内，节点以一种仲裁方式工作，在该方式第一总线连接中的第一双向终端和第二总线连接中的第二双向终端配置成输入端，在第一总线连接中的第二双向终端和第二总线连接中的第一双向终端配置成输出端；和

节点以数据传输方式工作时，其中在该第一和第二总线连接之一中的第一和第二双向终端都配置成输入，在该第一和第二总线连接的另一个中的第一和第二双向终端都配置成输出端。

2.根据权利要求1的系统，其中仲裁逻辑进一步包括：

存储具有预定比特数的优先权值的存储器；

将节点设置于仲裁方式的控制逻辑电路；

将节点设置于激活状态的仲裁逻辑，其在仲裁时间间隔内，执行预定个数的时间步长，并且对每个时间步长：

    选择优先权值比特中相应的一个比特；

    如果选定的比特具有优先状态，调节第一和第二总线连接的

输出端产生优先状态信号；

    如果选定的比特具有次要状态，并且第一和第二总线连接的

输入端的信号都是次要状态信号，那么调节第一和第二总线连接

的输出端产生次要状态信号；

    否则，在仲裁时间间隔的剩余时间里，设置节点为被动状态，

其中第一总线连接的输入端的信号不改变地提供给第二总线连

接的输出端，并且第二总线连接的输入端的信号不改变地提供给

第一总线连接的输出端；和

该控制逻辑在仲裁时间间隔后，将节点设置于数据传输方式，并且如果节点处于激活状态，那么调节所有第一和第二总线连接的所有第一和第二双向终端都是输出端。

3.根据权利要求2的系统，其中该仲裁逻辑进一步设置成确定节点是否需要访问菊花链总线；和

如果节点需要访问菊花链总线，将节点设置于激活状态，否则在仲裁时间间隔中将节点设置于被动状态。

4.根据权利要求2的系统，其中该控制逻辑电路进一步设置成：如果节点处于被动状态，那么调节接收优先信号的总线连接的第一和第二双向终端作为输入端，并且接收次要信号的总线连接的第一和第二双向终端作为输出端。

5.在一种数据总线系统中，包括通过菊花链总线耦合在一起的多个节点，每个节点具有包括预定比特数的一个优先权值，并且包括第一和第二总线连接，每一个总线连接具有输入和输出端，一种每个节点仲裁访问菊花链总线的方法，包括以下步骤：

将节点设置于激活状态；

在仲裁时间间隔内执行预定个数的时间步长，并且用于为每个时间步长：

选择优先权值比特中一个相应比特；

如果选定的比特具有优先状态，则第一和第二总线连接的输出端产生优先状态信号；

如果选定的比特具有次要状态，并且第一和第二总线连接的输入端的信号都具有次要状态，那么第一和第二总线连接的输出端产生次要状态信号；和

否则，在仲裁时间间隔的剩余时间里，节点设置于被动状态，其中第一总线连接的输入端的信号不改变地提供给第二总线连接的输出端，并且第二总线连接的输入端的信号不改变地提供给第一总线连接的输出端；和

如果节点处于激活状态，就可以访问菊花链总线。

6.根据权利要求5的方法，其中数据总线系统中的第一和第二总线连接的每一个连接包括第一和第二双向终端，进一步包括步骤：

调节第一总线连接中的第一双向终端和第二总线连接中的第二双向终端为输入终端，并调节在第一总线连接中的第二双向终端和第二总线连接中的第一双向终端为输出终端；其中

访问菊花链总线的步骤包括：

如果节点处于被动状态，那么调节接收优先信号的总线连接的双向终端都为输入端，调节接收次要信号的总线连接的双向终端都是输出端；和

如果节点处于激活状态，那么调节所有第一和第二总线连接的所有第一和第二双向终端都是输出端。

7.根据权利要求6的方法，其中访问菊花链总线的步骤进一步包括：如果节点处于激活状态并且在调节步骤后，将数据发送到目的节点。

8.根据权利要求7的方法，其中当发送数据到目的节点后，访问菊花链总线的步骤进一步包括：

调节所有第一和第二总线连接的所有第一和第二双向终端都是输入端；并且

从目的节点接收应答数据。

9.根据权利要求5的方法，其中将节点设置于激活状态的步骤进一步包括：

确定节点是否需要访问菊花链总线；和

在仲裁时间间隔内，如果节点需要访问菊花链总线，将节点设置于激活状态，否则将节点设置于被动状态。

Images