CN109857024A - 人工智能模块的单元性能测试方法和系统芯片 - Google Patents

人工智能模块的单元性能测试方法和系统芯片 Download PDF

Info

Publication number
CN109857024A
CN109857024A CN201910103596.0A CN201910103596A CN109857024A CN 109857024 A CN109857024 A CN 109857024A CN 201910103596 A CN201910103596 A CN 201910103596A CN 109857024 A CN109857024 A CN 109857024A
Authority
CN
China
Prior art keywords
data
processing unit
module
tested
dimension
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910103596.0A
Other languages
English (en)
Other versions
CN109857024B (zh
Inventor
连荣椿
王海力
马明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jing Wei Qi Li (beijing) Technology Co Ltd
Original Assignee
Jing Wei Qi Li (beijing) Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jing Wei Qi Li (beijing) Technology Co Ltd filed Critical Jing Wei Qi Li (beijing) Technology Co Ltd
Priority to CN201910103596.0A priority Critical patent/CN109857024B/zh
Publication of CN109857024A publication Critical patent/CN109857024A/zh
Application granted granted Critical
Publication of CN109857024B publication Critical patent/CN109857024B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

一种人工智能AI模块的单元性能测试方法和包括该AI模块的系统芯片。在实施例中，所述AI模块包括：排列成二维阵列的多个处理单元，各处理单元能够完成乘加运算；其中，处理单元包括使能输入端，用于接收使能信号，并且根据使能信号暂停或启动处理单元的操作；可以对所述多个处理单元中具有与待测试处理单元相同第一维度值和/或第二维度值的处理单元配置为旁路状态，以便实现对所述待测试处理单元进行性能测试；二维阵列中的各处理单元共用同一个时钟信号进行运算。通过赋予处理单元以旁路功能，可以更为便利地对AI模块进行测试。

Description

人工智能模块的单元性能测试方法和系统芯片
技术领域
本发明涉及集成电路领域，尤其涉及一种人工智能AI模块的单元性能测试方法和包括该AI模块的系统芯片。
背景技术
近年来，人工智能迎来一波发展浪潮。人工智能是研究使计算机来模拟人的某些思维过程和智能行为(如学习、推理、思考、规划等)的学科，主要包括计算机实现智能的原理、制造类似于人脑智能的计算机，使计算机能实现更高层次的应用。
随着人工智能研究的深入和应用的广泛推广，有必要推出更符合需求的AI模块和配套措施。
此外，人工智能模块由处理器通过总线来进行访问控制，而总线是有一定的带宽限制，这样的架构难以适应人工智能AI模块的大带宽需求。
发明内容
根据第一方面，提供一种AI模块的芯片电路，所述AI模块包括：排列成二维阵列的多个处理单元，各处理单元能够完成乘加运算；其中，处理单元包括使能输入端，用于接收使能信号，并且根据使能信号暂停或启动处理单元的操作；可以对所述多个处理单元中具有与待测试处理单元相同第一维度值和/或第二维度值的处理单元配置为旁路状态，以便实现对所述待测试处理单元进行性能测试；二维阵列中的各处理单元共用同一个时钟信号进行运算。
优选地，处理单元包括系数存储器，用于提供处理单元运算用系数数据；处理单元包括乘法器、加法器、第一寄存器和第二寄存器、第一复用器；在第一维度上的第一输入数据端和第一数据输出端；在第二维度上的第二数据输入端和第二数据输出端；第一数据自第一数据输入端口输入，乘法器将第一数据和系数数据相乘；第二数据自第二数据输入端输入，加法器将第二数据和乘积相加，相加之后的和值寄存在第一寄存器中；复用器从第一寄存器的输出数据和第二数据中选择一个数据经第二数据输出端输出；第一数据还寄存在第二寄存器中，并且在时钟控制下可以经第二输出端输出。
优选地，所述处理单元包括第二复用器；第二复用器从第二寄存器的输出数据和第一数据中选择一个数据经第一数据输出端输出。
根据第二方面，提供一种系统芯片，包括：如第一方面所述的芯片电路；FPGA模块，与所述AI模块耦合，以便自AI模块发送数据或者接收数据。
优选地，AI模块嵌入FPGA模块中以便复用FPGA模块的绕线架构，以便自AI模块发送数据或者接收数据，皆经由所述的复用的FPGA的绕线架构。
根据第三方面，提供一种AI模块测试方法，AI模块包括排列成二维阵列的多个处理单元，各处理单元能够完成乘加运算；其中，处理单元包括使能输入端，用于接收使能信号，并且根据使能信号暂停或启动处理单元的操作；
所述方法包括从所述多个处理单元中确定待测试单元；
将与待测试单元相同第一维度值和/或相同第二维度值的处理单元配置为旁路状态，以便数据可以未经处理而直接通过；
将测试图案发送至待测试单元；
利用旁路将测试结果传送至在多个处理单元中处于边缘的处理单元。
根据第四方面，提供一种系统芯片的测试方法，系统芯片包括：如第一方面所述的AI模块；FPGA模块，与所述AI模块耦合，以便自AI模块发送数据或者接收数据；
所述方法包括从多个处理单元中确定待测试单元；
将与待测试单元相同第一维度值和/或相同第二维度值的处理单元配置为旁路状态，以便数据可以未经处理而直接通过；
将测试图案发送至待测试单元；
利用旁路将测试结果传送至在多个处理单元中处于边缘的处理单元。
通过赋予处理单元以旁路功能，可以更为便利地对AI模块进行测试。
附图说明
图1是根据本发明实施例的AI模块的示意图；
图2是处理单元的示意图；
图3是图2的处理单元中的存储器MEM的示意图；
图4是脉动阵列的单元性能测试方法示意图；
图5是一种集成有FPGA和AI模块的系统芯片的结构示意图；
图6是FPGA电路的结构示意图。
具体实施方式
为使本发明实施例的技术方案以及优点表达的更清楚，下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
在本申请的描述中，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
图1是根据本发明实施例的AI模块的示意图。在一个例子中，AI模块是脉动阵列，即数据流同步流过相邻的二维阵列单元的处理器结构。如图1所示，AI模块包括，例如，4X4个处理单元PE。AI模块可分为两个维度，彼此垂直的第一维度和第二维度。以第一处理单元、第二处理单元和第三处理单元为例，第一处理单元和第二处理单元沿第一维度沿第一方向排列，第一处理单元的第二输出端耦合到第一处理单元的第二输入端；第一处理单元和第三处理单元沿第二维度沿第二方向排列，第一处理单元的第一输出端耦合到第三处理单元的第一输入端。
一维数据a可以沿第一维度沿第一方向在同一时钟下依次输入相同第二维度值的各处理单元；数据在各处理单元中和存储在单元中的另一维数据(系数)W相乘；乘积沿第二维度沿第二方向具有相同第一维度值的各处理单元传输，并且彼此相加。为理解方便起见，下文将以水平维度为第一维度、左向右为第一方向，以垂直维度为第二维度、上向下为第二方向。
二维阵列中的各处理单元共用同一个时钟信号进行运算。
需要注意，图1中的每条数据线既可代表单比特的信号，也可代表8(或16，32)比特的信号。
在一个例子中，二维阵列可以实现矩阵乘法。在另一个例子中，二维阵列可以实现卷积算法。
在一个例子中，可以配置单/双维度上的某些处理单元，使其实现旁路绕通功能，从而对指定的处理单元(CUT，Circuit Under Test，待测试单元)进行功能测试。
图2是处理单元的示意图。如图2所示，处理单元包括乘法器MUL，加法器ADD。数据自第一数据输入端口DI输入，在MUL和存储在系数存储器MEM中的系数W相乘，然后，该乘积在加法器ADD和来自第二数据输入端口PI的数据P相加；相加之后的和值寄存在寄存器REG1中。在下一个时钟时，和值S经第二输出端PO输出。和值S经第二输出端PO输出后可以经输入端口PI输入位于下方的另一个PE。在第一维度上沿第一方向分布第一输入数据端DI和第一数据输出端DO；在第二维度上沿第二方向分布第二数据输入端PI和第二数据输出端PO。
当然，数据a还可以寄存在寄存器REG2中，并且在时钟控制下经第一输出端DO输出到在右侧的处理单元PE。
时钟CK用于控制处理单元的处理进程。
处理单元还包括第一MUX(MUX1)，该MUX耦合在REG1的输出端和PO端之间。MUX1的一个输入端耦合至REG1的输出端，另一个输入端耦合至PI输入端，输出端则耦合至PO输出端。根据需要，MUX1可以在控制信号的控制下选通来自PI输入端的信号，使得上方处理单元的信号可以直接通过当前处理单元而进入下方的处理单元。
在REG2的输出端和DO输出端之间耦合有一个第二MUX(MUX2)，该第二MUX的一个输入端耦合至REG2的输出端，另一个输入端耦合至DI输入端，输出端则耦合至DO输出端。根据需要，第二MUX可以在控制信号的控制下选通来自DI输入端的信号，使得左侧处理单元的信号可以直接通过当前处理单元而进入右侧的处理单元。
图3是图2的处理单元中的存储器MEM的示意图。如图3所示，存储器包括8比特的D触发器，系数数据从D输入端输入触发器，然后经输出端Q输出为Q0-Q7；Q0-Q7可以提供运算用的系数数据。时钟CK控制触发器的节奏。使能信号EN用于确定D触发器是否启动或暂停。请注意，存储器MEM的时钟CK不同于处理单元自身的时钟CK。
图4是脉动阵列的单元性能测试方法示意图。如图4所示，该测试方法在步骤S402，确定待测试单元；在步骤S404，将相同第一维度值和/或相同第二维度值的其它单元配置为旁路状态，以便数据可以未经处理，直接通过当前单元。在步骤S406，将测试图案(pattern)发送至待测试单元。在步骤S408，利用旁路将测试结果传送至边缘单元。
图5是一种集成有FPGA和AI模块的系统芯片的结构示意图。如图5所示，系统芯片上集成有至少一个FPGA电路和至少一个AI模块。
至少一个FPGA电路中的各FPGA模块可实现逻辑、计算、控制等各种功能。FPGA利用小型查找表(例如，16×1RAM)来实现组合逻辑，每个查找表连接到一个D触发器的输入端，触发器再来驱动其他逻辑电路或驱动I/O，由此构成了既可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块，这些模块间利用金属连线互相连接或连接到I/O模块。FPGA的逻辑是通过向内部静态存储单元加载编程数据来实现的，存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与I/O间的联接方式，并最终决定了FPGA所能实现的功能。
至少一个AI模块中的各AI模块可以是图1所述的AI模块。
系统芯片上还设置有与二维卷积阵列相对应的接口，FPGA模块和AI模块通过接口模块连通。接口模块可以是XBAR模块，XBAR模块例如由多个选择器(Multiplexer)和选择位元组成。接口模块也可以是FIFO(先进先出)。接口模块还可以是同步器(Synchronizer)，同步器例如由2个触发器(Flip-Flop或FF)串连而成。FPGA模块可以为AI模块传输数据，提供控制。
FPGA模块和AI模块可以并排放置，此时FPGA模块可以为AI模块传输数据，提供控制；AI模块也可以嵌入FPGA模块之中，此时AI模块需要复用FPGA模块的绕线架构，以便通过复用的FPGA模块的绕线架构接收和发送数据。
图6是FPGA电路的结构示意图。如图6所示，FPGA电路可包含有多个可编程逻辑模块(LOGIC)、嵌入式存储块(EMB)、乘累加器(MAC)等模块和相应的绕线(XBAR)。当然，FPGA电路还设有时钟/配置模块(主干spine/支干seam)等相关资源。若需要EMB或MAC模块时，因其面积比PLB大许多，故以此EMB/MAC模块取代若干PLB模块。
FPGA模块内所有的资源，PLB、EMB、MAC、IO相互之间的绕线都是经有一个相同的界面-绕线XBAR单元来实现。由绕线方式来看，整个阵列是相同一致，整齐排列的XBAR单元形成网格，将FPGA内所有模块相连。
LOGIC模块可以包含，例如，8个6输入查照表,18个寄存器。EMB模块可以是，例如，36k比特或2个18k比特的存储单元。MAC模块可以是，例如，25x18乘法器，或2个18x18乘法器。FPGA阵列中LOGIC、MAC、EMB各模块数量的占比并无限制，阵列的大小也根据需要，在设计时由实际应用决定。
虽然上文主要是结合脉动阵列的例子对本申请进行了描述，本领域的技术人员意识到，其它类型的集成电路，只要是单元重复且单元具有可配置旁路功能的集成电路，均可以适用本发明。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种人工智能AI模块的芯片电路，所述AI模块包括：按第一维度和第二维度排列成二维阵列的多个处理单元(PE)，各处理单元能够完成乘加运算；其中，处理单元包括使能输入端，用于接收使能信号，并且根据使能信号暂停或启动处理单元的操作；可以对所述多个处理单元中具有与待测试处理单元相同第一维度值和/或第二维度值的处理单元配置为旁路状态，以便实现对所述待测试处理单元进行性能测试；二维阵列中的各处理单元共用同一个时钟信号进行运算，第一维度和第二维度彼此垂直。
2.根据权利要求1所述的芯片电路，其特征在于，处理单元包括系数存储器，用于提供处理单元运算用系数数据；处理单元包括乘法器(MUL)、加法器(ADD)、第一寄存器(REG1)和第二寄存器(REG2)、第一复用器(MUX1)；在第一维度上的第一输入数据端(DI)和第一数据输出端(DO)；在第二维度上的第二数据输入端(PI)和第二数据输出端(PO)；第一数据自第一数据输入端口输入，乘法器将第一数据和系数数据(W)相乘；第二数据自第二数据输入端输入，加法器将第二数据和乘积相加，相加之后的和值寄存在第一寄存器(REG1)中；第一复用器从第一寄存器的输出数据和第二数据中选择一个数据经第二数据输出端输出；第一数据还寄存在第二寄存器中，并且在时钟控制下可以经第一输出端输出。
3.根据权利要求2所述的芯片电路，其特征在于，所述处理单元包括第二复用器(MUX2)；第二MUX从第二寄存器的输出数据和第一数据中选择一个数据经第一数据输出端输出。
4.一种系统芯片，包括：如权利要求1-3之一所述的芯片电路；
FPGA模块，与所述AI模块耦合，以便自AI模块发送数据或者接收数据。
5.如权利要求4所述的系统芯片，其特征在于，AI模块嵌入FPGA模块中以便复用FPGA模块的绕线架构，以便自AI模块发送数据或者接收数据，皆经由所述的复用的FPGA的绕线架构。
6.一种AI模块测试方法，AI模块包括排列成二维阵列的多个处理单元(PE)，各处理单元能够完成乘加运算；其中，处理单元包括使能输入端，用于接收使能信号，并且根据使能信号暂停或启动处理单元的操作；
所述方法包括从所述多个处理单元中确定待测试单元；
将与待测试单元相同第一维度值和/或相同第二维度值的处理单元配置为旁路状态，以便数据可以未经处理而直接通过；
将测试图案(pattern)发送至待测试单元；
利用旁路将测试结果传送至在多个处理单元中处于边缘的处理单元。
7.一种系统芯片的测试方法，系统芯片为如权利要求4之一所述的系统芯片；
所述方法包括从多个处理单元中确定待测试单元；
将与待测试单元相同第一维度值和/或相同第二维度值的处理单元配置为旁路状态，以便数据可以未经处理而直接通过；
将测试图案(pattern)发送至待测试单元；
利用旁路将测试结果传送至在多个处理单元中处于边缘的处理单元。
CN201910103596.0A 2019-02-01 2019-02-01 人工智能模块的单元性能测试方法和系统芯片 Active CN109857024B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910103596.0A CN109857024B (zh) 2019-02-01 2019-02-01 人工智能模块的单元性能测试方法和系统芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910103596.0A CN109857024B (zh) 2019-02-01 2019-02-01 人工智能模块的单元性能测试方法和系统芯片

Publications (2)

Publication Number Publication Date
CN109857024A true CN109857024A (zh) 2019-06-07
CN109857024B CN109857024B (zh) 2021-11-12

Family

ID=66897447

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910103596.0A Active CN109857024B (zh) 2019-02-01 2019-02-01 人工智能模块的单元性能测试方法和系统芯片

Country Status (1)

Country Link
CN (1) CN109857024B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113884857A (zh) * 2021-09-29 2022-01-04 上海阵量智能科技有限公司 芯片、芯片压力测试方法、装置、电子设备及存储介质
EP4099229A1 (fr) * 2021-06-02 2022-12-07 Commissariat à l'énergie atomique et aux énergies alternatives Accélérateur systolique de réseau de neurones et système électronique et procédé de test associés

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070029654A (ko) * 2004-01-19 2007-03-14 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 테스트 액세스 아키텍처 및 모듈 테스트 방법
JP2011019221A (ja) * 2009-07-06 2011-01-27 Em Microelectronic Marin Sa 信号を送受信する回路のための動作試験方法
CN101995546A (zh) * 2010-11-16 2011-03-30 复旦大学 基于边界扫描的可编程逻辑器件自动测试系统与方法
CN102446477A (zh) * 2011-12-30 2012-05-09 武汉精测电子技术有限公司 一种带有dp接口的液晶模组测试装置及测试方法
CN103076558A (zh) * 2011-10-25 2013-05-01 Lsi公司 用于扫描链的动态时钟域旁路
CN105116317A (zh) * 2015-07-14 2015-12-02 工业和信息化部电子第五研究所 集成电路测试系统与方法
CN105717438A (zh) * 2016-01-29 2016-06-29 环鸿电子（昆山）有限公司 电流信号的测试装置及其测试方法
CN107292342A (zh) * 2017-06-21 2017-10-24 广东欧珀移动通信有限公司 数据处理方法及相关产品
CN107454966A (zh) * 2015-05-21 2017-12-08 谷歌公司 用于神经网络处理器的预取权重
US20180275193A1 (en) * 2015-10-15 2018-09-27 Menta System and method for testing and configuration of an fpga
CN109032987A (zh) * 2018-07-05 2018-12-18 山东超越数控电子股份有限公司 一种基于fpga使国产处理器加速的计算机系统及方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070029654A (ko) * 2004-01-19 2007-03-14 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 테스트 액세스 아키텍처 및 모듈 테스트 방법
JP2011019221A (ja) * 2009-07-06 2011-01-27 Em Microelectronic Marin Sa 信号を送受信する回路のための動作試験方法
CN101995546A (zh) * 2010-11-16 2011-03-30 复旦大学 基于边界扫描的可编程逻辑器件自动测试系统与方法
CN103076558A (zh) * 2011-10-25 2013-05-01 Lsi公司 用于扫描链的动态时钟域旁路
CN102446477A (zh) * 2011-12-30 2012-05-09 武汉精测电子技术有限公司 一种带有dp接口的液晶模组测试装置及测试方法
CN107454966A (zh) * 2015-05-21 2017-12-08 谷歌公司 用于神经网络处理器的预取权重
CN105116317A (zh) * 2015-07-14 2015-12-02 工业和信息化部电子第五研究所 集成电路测试系统与方法
US20180275193A1 (en) * 2015-10-15 2018-09-27 Menta System and method for testing and configuration of an fpga
CN105717438A (zh) * 2016-01-29 2016-06-29 环鸿电子（昆山）有限公司 电流信号的测试装置及其测试方法
CN107292342A (zh) * 2017-06-21 2017-10-24 广东欧珀移动通信有限公司 数据处理方法及相关产品
CN109032987A (zh) * 2018-07-05 2018-12-18 山东超越数控电子股份有限公司 一种基于fpga使国产处理器加速的计算机系统及方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4099229A1 (fr) * 2021-06-02 2022-12-07 Commissariat à l'énergie atomique et aux énergies alternatives Accélérateur systolique de réseau de neurones et système électronique et procédé de test associés
FR3123749A1 (fr) * 2021-06-02 2022-12-09 Commissariat à l'énergie atomique et aux énergies alternatives Accélérateur systolique de réseau de neurones et système électronique et procédé de test associés
CN113884857A (zh) * 2021-09-29 2022-01-04 上海阵量智能科技有限公司 芯片、芯片压力测试方法、装置、电子设备及存储介质
CN113884857B (zh) * 2021-09-29 2024-03-08 上海阵量智能科技有限公司 芯片、芯片压力测试方法、装置、电子设备及存储介质

Also Published As

Publication number Publication date
CN109857024B (zh) 2021-11-12

Similar Documents

Publication Publication Date Title
US6526461B1 (en) Interconnect chip for programmable logic devices
JP5354427B2 (ja) 集積回路のための再構成可能論理ファブリックおよび再構成可能論理ファブリックを構成するためのシステムおよび方法
US7418579B2 (en) Component with a dynamically reconfigurable architecture
Doumar et al. Defect and fault tolerance FPGAs by shifting the configuration data
US20090237113A1 (en) Semiconductor integrated circuit, program transformation apparatus, and mapping apparatus
US20150022236A1 (en) Apparatus and Methods for Time-Multiplex Field-Programmable Gate Arrays
CN107924428A (zh) 可编程逻辑ic的块存储器布局和体系架构及其操作方法
JP2003514475A5 (zh)
CN109857024A (zh) 人工智能模块的单元性能测试方法和系统芯片
CN109902063B (zh) 一种集成有二维卷积阵列的系统芯片
US9292640B1 (en) Method and system for dynamic selection of a memory read port
CN110070182B (zh) 适合人工智能的平台芯片及其制造和设计方法
CN109993272A (zh) 卷积及降采样运算单元、神经网络运算单元和现场可编程门阵列集成电路
CN109902835A (zh) 处理单元设置有通用算法单元的人工智能模块及系统芯片
CN109902836A (zh) 人工智能模块的故障容错方法及系统芯片
CN109902040A (zh) 一种集成fpga和人工智能模块的系统芯片
CN109919322A (zh) 一种测试系统芯片上的人工智能模块的方法和系统芯片
CN109933369B (zh) 集成单指令多数据流架构人工智能模块的系统芯片
CN109886416A (zh) 集成人工智能模块的系统芯片及机器学习方法
CN109902795A (zh) 处理单元设置有输入复用器的人工智能模块和系统芯片
CN109933371A (zh) 其单元可访问本地存储器的人工智能模块和系统芯片
CN109933370B (zh) 连接fpga和人工智能模块的系统芯片
CN109919321A (zh) 单元具有本地累加功能的人工智能模块及系统芯片
CN109766293B (zh) 连接芯片上fpga和人工智能模块的电路和系统芯片
CN109884499A (zh) 一种测试系统芯片上的人工智能模块的方法和系统芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant